KR950020084A - 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법 - Google Patents

결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법 Download PDF

Info

Publication number
KR950020084A
KR950020084A KR1019940032715A KR19940032715A KR950020084A KR 950020084 A KR950020084 A KR 950020084A KR 1019940032715 A KR1019940032715 A KR 1019940032715A KR 19940032715 A KR19940032715 A KR 19940032715A KR 950020084 A KR950020084 A KR 950020084A
Authority
KR
South Korea
Prior art keywords
result
mask
circuit
generating
operands
Prior art date
Application number
KR1019940032715A
Other languages
English (en)
Other versions
KR100239029B1 (ko
Inventor
지. 버게스 브레들리
에이. 엘리어트 티모시
에이치. 올손 크리스토퍼
엠. 포터 테렌스
Original Assignee
윌리암티. 엘리스
인터내셔널 비지네스 머신즈 코포레이션
원본 미기재
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리암티. 엘리스, 인터내셔널 비지네스 머신즈 코포레이션, 원본 미기재, 모토로라 인코포레이티드 filed Critical 윌리암티. 엘리스
Publication of KR950020084A publication Critical patent/KR950020084A/ko
Application granted granted Critical
Publication of KR100239029B1 publication Critical patent/KR100239029B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/485—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/012—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising in floating-point computations

Abstract

가산기(56)와 더불어 사용하기 위한 결과 정규화기(58)는 가산기 결과내에서의 선행 1의 위치를 표시하는 마스크를 두 단계에서 발생한다. 제1단계에서, 선행 0예상기(68)는 상술한 선행 1의 위치를 두디지트내의 범위로 결정한다. 제2단계에서, 선행 0계수 표시기(70)는 상술한 선행1의 위치를 결정한다. 멀티플렉서 어레이(66)의 각 단계에서 가산기 결과를 시프트하는 디지트수를 제어하기 위해 마스크를 사용한다. 이에 의해, 멀티플렉서 어레이의 출력은 선행 1을 포함하게 된다. 결과 정규화기는 데이타 프로세서의 부동 소수점 실행 장치 혹은 디지탈 신호 처리 시스템에서와 같은 고성능 응용시에 유리하게 사용된다.

Description

결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따라 구성된 데이타 프로세서의 블럭도,
제2도는 제1도에 도시된 부동소수점 실행장치의 블럭도,
제3도는 제2도에 도시된 선행 0계수 표시기의 블럭도,
제4도는 제2도에 도시된 멀티플렉서 어레이의 블럭도,
제5도는 제2도에 도시된 지수 계산기의 블럭도.

Claims (5)

  1. 제1 및 제2피연산자(operand)를 수신하며 상기 제1 및 제2피연산의 합(the sum)과 논리적으로 동일한 결과를 발생하는 가산기(an adder)와 더불어 사용하기 위한 결과 정규화기(a result normalizer)에 있어서: 상기 제1 및 제2피연산자를 수신하고, 상기 제1 및 제2피연산자에 응답하여 상기 결과내에서의 선행 1(a leding one)의 위치 및 상기 선행 1의 위치에 인접한 위치를 표시하는 제1마스크(a first mask)를 발생(generate)하는 제1마스크 회로(first mask circuitry)와: 상기 제1마스크와 상기 결과를 수신하고, 상기 제1마스크와 상기 결과에 응답하여 상기 결과내에서의 상기 선행 1의 상기 위치를 표시하는 제2마스크를 발생하는 제2마스크 회로와: 상기 제2마스크 회로에 연결되어, 상기 제2마스크를 수신하고, 제1 및 제2제어 신호(a first and a second control signal)를 발생하는 인코딩 회로(encoding circuitry)와: 상기 인코딩 회로에 연결되어, 상기 결과와 상기 제1제어 신호를 수신하고, 상기 제1제어 신호에 응답하여 상기 결과를 제1디지트수(a first number of digits)만큼 시프팅(shifting)하므로써, 시프팅된 결과(a shifted result)를 발생하는 제1멀티플렉서(a first multiplexer)와: 상기 인코딩 회로 및 상기 제1멀티플렉서에 연결되어, 상기 시프팅된 결과와 상기 제2제어 신호를 수신하고, 상기 제2제어 신호에 응답하여 상기 스프팅된 결과를 제2디지트만큼 시프팅하므로써, 정규화된 결과(a normalized result)를 발생하는 제2멀티플렉서를 포함하는 결과 정규화기.
  2. 인스트럭션(an instruction), 제1피연산자 및 제2피연산자를 수신하기 위한 버스 회로(bus circuity)와: 상기 버스 회로에 연결되어, 정규화된 결과를 발생하는 상기 인스트럭션을 실행하기 위한 부동소수점 회로(floating point circuitry)로서, 상기 제1 및 제2피연산자를 수신하고, 상기 제1 및 제2피연산자의 합과 논리적으로 동일한 결과를 발생하는 가산기와; 상기 제1 및 제2피연산자를 수신하고, 상기 제1 및 제2피연산자에 응답하여 상기 결과내에서의 선행 1의 위치 및 상기 선행 1의 위치에 인접한 위치를 표시하는 제1마스크를 발생하는 제1마스크 회로와; 상기 제1마스크와 상기 결과를 수신하고, 상기 제1마스크와 상기 결과에 응답하여 상기 결과내에서의 상기 선행 1의 상기 위치를 표시하는 제2마스크를 발생하는 제2마스크 회로와; 상기 제2마스크 회로에 연결되고, 상기 제2마스크를 수신하여 제1 및 제2제어 신호를 발생하는 인코딩 회로와; 상기 인커딩 회로에 연결되어, 상기 결과 및 상기 제1제어 신호를 수신하고, 상기 제1제어 신호에 응답하여 상기 결과를 제1디지트수 만큼 시프팅하므로써, 시프팅된 결과를 발생하는 제1멀티플렉서와; 상기 인코딩 회로 및 상기 제1멀티플렉서에 연결되어, 상기 스프팅된 결과와 상기 제2제어 신호를 수신하고, 상기 제2제어 신호에 응답하여 상기 스프팅된 결과를 제2디지트수만큼 시프팅하므로써, 정규화된 결과를 발생하는 제2멀티플렉서를 구비하는 상기 부동소수점 회로를 포함하는 데이타 프로세서.
  3. 제2항에 있어서, 상기 인코딩 회로에 연결되어, 상기 제1 및 제2피연산자와 상기 제1 및 제2제어 신호를 수신하고, 상기 제1 및 제2피연산자와 상기 제1 및 제2제어 신호에 응답하여 정규화된 지수(a mormal exponent)를 발생하는 지수 가산기 회로(exponent adder circuitry)를 더 포함하는 데이타 프로세서.
  4. 가산기에서 제1 및 제2피연산자를 수신하는 단계와; 상기 제1 및 제2피연산자와 합과 논리적으로 동일한 결과를 상기 가산기에서 발생하는 단계와; 제1마스크 회로에서, 상기 제1 및 제2피연산자에 응답하여 상기 결과내에서 선행 1의 위치와 상기 선행 1에 인접한 위치를 표시하는 제1마스크를 발생하는 단계와; 상기 제1마스크 회로에 연결된 제2마스크 회로에서, 상기 결과와 상기 제1마스크에 응답하여 상기 결과내에서의 상기 선행 1의 위치를 표시하는 제2마스크를 발생하는 단계와; 상기 제2마스크 회로에 연결된 인코딩 회로에서, 제1 및 제2 제어 신호를 발생하는 단계와; 상기 인코딩 회로에 연결된 제1멀티플렉서에서, 상기 제1제어 신호에 응답하여 상기 결과를 제1디지트수만큼 시프팅하므로써, 시프팅된 결과를 발생하는 단계와; 상기 인코딩 회로와 상기 제1멀티플렉서에 연결된 제2멀티플렉서에서, 상기 제2제어 신호에 응답하여 상기 시프팅된 결과를 제2디지트수만큼 시프팅하므로써, 정규화된 결과를 발생하는 단계를 포함하는 결과를 정규화하는 방법.
  5. 제4항에 있어서, 상기 인코딩 회로에 연결되며, 상기 제1 및 제2피연산자와 상기 제1 및 제2제어 신호를 수신하는 지수 가산기에서 상기 제1 및 제2피연산자와 상기 제1 및 제2제어 신호에 응답하여 정규화된 지수를 발생하는 단계를 더 포함하는 결과를 정규화하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940032715A 1993-12-06 1994-12-03 가산기와 함께 사용하기 위한 결과 정규화기 및 결과 정규화 방법과 그를 포함하는 데이터 프로세서 KR100239029B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/161.361 1993-12-06
US08/161,361 US5392228A (en) 1993-12-06 1993-12-06 Result normalizer and method of operation
US8/161.361 1993-12-06

Publications (2)

Publication Number Publication Date
KR950020084A true KR950020084A (ko) 1995-07-24
KR100239029B1 KR100239029B1 (ko) 2000-01-15

Family

ID=22580882

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940032715A KR100239029B1 (ko) 1993-12-06 1994-12-03 가산기와 함께 사용하기 위한 결과 정규화기 및 결과 정규화 방법과 그를 포함하는 데이터 프로세서

Country Status (5)

Country Link
US (1) US5392228A (ko)
EP (1) EP0657805A1 (ko)
JP (1) JP2662196B2 (ko)
KR (1) KR100239029B1 (ko)
TW (1) TW236012B (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5537538A (en) * 1993-12-15 1996-07-16 Silicon Graphics, Inc. Debug mode for a superscalar RISC processor
US5751621A (en) * 1994-11-17 1998-05-12 Hitachi, Ltd. Multiply-add unit and data processing apparatus using it
US5583805A (en) * 1994-12-09 1996-12-10 International Business Machines Corporation Floating-point processor having post-writeback spill stage
US5550768A (en) * 1995-01-31 1996-08-27 International Business Machines Corporation Rounding normalizer for floating point arithmetic operations
US5867407A (en) * 1995-06-30 1999-02-02 Digital Equipment Corporation Normalization shift prediction independent of operand substraction
US5633819A (en) * 1995-10-24 1997-05-27 Exponential Technology, Inc. Inexact leading-one/leading-zero prediction integrated with a floating-point adder
US5841683A (en) * 1996-09-20 1998-11-24 International Business Machines Corporation Least significant bit and guard bit extractor
US5996066A (en) * 1996-10-10 1999-11-30 Sun Microsystems, Inc. Partitioned multiply and add/subtract instruction for CPU with integrated graphics functions
US5844826A (en) * 1996-10-18 1998-12-01 Samsung Electronics Co., Ltd. Leading zero count circuit
US5957997A (en) * 1997-04-25 1999-09-28 International Business Machines Corporation Efficient floating point normalization mechanism
US7197625B1 (en) 1997-10-09 2007-03-27 Mips Technologies, Inc. Alignment and ordering of vector elements for single instruction multiple data processing
US5864703A (en) * 1997-10-09 1999-01-26 Mips Technologies, Inc. Method for providing extended precision in SIMD vector arithmetic operations
US6275839B1 (en) 1998-09-22 2001-08-14 International Business Machines Corporation Method and system for immediate exponent normalization in a fast floating point adder
US7242414B1 (en) 1999-07-30 2007-07-10 Mips Technologies, Inc. Processor having a compare extension of an instruction set architecture
US6732259B1 (en) 1999-07-30 2004-05-04 Mips Technologies, Inc. Processor having a conditional branch extension of an instruction set architecture
US6542915B1 (en) * 1999-06-17 2003-04-01 International Business Machines Corporation Floating point pipeline with a leading zeros anticipator circuit
US6631392B1 (en) 1999-07-30 2003-10-07 Mips Technologies, Inc. Method and apparatus for predicting floating-point exceptions
US6697832B1 (en) 1999-07-30 2004-02-24 Mips Technologies, Inc. Floating-point processor with improved intermediate result handling
US6714197B1 (en) 1999-07-30 2004-03-30 Mips Technologies, Inc. Processor having an arithmetic extension of an instruction set architecture
US6912559B1 (en) 1999-07-30 2005-06-28 Mips Technologies, Inc. System and method for improving the accuracy of reciprocal square root operations performed by a floating-point unit
US7346643B1 (en) * 1999-07-30 2008-03-18 Mips Technologies, Inc. Processor with improved accuracy for multiply-add operations
US6996596B1 (en) 2000-05-23 2006-02-07 Mips Technologies, Inc. Floating-point processor with operating mode having improved accuracy and high performance
US6675376B2 (en) * 2000-12-29 2004-01-06 Intel Corporation System and method for fusing instructions
US7181484B2 (en) * 2001-02-21 2007-02-20 Mips Technologies, Inc. Extended-precision accumulation of multiplier output
US7599981B2 (en) 2001-02-21 2009-10-06 Mips Technologies, Inc. Binary polynomial multiplier
US7162621B2 (en) 2001-02-21 2007-01-09 Mips Technologies, Inc. Virtual instruction expansion based on template and parameter selector information specifying sign-extension or concentration
US7711763B2 (en) * 2001-02-21 2010-05-04 Mips Technologies, Inc. Microprocessor instructions for performing polynomial arithmetic operations
US20040153484A1 (en) * 2003-01-31 2004-08-05 Takahiro Unno Fixed-point filter and method
US7698353B2 (en) * 2005-09-14 2010-04-13 Freescale Semiconductor, Inc. Floating point normalization and denormalization
US9690591B2 (en) * 2008-10-30 2017-06-27 Intel Corporation System and method for fusing instructions queued during a time window defined by a delay counter
US9317291B2 (en) 2013-02-14 2016-04-19 International Business Machines Corporation Local instruction loop buffer utilizing execution unit register file
US9329848B2 (en) * 2013-03-27 2016-05-03 Intel Corporation Mechanism for facilitating dynamic and efficient fusion of computing instructions in software programs
JP6351033B2 (ja) * 2014-06-10 2018-07-04 本田技研工業株式会社 浮動小数点演算装置、プログラム、及び演算装置
US10606557B2 (en) * 2016-12-06 2020-03-31 Arm Limited Leading zero anticipation
GB2587040B (en) * 2020-02-28 2022-03-02 Imagination Tech Ltd Look ahead normaliser

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59226944A (ja) * 1983-06-09 1984-12-20 Fujitsu Ltd 浮動小数点デ−タ加減算方式
JPS60222931A (ja) * 1984-04-20 1985-11-07 Fujitsu Ltd 浮動小数点デ−タ乗算回路
US4758974A (en) * 1985-01-29 1988-07-19 American Telephone And Telegraph Company, At&T Bell Laboratories Most significant digit location
JPH01211026A (ja) * 1988-02-18 1989-08-24 Matsushita Electric Ind Co Ltd 正規化シフト数決定装置
US5027308A (en) * 1989-02-14 1991-06-25 Intel Corporation Circuit for adding/subtracting two floating point operands
JP3187402B2 (ja) * 1989-07-26 2001-07-11 株式会社東芝 浮動小数点データ加減算回路
JP2831729B2 (ja) * 1989-09-30 1998-12-02 株式会社東芝 プライオリティエンコーダおよび浮動小数点正規化装置
JPH0553759A (ja) * 1991-08-22 1993-03-05 Nec Corp 固定小数点演算ユニツト
US5204825A (en) * 1991-08-30 1993-04-20 Weitek Corporation Method and apparatus for exact leading zero prediction for a floating-point adder
US5241490A (en) * 1992-01-06 1993-08-31 Intel Corporation Fully decoded multistage leading zero detector and normalization apparatus
US5343413A (en) * 1992-07-06 1994-08-30 Matsushita Electric Industrial Co., Ltd. Leading one anticipator and floating point addition/subtraction apparatus
US5317527A (en) * 1993-02-10 1994-05-31 Digital Equipment Corporation Leading one/zero bit detector for floating point operation

Also Published As

Publication number Publication date
US5392228A (en) 1995-02-21
TW236012B (en) 1994-12-11
KR100239029B1 (ko) 2000-01-15
JPH07225671A (ja) 1995-08-22
EP0657805A1 (en) 1995-06-14
JP2662196B2 (ja) 1997-10-08

Similar Documents

Publication Publication Date Title
KR950020084A (ko) 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법
US3993891A (en) High speed parallel digital adder employing conditional and look-ahead approaches
JPH02138620A (ja) 数値量を計算する方法および数値データ処理装置
JPS59149539A (ja) 固定小数点−浮動小数点変換装置
KR930700904A (ko) 수치표현 변환장치 및 그것을 사용한 벡터·프로세서·유니트
US5247471A (en) Radix aligner for floating point addition and subtraction
US4796218A (en) Arithmetic circuit capable of executing floating point operation and fixed point operation
US4603323A (en) Method for extending the exponent range of an IBM 370-type floating point processor
GB1579100A (en) Digital arithmetic method and means
US6499046B1 (en) Saturation detection apparatus and method therefor
KR940009819A (ko) 데이타 처리 시스템의 오프셋 값 계산 회로 및 방법
JPH0346024A (ja) 浮動小数点演算器
US5661674A (en) Divide to integer
CN109977701B (zh) 一种定浮点运算装置
GB1145661A (en) Electronic calculators
KR890015120A (ko) 부동 소숫점 표기를 기초로 하는 연산회로
JPH09128213A (ja) ブロックフローティング処理システムおよび方法
US6519620B1 (en) Saturation select apparatus and method therefor
JPS5710867A (en) Electronic cash register having priority processing function
KR960012664B1 (ko) 정규화를 위한 시프트-넘버 검출 회로를 구비한 고정 소수점 디지탈 신호 처리기
KR950010571B1 (ko) 라운딩 회로
SU943709A1 (ru) Арифметико-логическое устройство
SU842790A1 (ru) Устройство дл сравнени чисел
SU868766A1 (ru) Микропрограммный процессор
SU1732342A1 (ru) Устройство дл вычислени функций @ @ @ @ и @ @ @ @

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20030808

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee