JPH0553759A - 固定小数点演算ユニツト - Google Patents
固定小数点演算ユニツトInfo
- Publication number
- JPH0553759A JPH0553759A JP3209698A JP20969891A JPH0553759A JP H0553759 A JPH0553759 A JP H0553759A JP 3209698 A JP3209698 A JP 3209698A JP 20969891 A JP20969891 A JP 20969891A JP H0553759 A JPH0553759 A JP H0553759A
- Authority
- JP
- Japan
- Prior art keywords
- shift amount
- normalization
- register
- input
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Data Mining & Analysis (AREA)
- Databases & Information Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Complex Calculations (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【構成】入力レジスタ７に保持されている入力データに
対する正規化処理用のシフト量を検出する正規化用シフ
ト量検出回路１１を備える。 【効果】関数計算に必要不可欠な正規化処理において、
大幅に処理時間を短縮することができる。
対する正規化処理用のシフト量を検出する正規化用シフ
ト量検出回路１１を備える。 【効果】関数計算に必要不可欠な正規化処理において、
大幅に処理時間を短縮することができる。
Description
【０００１】
【産業上の利用分野】本発明は固定小数点演算ユニット
に関し、特に固定小数点演算プロセッサの固定小数点演
算ユニットに関する。
に関し、特に固定小数点演算プロセッサの固定小数点演
算ユニットに関する。
【０００２】
【従来の技術】従来の固定小数点演算ユニットは、図４
に示すように、レジスタ間のデータ転送用のデータバス
１と、入力レジスタ６，７の内容を入力としプログラム
で指定した演算を実行する固定小数点データの論理演算
回路部（ＡＬＵ）２と、ＡＬＵ２における演算結果の状
態を保持するフラグレジスタ３と、ＡＬＵ２における演
算結果を保持する演算結果出力用の出力レジスタ４，５
と、ＡＬＵ２への入力データとしてデータバス１に出力
されたデータを保持する入力レジスタ６と、ＡＬＵ２へ
の入力データとして出力レジスタ４または５に保持され
たデータを保持する入力レジスタ７と、入力レジスタ６
または７のデータに対しシフト量設定レジスタ９により
指定されたシフト量だけ左右シフト処理を行なうバレル
シフタ８と、データバス１に接続しバレルシフタ８での
シフト量を指定するシフト量設定レジスタ９と、入力レ
ジスタ６，７にそれぞれ保持されているデータのいずれ
をバレルシフタ８に入力するかを選択するマルチプレク
サ１０と、各種データ格納用のメモリ１３と、メモリ１
３のアドレスを指定するアドレスレジスタ１４とを備え
て構成されていた。
に示すように、レジスタ間のデータ転送用のデータバス
１と、入力レジスタ６，７の内容を入力としプログラム
で指定した演算を実行する固定小数点データの論理演算
回路部（ＡＬＵ）２と、ＡＬＵ２における演算結果の状
態を保持するフラグレジスタ３と、ＡＬＵ２における演
算結果を保持する演算結果出力用の出力レジスタ４，５
と、ＡＬＵ２への入力データとしてデータバス１に出力
されたデータを保持する入力レジスタ６と、ＡＬＵ２へ
の入力データとして出力レジスタ４または５に保持され
たデータを保持する入力レジスタ７と、入力レジスタ６
または７のデータに対しシフト量設定レジスタ９により
指定されたシフト量だけ左右シフト処理を行なうバレル
シフタ８と、データバス１に接続しバレルシフタ８での
シフト量を指定するシフト量設定レジスタ９と、入力レ
ジスタ６，７にそれぞれ保持されているデータのいずれ
をバレルシフタ８に入力するかを選択するマルチプレク
サ１０と、各種データ格納用のメモリ１３と、メモリ１
３のアドレスを指定するアドレスレジスタ１４とを備え
て構成されていた。
【０００３】次に、従来の固定小数点演算ユニットの動
作について説明する。
作について説明する。
【０００４】固定小数点演算プロセッサにおける左右シ
フト処理は、ＡＬＵ２への入力用レジスタ７の内容に対
してバレルシフタ８により、以下の２つの命令のいずれ
かにより実行される。第一の命令は１ビット左右シフト
命令であり、以下シフトＡ命令と呼ぶ。第二の命令はシ
フト量設定レジスタ９で指定されたビット数をシフトす
る左右シフト命令であり、以下シフトＢ命令と呼ぶ。
フト処理は、ＡＬＵ２への入力用レジスタ７の内容に対
してバレルシフタ８により、以下の２つの命令のいずれ
かにより実行される。第一の命令は１ビット左右シフト
命令であり、以下シフトＡ命令と呼ぶ。第二の命令はシ
フト量設定レジスタ９で指定されたビット数をシフトす
る左右シフト命令であり、以下シフトＢ命令と呼ぶ。
【０００５】図５は、固定小数点演算プロセッサのデー
タフォーマットを示す図である。データ長がｎビットの
とき、ＭＳＢ（第ｎビット目）がサインビットを示し、
第ｎ−１ビット目が２-1、第ｎ−２ビット目が２-2、第
１ビット目が２-(n-1) の値を示す。
タフォーマットを示す図である。データ長がｎビットの
とき、ＭＳＢ（第ｎビット目）がサインビットを示し、
第ｎ−１ビット目が２-1、第ｎ−２ビット目が２-2、第
１ビット目が２-(n-1) の値を示す。
【０００６】また、第ｎビットと第ｎ−１ビットとの間
に小数点が存在する。したがって、扱える数値の範囲は
表１に示すようになる。
に小数点が存在する。したがって、扱える数値の範囲は
表１に示すようになる。
【０００７】
【表１】
【０００８】サインビットが０でこれ以外のビットが全
部１のときが最大値であり、数値は０．９９９９９…を
示す。逆に、サインビットが１でこれ以外のビットが全
部０のときが最小値であり、数値は−１．０を示す。
部１のときが最大値であり、数値は０．９９９９９…を
示す。逆に、サインビットが１でこれ以外のビットが全
部０のときが最小値であり、数値は−１．０を示す。
【０００９】次に、固定小数点演算プロセッサによるル
ート（√）関数計算の実行を考える。この関数計算を実
行するためのハードウェアは存在しないので、すべて、
プログラムにより演算ユニットを使用して実現すること
になる。ルート関数計算の実現、すなわち、インプリメ
ンテーションには近似式を使用する。この近似式は通常
は０．５〜１．０の範囲の入力値に対して適用できるも
のである。つまり、入力値が０．５〜１．０の範囲にあ
れば近似式をそのまま適用できるが、範囲外の入力に対
しては工夫を必要とする。また、ルートに限らずログや
エクスポネント等殆どの関数のインプリメンテーション
に関しても同様である。
ート（√）関数計算の実行を考える。この関数計算を実
行するためのハードウェアは存在しないので、すべて、
プログラムにより演算ユニットを使用して実現すること
になる。ルート関数計算の実現、すなわち、インプリメ
ンテーションには近似式を使用する。この近似式は通常
は０．５〜１．０の範囲の入力値に対して適用できるも
のである。つまり、入力値が０．５〜１．０の範囲にあ
れば近似式をそのまま適用できるが、範囲外の入力に対
しては工夫を必要とする。また、ルートに限らずログや
エクスポネント等殆どの関数のインプリメンテーション
に関しても同様である。
【００１０】ルート関数の近似式を以下に示す。
【００１１】ｙ＝ｆ（ｚ）＝√ｚここで、ｚが次式で示
される範囲であるとき、以下のようになる。
される範囲であるとき、以下のようになる。
【００１２】 ０．５≦ｚ＜１．０ 式（１） （１）入力値ｙが０．５≦ｘ＜１．０の場合 ｚ＝ｘ，ｙ＝ｆ（ｚ） 式（２） （２）入力値ｙが０．０＜ｘ＜０．５の場合 ２-K・ｚ＝ｘ 式（３） （１≦ｋ≦ｎ−２：ｎはデータのビット長） ｙ＝２-K/2・ｆ（ｚ） 式（４） （３）入力値ｙが０．０の場合 ｙ＝０．０ 式（５） ここで、式（３）の処理を正規化という。
【００１３】図４で示した従来の固定小数点演算ユニッ
トで、以上の処理を実行させる場合の手法について説明
する。
トで、以上の処理を実行させる場合の手法について説明
する。
【００１４】まず、データ用のメモリ１３に、図２に示
すようなデータを予め格納しておく。このデータは式
（４）の２-K/2 の項のデータに相当する。プログラム
によりｋの値を求めて、ｋをアドレスポインタとしてテ
ーブル参照方式で２-K/2の値を得る。
すようなデータを予め格納しておく。このデータは式
（４）の２-K/2 の項のデータに相当する。プログラム
によりｋの値を求めて、ｋをアドレスポインタとしてテ
ーブル参照方式で２-K/2の値を得る。
【００１５】以上の処理は、図６に示すフローチャート
になり、５ステップに大別できる。
になり、５ステップに大別できる。
【００１６】以上の説明では、入力値の範囲により、
（１）〜（３）と処理の場合分けをしていたが、（１）
の場合はｋの値を０と見なせるので、このプログラムで
は、（１），（２）と、（３）とに処理の場合分けをす
る。
（１）〜（３）と処理の場合分けをしていたが、（１）
の場合はｋの値を０と見なせるので、このプログラムで
は、（１），（２）と、（３）とに処理の場合分けをす
る。
【００１７】以下に各ステップの処理を説明する。
【００１８】ステップ１では、入力レジスタ４等の初期
化を行なう。ｘ＝０の場合はｙ＝０としてプログラムを
完了する。
化を行なう。ｘ＝０の場合はｙ＝０としてプログラムを
完了する。
【００１９】ステップ２では、ｘ＝ ２-K・ｚ（０．５
≦ｚ＜１．０）となるｋの値およびｚの値を得る。（正
規化処理） ステップ３では、データ用のメモリ１３とｋの値とから
テーブル参照方式により２-K/2の値を得る。
≦ｚ＜１．０）となるｋの値およびｚの値を得る。（正
規化処理） ステップ３では、データ用のメモリ１３とｋの値とから
テーブル参照方式により２-K/2の値を得る。
【００２０】ステップ４では、ｚの値からｆ（ｚ）を計
算する。
算する。
【００２１】ステップ５では、ステップ３とステップ４
との結果から ２-K/2・ｆ（ｚ）を計算し、√ｘを得
る。
との結果から ２-K/2・ｆ（ｚ）を計算し、√ｘを得
る。
【００２２】ここで、ステップ２の正規化処理は、入力
値ｘの値によって処理サイクル数が異なり、表２に、デ
ータ長をｎビットとしたときの処理サイクル数の変化の
例を示す。
値ｘの値によって処理サイクル数が異なり、表２に、デ
ータ長をｎビットとしたときの処理サイクル数の変化の
例を示す。
【００２３】
【表２】
【００２４】表２によると、データ長が１６ビット、す
なわち、ｎ＝１６の場合は、ステップ２の正規化処理と
して最長６０ステップを要する。高速性が要求される演
算プロセッサにとって、この処理は極めてパフォーマン
スが悪いといえる。
なわち、ｎ＝１６の場合は、ステップ２の正規化処理と
して最長６０ステップを要する。高速性が要求される演
算プロセッサにとって、この処理は極めてパフォーマン
スが悪いといえる。
【００２５】以上述べたように、従来の固定小数点演算
ユニットでは、関数計算に必須な正規化処理の処理時間
が長くなるという問題点があった。
ユニットでは、関数計算に必須な正規化処理の処理時間
が長くなるという問題点があった。
【００２６】
【発明が解決しようとする課題】上述した従来の固定小
数点演算ユニットは、シフトＡ命令およびシフトＢ命令
による予め定められたビット数分のシフトシか実行でき
ない、すなわち、バレルシフタに入力される入力レジス
タのデータに対してシフト量を自動的に検出できないた
め、関数計算に必要不可欠な正規化処理において処理時
間が長くなるという欠点を有している。
数点演算ユニットは、シフトＡ命令およびシフトＢ命令
による予め定められたビット数分のシフトシか実行でき
ない、すなわち、バレルシフタに入力される入力レジス
タのデータに対してシフト量を自動的に検出できないた
め、関数計算に必要不可欠な正規化処理において処理時
間が長くなるという欠点を有している。
【００２７】本発明の目的は、上記の欠点を解決し、正
規化処理において処理時間を短縮できる固定小数点演算
ユニットを提供することにある。
規化処理において処理時間を短縮できる固定小数点演算
ユニットを提供することにある。
【００２８】
【課題を解決するための手段】本発明の固定小数点演算
ユニットは、固定小数点データの論理演算を実行する論
理演算部と、前記論理演算部への入力データを一時保持
する入力レジスタと、前記入力レジスタに保持されてい
る前記入力データを指定ビット数だけ左右にシフトする
バレルシフタと、前記バレルシフタにおけるシフト量を
指定するシフト量設定レジスタとを備えた固定小数点演
算ユニットにおいて、前記入力レジスタに保持されてい
る前記入力データに対する正規化処理用のシフト量を検
出する正規化用シフト量検出回路を備えて構成されてい
る。
ユニットは、固定小数点データの論理演算を実行する論
理演算部と、前記論理演算部への入力データを一時保持
する入力レジスタと、前記入力レジスタに保持されてい
る前記入力データを指定ビット数だけ左右にシフトする
バレルシフタと、前記バレルシフタにおけるシフト量を
指定するシフト量設定レジスタとを備えた固定小数点演
算ユニットにおいて、前記入力レジスタに保持されてい
る前記入力データに対する正規化処理用のシフト量を検
出する正規化用シフト量検出回路を備えて構成されてい
る。
【００２９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００３０】図１は、本発明の固定小数点演算ユニット
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【００３１】本実施例の固定小数点演算ユニットは、図
１に示すように、図４に示す従来例と同様のデータバス
１と、論理演算回路部（ＡＬＵ）２と、フラグレジスタ
３と、出力レジスタ４，５と、入力レジスタ６，７と、
バレルシフタ８と、シフト量設定レジスタ９と、マルチ
プレクサ１０と、メモリ１３と、アドレスレジスタ１４
とに加えて、入力レジスタ７に保持されれているデータ
に対する正規化処理用のシフト量を検出する正規化用シ
フト量検出回路１１と、この検出された正規化用シフト
量をデータバス１に出力するための専用バス１２とを備
えて構成されている。
１に示すように、図４に示す従来例と同様のデータバス
１と、論理演算回路部（ＡＬＵ）２と、フラグレジスタ
３と、出力レジスタ４，５と、入力レジスタ６，７と、
バレルシフタ８と、シフト量設定レジスタ９と、マルチ
プレクサ１０と、メモリ１３と、アドレスレジスタ１４
とに加えて、入力レジスタ７に保持されれているデータ
に対する正規化処理用のシフト量を検出する正規化用シ
フト量検出回路１１と、この検出された正規化用シフト
量をデータバス１に出力するための専用バス１２とを備
えて構成されている。
【００３２】次に、本実施例の動作について説明する。
【００３３】本実施例の固定小数点演算ユニットでは、
正規化用シフト量検出回路１１で検出されたシフト量だ
け、バレルシフタ８で入力データをシフトすることによ
り、効率的に正規化処理が実行される。
正規化用シフト量検出回路１１で検出されたシフト量だ
け、バレルシフタ８で入力データをシフトすることによ
り、効率的に正規化処理が実行される。
【００３４】本実施例の固定小数点演算ユニットによる
関数処理の一例として、従来例と同様のルート（√）関
数計算の実行について説明する。
関数処理の一例として、従来例と同様のルート（√）関
数計算の実行について説明する。
【００３５】図２は、データ用のメモリ１３に予め格納
しておいた正規化処理用のデータの一例を示すメモリマ
ップの図である。このデータは式（４）の２-K/2 の項
のデータに相当する。プログラムによりｋの値を求め
て、ｋをアドレスポインタとしてテーブル参照方式で２
-K/2の値を得る。
しておいた正規化処理用のデータの一例を示すメモリマ
ップの図である。このデータは式（４）の２-K/2 の項
のデータに相当する。プログラムによりｋの値を求め
て、ｋをアドレスポインタとしてテーブル参照方式で２
-K/2の値を得る。
【００３６】以上の処理は、図３に示すフローチャート
になり、従来例と同様の５ステップに大別できる。
になり、従来例と同様の５ステップに大別できる。
【００３７】以下に各ステップの処理を説明する。
【００３８】ステップ１では、入力レジスタ４等の初期
化を行なう。ｘ＝０の場合はｙ＝０としてプログラムを
完了する。
化を行なう。ｘ＝０の場合はｙ＝０としてプログラムを
完了する。
【００３９】ステップ２では、入力レジスタ７に保持さ
れているデータに対する正規化処理用のシフト量を正規
化用シフト量検出回路１１で検出し、検出したシフト量
の値をバレルシフタ８に入力し、バレルシフタ８で正規
化処理を実行する。バレルシフタ８の出力として、ｚの
値を得る。また、正規化用シフト量検出回路１１で検出
された検出したシフト量の値はｋである。
れているデータに対する正規化処理用のシフト量を正規
化用シフト量検出回路１１で検出し、検出したシフト量
の値をバレルシフタ８に入力し、バレルシフタ８で正規
化処理を実行する。バレルシフタ８の出力として、ｚの
値を得る。また、正規化用シフト量検出回路１１で検出
された検出したシフト量の値はｋである。
【００４０】ステップ３では、専用バス１２から出力さ
れるｋの値とデータ用のメモリ１３とからテーブル参照
方式により２-K/2の値を得る。
れるｋの値とデータ用のメモリ１３とからテーブル参照
方式により２-K/2の値を得る。
【００４１】ステップ４では、ｚの値からｆ（ｚ）を計
算する。
算する。
【００４２】ステップ５では、ステップ３とステップ４
との結果から ２-K/2・ｆ（ｚ）を計算し、√ｘを得
る。
との結果から ２-K/2・ｆ（ｚ）を計算し、√ｘを得
る。
【００４３】ここで、ステップ２における入力レジスタ
７に保持されているデータの値と正規化用シフト量検出
回路１１で検出される値との関係は、データ長をｎビッ
トとしたときに表３に示すようになる。
７に保持されているデータの値と正規化用シフト量検出
回路１１で検出される値との関係は、データ長をｎビッ
トとしたときに表３に示すようになる。
【００４４】
【表３】
【００４５】本実施例におけるステップ２の正規化処理
は、データ長に関係なく１サイクルで終了する。従来の
固定小数点演算ユニットでは、データ長をｎビットとし
た場合には４×（ｎ−１）サイクル必要としていたの
で、本実施例の固定小数点演算ユニットでは、従来に比
較して処理時間を１／｛４×（ｎ−１）｝に短縮するこ
とができる。
は、データ長に関係なく１サイクルで終了する。従来の
固定小数点演算ユニットでは、データ長をｎビットとし
た場合には４×（ｎ−１）サイクル必要としていたの
で、本実施例の固定小数点演算ユニットでは、従来に比
較して処理時間を１／｛４×（ｎ−１）｝に短縮するこ
とができる。
【００４６】つまり、関数計算に必要不可欠な正規化処
理において、大幅な処理時間の短縮を図ることができ
る。
理において、大幅な処理時間の短縮を図ることができ
る。
【００４７】
【発明の効果】以上説明したように、本発明の固定小数
点演算ユニットは、入力レジスタに保持されている入力
データに対する正規化処理用のシフト量を検出する正規
化用シフト量検出回路を備えることにより、関数計算に
必要不可欠な正規化処理において、大幅に処理時間を短
縮することができるという効果を有している。
点演算ユニットは、入力レジスタに保持されている入力
データに対する正規化処理用のシフト量を検出する正規
化用シフト量検出回路を備えることにより、関数計算に
必要不可欠な正規化処理において、大幅に処理時間を短
縮することができるという効果を有している。
【図１】本発明の固定小数点演算ユニットの一実施例を
示すブロック図である。
示すブロック図である。
【図２】データ用のメモリに予め格納しておいた正規化
処理用のデータの一例を示すメモリマップの図である。
処理用のデータの一例を示すメモリマップの図である。
【図３】本実施例の固定小数点演算ユニットにおける動
作の一例を示すフローチャートである。
作の一例を示すフローチャートである。
【図４】従来の固定小数点演算ユニットの一例を示すブ
ロック図である。
ロック図である。
【図５】固定小数点演算プロセッサのデータフォーマッ
トの一例を示す図である。
トの一例を示す図である。
【図６】従来の固定小数点演算ユニットにおける動作の
一例を示すフローチャートである。
一例を示すフローチャートである。
１ データバス ２ ＡＬＵ ３ フラグレジスタ ４，５ 出力レジスタ ６，７ 入力レジスタ ８ バレルシフタ ９ シフト量設定レジスタ １０ マルチプレクサ １１ 正規化用シフト量検出回路 １２ 専用バス １３ メモリ １４ アドレスバス
Claims (2)
- 【請求項１】 固定小数点データの論理演算を実行する
論理演算部と、前記論理演算部への入力データを一時保
持する入力レジスタと、前記入力レジスタに保持されて
いる前記入力データを指定ビット数だけ左右にシフトす
るバレルシフタと、前記バレルシフタにおけるシフト量
を指定するシフト量設定レジスタとを備えた固定小数点
演算ユニットにおいて、 前記入力レジスタに保持されている前記入力データに対
する正規化処理用のシフト量を検出する正規化用シフト
量検出回路を備えることを特徴とする固定小数点演算ユ
ニット。 - 【請求項２】 前記正規化処理はルート関数の計算にお
ける近似式ｙ＝ｆ（ｚ）＝√ｚの入力値ｙが０．０＜ｘ
＜０．５の場合における近似式ｙ＝２-K/2・ｆ（ｚ）の
係数ｋを前記正規化用シフト量検出回路の出力とし、前
記係数ｋを前記バレルシフタの前記シフト量として指定
し、前記バレルシフタは前記シフト量のシフトを行なっ
て前記ｚを出力することを特徴とする請求項１記載の固
定小数点演算ユニット。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209698A JPH0553759A (ja) | 1991-08-22 | 1991-08-22 | 固定小数点演算ユニツト |
| KR1019920015102A KR960012664B1 (ko) | 1991-08-22 | 1992-08-22 | 정규화를 위한 시프트-넘버 검출 회로를 구비한 고정 소수점 디지탈 신호 처리기 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3209698A JPH0553759A (ja) | 1991-08-22 | 1991-08-22 | 固定小数点演算ユニツト |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0553759A true JPH0553759A (ja) | 1993-03-05 |
Family
ID=16577155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3209698A Pending JPH0553759A (ja) | 1991-08-22 | 1991-08-22 | 固定小数点演算ユニツト |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH0553759A (ja) |
| KR (1) | KR960012664B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225671A (ja) * | 1993-12-06 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 結果正規化機構と動作の方法 |
| KR100443395B1 (ko) * | 2000-11-13 | 2004-08-23 | 엔이씨 일렉트로닉스 가부시키가이샤 | 축소된 회로 규모로 고정 소수점 데이터를 생성하는 회로및 방법 |
-
1991
- 1991-08-22 JP JP3209698A patent/JPH0553759A/ja active Pending
-
1992
- 1992-08-22 KR KR1019920015102A patent/KR960012664B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07225671A (ja) * | 1993-12-06 | 1995-08-22 | Internatl Business Mach Corp <Ibm> | 結果正規化機構と動作の方法 |
| KR100443395B1 (ko) * | 2000-11-13 | 2004-08-23 | 엔이씨 일렉트로닉스 가부시키가이샤 | 축소된 회로 규모로 고정 소수점 데이터를 생성하는 회로및 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930004883A (ko) | 1993-03-23 |
| KR960012664B1 (ko) | 1996-09-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102447636B1 (ko) | 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법 | |
| US6099158A (en) | Apparatus and methods for execution of computer instructions | |
| US6128726A (en) | Accurate high speed digital signal processor | |
| JPH07168697A (ja) | 倍精度除算回路および方法 | |
| US7725522B2 (en) | High-speed integer multiplier unit handling signed and unsigned operands and occupying a small area | |
| JPH05250146A (ja) | 整数累乗処理を行なうための回路及び方法 | |
| US4878191A (en) | Multiplication circuit capable of operating at a high speed with a small amount of hardware | |
| JPS63123125A (ja) | 浮動小数点数の加算装置 | |
| US5805489A (en) | Digital microprocessor device having variable-delay division hardware | |
| JPH0346024A (ja) | 浮動小数点演算器 | |
| JPH10187416A (ja) | 浮動小数点演算装置 | |
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| US7237000B2 (en) | Speed of execution of a conditional subtract instruction and increasing the range of operands over which the instruction would be performed correctly | |
| US6792442B1 (en) | Signal processor and product-sum operating device for use therein with rounding function | |
| JP2664750B2 (ja) | 演算装置及び演算処理方法 | |
| JP2924281B2 (ja) | アドレス・ポインタ | |
| JP2001216136A (ja) | 加算回路およびプロセッサ | |
| JPH02205923A (ja) | 演算プロセッサ | |
| JP2591250B2 (ja) | データ処理装置 | |
| JPS60167030A (ja) | シフトフラグ生成方式及びシフトフラグ生成回路 | |
| JP3201097B2 (ja) | 乗算器における乗算処方方法 | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JP2615746B2 (ja) | ビット操作回路 | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| JPH0991118A (ja) | 浮動小数点演算装置 |