JP3139011B2 - 固定小数点プロセッサ - Google Patents
固定小数点プロセッサInfo
- Publication number
- JP3139011B2 JP3139011B2 JP02268949A JP26894990A JP3139011B2 JP 3139011 B2 JP3139011 B2 JP 3139011B2 JP 02268949 A JP02268949 A JP 02268949A JP 26894990 A JP26894990 A JP 26894990A JP 3139011 B2 JP3139011 B2 JP 3139011B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- overflow
- memory
- accumulator
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Executing Machine-Instructions (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は固定小数点プロセッサに関する。
〔従来の技術〕 LSI技術の発展により高速の固定小数点プロセッサが
出現してきたために、ディジタル信号処理のような演算
処理を多く行う処理も、固定小数点プロセッサにより容
易に実現することができるようになっている。このよう
な用途に用いられる固定小数点プロセッサにおいては、
演算処理におけるオーバフローに対する処理は極めて重
要であり、従来様々な方法により対処してきているが、
その一つとして、オーバフロー時の拡張ビットを設ける
という方法がある。
出現してきたために、ディジタル信号処理のような演算
処理を多く行う処理も、固定小数点プロセッサにより容
易に実現することができるようになっている。このよう
な用途に用いられる固定小数点プロセッサにおいては、
演算処理におけるオーバフローに対する処理は極めて重
要であり、従来様々な方法により対処してきているが、
その一つとして、オーバフロー時の拡張ビットを設ける
という方法がある。
この拡張ビット方式について説明する。固定小数点プ
ロセッサにおいては、オーバーフロー時に符号反転が生
じるという問題点がある。この対応策として考えられた
のが上記の拡張ビット方式である。この拡張ビット方式
とは、算術論理演算回路（以後、ALUと云う）およびア
キュムレート・レジスタの上位ビットを拡張してオーバ
フローに対処する方法である。即ち、オーバフロー時
に、符号ビットを上位にシフトすることにより、前記オ
ーバフロー状態をなくする方法である。換言すれば、予
め小数点より上位にビットを拡張しておく方法である。
拡張ビットのフォーマット例が第５図に示されている
が、第５図に示されるように、符号ビットが小数点以上
の領域において拡張され、当該拡張ビットの拡張により
小数点より上位のオーバーフロー領域が確保される。
ロセッサにおいては、オーバーフロー時に符号反転が生
じるという問題点がある。この対応策として考えられた
のが上記の拡張ビット方式である。この拡張ビット方式
とは、算術論理演算回路（以後、ALUと云う）およびア
キュムレート・レジスタの上位ビットを拡張してオーバ
フローに対処する方法である。即ち、オーバフロー時
に、符号ビットを上位にシフトすることにより、前記オ
ーバフロー状態をなくする方法である。換言すれば、予
め小数点より上位にビットを拡張しておく方法である。
拡張ビットのフォーマット例が第５図に示されている
が、第５図に示されるように、符号ビットが小数点以上
の領域において拡張され、当該拡張ビットの拡張により
小数点より上位のオーバーフロー領域が確保される。
次に、拡張ビットによる演算例を以下に示す。
一例として、 7FFFH＋0001H という計算をすると、この和は、16ビットだけあれば80
00Hとなって負の値になってしまうが、拡張ビットとし
て４ビットがあれば、桁上げされたビットはデータとな
って和は08000Hとなり、小数点より上位にビットが拡張
されるが符号は変らず、計算値の精度は保持される。従
って、小数点以上に４ビットを持つ20ビットのレジスタ
と同様になる。
00Hとなって負の値になってしまうが、拡張ビットとし
て４ビットがあれば、桁上げされたビットはデータとな
って和は08000Hとなり、小数点より上位にビットが拡張
されるが符号は変らず、計算値の精度は保持される。従
って、小数点以上に４ビットを持つ20ビットのレジスタ
と同様になる。
第６図に示されるのは、従来例のブロック図であり、
内部データバス202に対応して、ALU8（16ビット＋拡張
ビット４ビット）と、アキュムレータ９（16ビット＋拡
張ビット４ビット）と、レジスタ10と、メモリ11と、を
備えて構成される。
内部データバス202に対応して、ALU8（16ビット＋拡張
ビット４ビット）と、アキュムレータ９（16ビット＋拡
張ビット４ビット）と、レジスタ10と、メモリ11と、を
備えて構成される。
この従来例における演算は以下のようにして行われ
る。データ105の入力に対応して、アキュムレータ９の
データ内容と、レジスタ10（16ビット）またはメモリ11
（16ビット）のデータ内容は、ALU8において演算され、
その演算結果はアキュムレータ９に入力される。更に、
アキュムレータ９のデータ内容はレジスタ10またはメモ
リ11に転送される。しかし、拡張ビットを持たないレジ
スタ10またはメモリ11にデータを転送する際には、アキ
ュムレータ９の拡張ビットの値は転送されずに破棄され
てしまう。従って、演算途中においてオーバーフローを
検出して、オーバーフローに対する処理（例えば、正の
最大値、負の最大値への張付け）するためには、演算処
理に要するプログラムの命令ステップ数が多くなってし
まうとう問題がある。
る。データ105の入力に対応して、アキュムレータ９の
データ内容と、レジスタ10（16ビット）またはメモリ11
（16ビット）のデータ内容は、ALU8において演算され、
その演算結果はアキュムレータ９に入力される。更に、
アキュムレータ９のデータ内容はレジスタ10またはメモ
リ11に転送される。しかし、拡張ビットを持たないレジ
スタ10またはメモリ11にデータを転送する際には、アキ
ュムレータ９の拡張ビットの値は転送されずに破棄され
てしまう。従って、演算途中においてオーバーフローを
検出して、オーバーフローに対する処理（例えば、正の
最大値、負の最大値への張付け）するためには、演算処
理に要するプログラムの命令ステップ数が多くなってし
まうとう問題がある。
この従来例におけるプログラム例のフローチャートを
第７図に示す。第７図において、1000個のデータ（a,
b）のｉ番目の数ai,biをｉ＝１から1000まで順に加算
し、その和をsiとしてメモリ11に転送する。前記ai,bi
はメモリ11に格納されている。
第７図に示す。第７図において、1000個のデータ（a,
b）のｉ番目の数ai,biをｉ＝１から1000まで順に加算
し、その和をsiとしてメモリ11に転送する。前記ai,bi
はメモリ11に格納されている。
この演算例の場合には、第６図において、最初に、デ
ータaiをメモリ11から読出してアキュムレータ９に転送
する。次に、メモリ11からデータbiを読出してALU8に転
送し、アキュムレータ９のデータ内容と加算して、この
演算結果をアキュムレータ９に入力する。この値が上記
のsiとなる。この加算値siをメモリ11に転送する前に、
ALU8における演算結果siがオーバーフローしていないか
を拡張ビットの値によって判断し、オーバーフローして
いる場合には、その対応処理として、第８図に示される
ようなフローチャートによる処理を行う。
ータaiをメモリ11から読出してアキュムレータ９に転送
する。次に、メモリ11からデータbiを読出してALU8に転
送し、アキュムレータ９のデータ内容と加算して、この
演算結果をアキュムレータ９に入力する。この値が上記
のsiとなる。この加算値siをメモリ11に転送する前に、
ALU8における演算結果siがオーバーフローしていないか
を拡張ビットの値によって判断し、オーバーフローして
いる場合には、その対応処理として、第８図に示される
ようなフローチャートによる処理を行う。
第８図において、si≧０の場合には、siを正の最大値
7FFFHにするという処理を行い、また、si＜０の場合に
には、siを負の最大値8000Hにするという処理を行って
からデータを転送する。また、オーバーフローしていな
ければ、そのままデータを転送する。
7FFFHにするという処理を行い、また、si＜０の場合に
には、siを負の最大値8000Hにするという処理を行って
からデータを転送する。また、オーバーフローしていな
ければ、そのままデータを転送する。
上述した従来の固定小数点プロセッサにおいては、AL
Uの演算結果を転送しようとする時点において、それ以
前の演算中においてオーバーフローが生じ、拡張ビット
にビットが拡張されている場合には、ソフトウェア的に
しか対応することがきず、命令ステップ数（特に、ダイ
ナミックなステップ数）が多くなり、演算時間が長くか
かってしまうという欠点がある。
Uの演算結果を転送しようとする時点において、それ以
前の演算中においてオーバーフローが生じ、拡張ビット
にビットが拡張されている場合には、ソフトウェア的に
しか対応することがきず、命令ステップ数（特に、ダイ
ナミックなステップ数）が多くなり、演算時間が長くか
かってしまうという欠点がある。
本発明の固定小数点プロセッサは、算術論理演算回路
およびアキュムレート・レジスタにおけるオーバーフロ
ー時に対応して、所定の拡張ビットを有する固定小数点
プロセッサにおいて、前記アキュムレート・レジスタか
ら、拡張ビットを有しないレジスタまたはメモリに対し
て、演算データを転送する命令が実行される時点におい
て、前記アキュムレート・レジスタにおいて、前記演算
データが拡張ビットに拡張されている場合においての
み、割込み信号を生成して出力する手段を備えて構成さ
れる。
およびアキュムレート・レジスタにおけるオーバーフロ
ー時に対応して、所定の拡張ビットを有する固定小数点
プロセッサにおいて、前記アキュムレート・レジスタか
ら、拡張ビットを有しないレジスタまたはメモリに対し
て、演算データを転送する命令が実行される時点におい
て、前記アキュムレート・レジスタにおいて、前記演算
データが拡張ビットに拡張されている場合においての
み、割込み信号を生成して出力する手段を備えて構成さ
れる。
次に、本発明について図面を参照して説明する。第１
図は、本発明の一実施例のブロック図である。第１図に
示されるように、本実施例は、内部データバス201に対
応して、ALU1（16ビット＋拡張４ビット）と、アキュム
レータ２（16ビット＋拡張４ビット）と、レジスタ３
（16ビット）と、メモリ４（16ビット）と、割込み発生
回路５と、を備えて構成される。
図は、本発明の一実施例のブロック図である。第１図に
示されるように、本実施例は、内部データバス201に対
応して、ALU1（16ビット＋拡張４ビット）と、アキュム
レータ２（16ビット＋拡張４ビット）と、レジスタ３
（16ビット）と、メモリ４（16ビット）と、割込み発生
回路５と、を備えて構成される。
本実施例における演算は以下のようにして行われる。
データ101の入力に対応して、アキュムレータ２のデー
タ内容と、レジスタ３またはメモリ４のデータ内容と
は、ALU1において演算されて、その演算結果はアキュム
レータ２に入力される。そして、更に、アキュムレータ
２のデータ内容は、レジスタ３またはメモリ４に転送さ
れる。この時点において、演算結果がオーバーフローし
ている場合には、割込み発生回路５からは所定の割込み
信号104が出力される。
データ101の入力に対応して、アキュムレータ２のデー
タ内容と、レジスタ３またはメモリ４のデータ内容と
は、ALU1において演算されて、その演算結果はアキュム
レータ２に入力される。そして、更に、アキュムレータ
２のデータ内容は、レジスタ３またはメモリ４に転送さ
れる。この時点において、演算結果がオーバーフローし
ている場合には、割込み発生回路５からは所定の割込み
信号104が出力される。
割込み発生回路５は、第２図に示されるように、デコ
ーダ６と割込み信号発生回路７とを含んで構成されてお
り、デコーダ６には、所定の転送命令102が入力されて
おり、この転送命令102が実行されると、アキュムレー
タ２から送られてくる符号の値と拡張ビットの値とを含
むデータ103がデコードされ、当該データが拡張ビット
に拡張されている場合には“1"レベルが出力される。
ーダ６と割込み信号発生回路７とを含んで構成されてお
り、デコーダ６には、所定の転送命令102が入力されて
おり、この転送命令102が実行されると、アキュムレー
タ２から送られてくる符号の値と拡張ビットの値とを含
むデータ103がデコードされ、当該データが拡張ビット
に拡張されている場合には“1"レベルが出力される。
第３図に示されるのは、デコーダ６における真理値表
である。従って、デコーダ６よりは“0"または“1"の何
れかのレベルが出力されるが、デコーダ６からの出力レ
ベルが“1"レベルの場合には、割込み信号発生回路７か
らは割込み信号104が発生される。
である。従って、デコーダ６よりは“0"または“1"の何
れかのレベルが出力されるが、デコーダ６からの出力レ
ベルが“1"レベルの場合には、割込み信号発生回路７か
らは割込み信号104が発生される。
第４図に示されるのは、前述の従来例と同様の演算を
行った場合のプログラム例に対応するフローチャートで
ある。メモリ４に格納されている1000個のデータ（a,
b）のｉ番目の数ai,biは、ｉ＝１から1000まで加算さ
れ、その和をsiとしてメモリ４に転送される。aiおよび
biはメモリ４に格納されている。この例を、第１図に示
される本実施例の演算回路により動作させる場合には、
最初に、データaiをメモリ４からアキュムレータ２に転
送する。次に、メモリ４からデータbiをALU1に転送し、
アキュムレータ２のデータ内容と加算して、この加算デ
ータをアキュムレータ２に入力する。この値をsiとし、
このsiをメモリ４に転送する前に、割込み発生回路５に
おいて、アキュムレータ２のデータ内容がオーバーフロ
ーしているか否かがチェックされる。オーバーフローし
ている場合には、割込み信号104が発生される。また、
オーバーフローしていない時には、割込み信号104は発
生されず、そのままsiはメモリ４に転送される。
行った場合のプログラム例に対応するフローチャートで
ある。メモリ４に格納されている1000個のデータ（a,
b）のｉ番目の数ai,biは、ｉ＝１から1000まで加算さ
れ、その和をsiとしてメモリ４に転送される。aiおよび
biはメモリ４に格納されている。この例を、第１図に示
される本実施例の演算回路により動作させる場合には、
最初に、データaiをメモリ４からアキュムレータ２に転
送する。次に、メモリ４からデータbiをALU1に転送し、
アキュムレータ２のデータ内容と加算して、この加算デ
ータをアキュムレータ２に入力する。この値をsiとし、
このsiをメモリ４に転送する前に、割込み発生回路５に
おいて、アキュムレータ２のデータ内容がオーバーフロ
ーしているか否かがチェックされる。オーバーフローし
ている場合には、割込み信号104が発生される。また、
オーバーフローしていない時には、割込み信号104は発
生されず、そのままsiはメモリ４に転送される。
なお、オーバーフローしている場合の処理としては、
si≧０場合にはsiを正の最大値7FFFHとし、si＜０の場
合にはsiを負の最大値8000Hとするという処理を行う。
割込みルーチンからのリターン後において、補正された
siはメモリ４に転送される。
si≧０場合にはsiを正の最大値7FFFHとし、si＜０の場
合にはsiを負の最大値8000Hとするという処理を行う。
割込みルーチンからのリターン後において、補正された
siはメモリ４に転送される。
以上、詳細に説明したように、本発明は、アキュムレ
ータから送られてくる符号ビットおよび拡張ビットを含
む演算データを入力し、所定の転送命令の実行に伴な
い、前記演算データがオーバーフローしているか否かを
チェックして、当該オーバーフローが存在している時の
み、所定の割込み信号を生成する手段を備えることによ
り、前記オーバーフローの有無に関連するフローチャー
トにおける判断ステップを低減させることが可能とな
り、演算処理時間を短縮することができるという効果が
ある。
ータから送られてくる符号ビットおよび拡張ビットを含
む演算データを入力し、所定の転送命令の実行に伴な
い、前記演算データがオーバーフローしているか否かを
チェックして、当該オーバーフローが存在している時の
み、所定の割込み信号を生成する手段を備えることによ
り、前記オーバーフローの有無に関連するフローチャー
トにおける判断ステップを低減させることが可能とな
り、演算処理時間を短縮することができるという効果が
ある。
第１図は、本発明の一実施例のブロック図、第２図は前
記実施例における割込み発生回路のブロック図、第３図
は前記割込み発生回路におけるデコーダの真理値表を示
す図、第４図は、前記実施例のプログラムに対応するフ
ローチャートを示す図、第５図は拡張ビットのフォーマ
ット例を示す図、第６図は従来例のブロック図、第７図
は従来例のプログラムに対応するフローチャートを示す
図、第８図は従来例におけるオーバーフロー時における
オーバーフロー時の処理内容のフローチャートを示す図
である。 図において、1,8……ALU、2,9……アキュムレータ、3,1
0……レジスタ、４、11……メモリ、５……割込み発生
回路、６……デコーダ、７……割込み信号発生回路。
記実施例における割込み発生回路のブロック図、第３図
は前記割込み発生回路におけるデコーダの真理値表を示
す図、第４図は、前記実施例のプログラムに対応するフ
ローチャートを示す図、第５図は拡張ビットのフォーマ
ット例を示す図、第６図は従来例のブロック図、第７図
は従来例のプログラムに対応するフローチャートを示す
図、第８図は従来例におけるオーバーフロー時における
オーバーフロー時の処理内容のフローチャートを示す図
である。 図において、1,8……ALU、2,9……アキュムレータ、3,1
0……レジスタ、４、11……メモリ、５……割込み発生
回路、６……デコーダ、７……割込み信号発生回路。
Claims (1)
- 【請求項１】算術論理演算回路およびアキュムレート・
レジスタにおけるオーバーフロー時に対応して、所定の
拡張ビットを有する固定小数点プロセッサにおいて、 前記アキュムレート・レジスタから、拡張ビットを有し
ないレジスタまたはメモリに対して、演算データを転送
する命令が実行される時点において、前記アキュムレー
ト・レジスタにおいて、前記演算データが拡張ビットに
拡張されている場合においてのみ、割込み信号を生成し
て出力する手段を備えることを特徴とする固定小数点プ
ロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02268949A JP3139011B2 (ja) | 1990-10-05 | 1990-10-05 | 固定小数点プロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02268949A JP3139011B2 (ja) | 1990-10-05 | 1990-10-05 | 固定小数点プロセッサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04145524A JPH04145524A (ja) | 1992-05-19 |
| JP3139011B2 true JP3139011B2 (ja) | 2001-02-26 |
Family
ID=17465533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02268949A Expired - Fee Related JP3139011B2 (ja) | 1990-10-05 | 1990-10-05 | 固定小数点プロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139011B2 (ja) |
-
1990
- 1990-10-05 JP JP02268949A patent/JP3139011B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04145524A (ja) | 1992-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0136834B1 (en) | A digital circuit performing an arithmetic operation with an overflow | |
| US6099158A (en) | Apparatus and methods for execution of computer instructions | |
| JPH05216624A (ja) | 演算装置 | |
| KR960003044B1 (ko) | 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트 | |
| EP0234495B1 (en) | Arithmetic circuit capable of executing floating point operations and fixed point operations | |
| US4503511A (en) | Computing system with multifunctional arithmetic logic unit in single integrated circuit | |
| US4677582A (en) | Operation processing apparatus | |
| JPH0343645B2 (ja) | ||
| US4878191A (en) | Multiplication circuit capable of operating at a high speed with a small amount of hardware | |
| JP3139011B2 (ja) | 固定小数点プロセッサ | |
| JPH034936B2 (ja) | ||
| US6065034A (en) | Circuit and method employing an adder for sign extending operands | |
| US5504867A (en) | High speed microprocessor branch decision circuit | |
| JPH0619700B2 (ja) | 演算装置 | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS63111535A (ja) | デ−タ処理装置 | |
| JP2743685B2 (ja) | 固定小数点プロセッサ | |
| JP3110072B2 (ja) | 事前正規化回路 | |
| JP2801472B2 (ja) | 浮動小数点演算装置 | |
| JPH0553759A (ja) | 固定小数点演算ユニツト | |
| JP2556171B2 (ja) | 演算回路 | |
| JP2908117B2 (ja) | ベクトル演算処理装置 | |
| JPS6250853B2 (ja) | ||
| JPH01240961A (ja) | Ｄｍａ転送方式 | |
| JPH0368412B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |