KR960003044B1 - 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트 - Google Patents

Abstract

내용 없음.

Description

[발명의 명칭]

수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트

[도면의 간단한 설명]

제1도는 종래 장치의 구성도.

제2도는 2의 보수회로의 블록도.

제3도는 제1셀렉터의 회로도.

제4도는 제2셀렉터의 회로도.

제5도는 제1도의 동작 설명도.

제6도는 제1도의 동작 타이밍 챠트.

제7도는 본 발명 장치의 구성도.

제8도는 부동소수점 표현의 설명도.

제9도는 지수부와 쉬프트량의 관계 설명도.

제10도는 제7도의 동작 설명도.

제11도는 제7도의 동작 타이밍 챠트.

제12도는 벡터ㆍ프로세서ㆍ유니트의 구성도이다.

[발명의 상세한 설명]

[기술분야]

본 발명은 부호부, 지수부 및 가수부로 되는 부동소수점 표현의 수치를 고정소수점 표면의 수치로 변환 출력하는 기능을 갖는 수치표현 변환장치에 관한 것이며 특히 부의 고정소수점 변환에 필요한 회로수의 삭감 및 처리의 고속화를 달성한 수치표면 변화장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트에 관한 것이다.

수치연산에서 취급되는 데이타를 표현하는 수단으로서는 통상 고정소수점 표현과 부동소수점 표현이 사용되고 있다. 고정소수점 표현이라 함은 소수점의 위치를 보통 SLB의 우측에 설정하여 LSB의 가중치(weight)를 “1”로 하는 것이고 또 이 고정 소수점 표현에 있어서는 부의 수치는 2의 보수에 의해서 표현된다. 한편 부동소수점 표현이라함은 부호부, 지수부, 가수부로 분할하여 수치를 표현되는 것이다.

대부분의 수치연산장치는 수치를 고정소수점 표현으로부터 부동소수점 표현으로 또 부동소수점 표현으로부터 고정소수점 표현으로 수치를 변환하는 기능을 갖는다. 부동소수점을 고정소수점수로 변환하는 경우에 통상 고정소수점수는 정수이므로 소수점이하의 값은 절상하든지 또는 절사하게 된다.

이제 소수점 이하를 절사하면서 부동소수점으로부터 고정소수점으로 수치표현을 변환하는 경우를 생각한다. 예를들면 부동소수점수의 “2.5”라는 값을 고정소수점으로 변환하는 경우에 소수점이하의 “0.5”는 절사되어 “2”라는 값으로 변환된다.

다음에 “-2.5”라는 값을 변환하는 경우에 변환된 값으로서는 “-2”와 “-3”의 두가지 경우가 생각된다. 전자는 부호가 단순히 방향을 나타내는 것만의 경우등이고 소수점 이하를 절사한 값으로서는 “0”에 가까운 것이 바람직하다. 한편 후자는 본래 정의 수인 것에 계산의 편의상(다이나믹 레인지의 문제등) 부의 바이어스를 가하고 있는 경우등이고 후에 부의 바이어스를 제거하여 본래의 정의 수로 되돌리는 것을 생각하면 소수점 이하를 절사한 값으로서는 부로 큰 값이 바람직하다.

[종래의 기술]

종래의 수치표면 변환장치의 일예를 제1도에 나타냈다. 동도면에 나타낸 것과 같이 부동소수점 표현에 의한 수치의 부호부(S), 지수부(E) 및 가수부(M) 각각이 레지스터(10a,10b,10c)에 격납된다.

가중치 판정회로(11)는 입력된 부동소수점 수의 지수부(E)의 값으로부터 가수부의 가중치를 판정하는 가중치 판정수단으로서 기능하는 것이다.

쉬프트(12)는 입력된 부동소수점수의 가수부의 값을 상기 판정된 가중치에 따라서 자리수를 쉬프트시켜 소수점위치 맞춤을 행하는 소수점위치 맞춤수단으로서 기능하는 것이고 이 쉬프트(12)에는 소수점 이하로 삐어져나온 수치가 존재하는 것을 검출하는 검출부(12a)가 설비되어 있다.

2의 보수생성회로(13), 디크리멘터(decrementer)(14) 및 제1셀렉터(15)는 상기 소수점 위치맞춤에 의해서 얻어진 수치의 정수부의 값을 2의 보수표시로 변환하는 동시에 외부로부터 주어진 절사방향지령(C)에 준하여 소수점이하로 삐져나온 수치를 2종류의 절사방향중의 어느방향으로 절사처리하는 라운딩 처리기능(rounding operation function)을 갖는 극성변환수단(20)으로서 기능하는 것이다.

즉 2의 보수생성회로(13)는 제2도에 나타낸 것과 같이 쉬프트(12)의 출력치의 정수 부분을 비트변환하는 비트반전회로(13a)와 이 비트반전회로의 출력치에 1을 가산하는 가산 회로(13b)로 구성되어 있고 이때문에 2의 보수생성회로(13)로부터는 쉬프트(12)의 출력치의 정수가 2의 보수표시로 되어 출력된다. 또 이 출력은 쉬프트(12)의 소수점이하의 수치를 영에 가까운 방향으로 절사한 경우의 정수부의 값에 상당한다.

디크리멘터(14)는 2의 보수생성회로(13)로부터 출력되는 수로부터 1을 감산하는 회로이고 이때문에 디크리멘터(14)로부터는 쉬프트(12)의 소수점이하의 수치를 부로 큰 방향으로 절사한 경우의 정수부의 값이 출력된다.

제1셀렉터(15)는 제3도에 나타낸 것과 같이 검출신호(B)와 지령신호(C)가 공급되는 AND 회로(15a)와 그 출력을 반전시키는 인버터(15b)와 디크리멘터출력이 공급되는 AND 회로(15c)와 2의 보수생성회로(13)의 출력이 공급되는 AND 회로(15d)와 AND 회로(15c,15d) 각각의 출력이 공급되는 OR 회로(5e)로 구성되어 있고 쉬프트(12)의 삐져나온 수치유무 검출부(12a)의 검출신호(B)와 상기 절사방향 지령신호(C)에 준하여 검출신호(B)가 0에서는 삐져나온 수치가 없는지 또는 지령신호(C)가 0일 경우에는 2의 보수생성회로(13)로부터 출력되는 상기 0에 가까운 방향으로 절사한 경우의 정수부의 값을 선택하고 검출신호(B)가 1에서 삐져나온 수가 있고 또 지령신호가 1인 경우에는 디크리멘터(14)로부터 출력되는 상기 부로 큰 방향으로 절사한 경우의 정수부의 값을 선택 출력하는 것이다.

제2셀렉터(16)는 제4도에 나타낸 것과 같이 부호부(S)를 반전시키는 인버터(16a)와 셀렉터(15)출력이 공급되는 AND 회로(16b)와 쉬프트(12)출력이 공급되는 AND 회로(16c)와 AND 회로(16b,16c) 각각의 출력이 공급되는 OR 회로(16d)로 구성되어 있고 레지스터(10a)의 부호부(S)가 0에서 정을 나타낸 때에 상기 소수점위치 맞춤 수단으로서 기능하는 쉬프트(12)에 의해서 구해진 수치의 정수부를 선택하고 부호부(S)가 1에서 부를 나타낼때에 상기 라운딩 처리기능을 갖는 극성변환수단(20)에 의해서 구해진 수치를 선택 출력한다.

변환결과 레지스터(17)는 입력된 부동소수점 수치의 부호부(S)와 셀렉터(16)의 출력을 일시 기억하고 최종적으로 고정소수점 수치로서 출력한다.

다음에 이상의 구성으로 되는 수치표면 변환장치의 동작을 제5도를 참조하면서 설명하겠다.

또 이하의 설명에서는 입력된 부동소수점 수치가 부의 극성이고 또 소수점이하로 삐져나온 수치가 존재하는 경우(“-2.5”의 경우)로 설명하겠으나 기타 정의 극성인 경우(“+2.0” 또는 “+2.5”의 경우) 또는 부의 극성이라도 삐져나온 수치가 존재하지 않는 경우(“-2.0”의 경우)에는 단지 절사처리가 행해질 뿐이라는 것은 당업자이면 용이하게 이해될 것이다.

이제 가령 수치 “-2.5”가 부동소수점 표현에 의해서 레지스터(10a~10c)로 입력되면 S=1, E=001, M=1010이 된다.

그러면 가중치판정회로(11)로부터는 E=1에 준하여 쉬프트량(가중치)으로서 “2”가 출력되고 이에 의해서 쉬프트(12)의 내용(M=1010)이 우방향으로 2비트 쉬프트됨으로서 쉬프트(12)의 정수부의 내용은 (0010)으로 되는 동시에 삐져나온 수치검출신호(B)의 값은 “1”로 된다.

이어서 2의 보수생성회로(13)에서는 (1101)+(0001)=(1110)인 연산이 행해져 수치(0010)의 보수(1110)가 구해지고 이 보수(1110)은 전술한 바와같이 영에 가까운 쪽으로 절사처리를 행하는 경우의 출력으로서 셀렉터(15)의 한쪽 입력에 공급된다.

한편 디크리멘터(14)에서는 (1110)-(0001)=(1101)인 연산이 행해져 그 연산결과는 전술한 바와같이 부측으로 커지는 방향의 절사처리를 행하는 경우의 출력으로서 셀렉터(15)의 다른쪽 입력에 공급된다.

제1셀렉터(15)에서는 절사방향 지령신호(C)의 값이 “0”의 경우에는 영에 가까운 방향으로의 절사처리를 또 “1”의 경우에는 부의 값이 커지는 방향으로의 절사처리를 행하도록 선택제어가 행해지고 그 결과 제1셀렉터(15)로부터는 절사방향 지령신호(C)의 값이 “0”인 경우에는 (1110)이 또 절사방향지령신호(C)의 값이 “1”의 경우에는 (1101)이 출력된다.

제2셀렉터(16)에서는 부호부(S)의 값이 “0”의 경우에는 쉬프트(12)의 출력을 선택하고 또 “1”의 경우에는 제1셀렉터(15)의 출력을 선택하도록 선택제어가 행해지고 그 결과 제2셀렉터(16)로부터는 부호부(S)의 값이 “1”인 것에 대응하여 (1110) 또는 (1101)이 출력된다.

그리고 최종적으로 변환 결과 레지스터(17)로부터는 목적하는 부호가 붙은 고정소수점수치로서 (11110) 또는 (11101)이 출력된다.

여기서 1게이트의 지연시간을 1유니트라고 하면 제6도(A)에 나타낸 레지스터(10a~10c)에 부동소수점 표현의 수치가 격납된 후에 1종의 가산회로인 가중치 판정회로(11)에서 동도면(B)에 나타낸 것과 같이 6유니트 지연되고 쉬프트(12)에서 동도면(C)에 나타낸 것과 같이 3유니트 지연되고 가산회로(13b)를 갖는 2의 보수생성회로(13)에서 동도면(D)에 나타낸 것과 같이 6유니트 지연되고 디크리멘터(14)에서 동도면(E)에 나타낸 것과 같이 6유니트 지연되고 셀렉터(15,16) 각각에서 동도면(F), (G)에 나타낸 것과 같이 3유니트씩 지연된다. 결국 전체로 27유니트의 지연이 생긴다.

이와같이 종래의 수치표면 변환장치에서는 디크리멘터(1중의 가산회로)(14)에 더하여 2의 보수생성회로(13)내에도 가산회로(13b)가 존재함으로써 이들 2개의 가산회로의 존재에 의해서 연산시간이 커지고 또 그만큼 회로 구성도 복잡화된다는 문제점이 있었다.

따라서 본 발명은 상기의 문제점을 제거한 신규하고 또한 유용한 수치표면 변환회로 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트를 제공하는 것을 목적으로 한다.

또 본 발명은 부동소수점 표현의 수치에 대해서 2종류의 절사처리를 행하여 고정소수점 표현의 수치로 변환하는 연산속도의 고속화 및 회로구성의 간소화를 도모하는 것을 목적으로 한다.

[발명의 개시]

상기 목적은 입력된 부동소수점의 지수부(E)의 값으로 가수부(M)의 가중치를 판정하는 가중치 판정수단(11)과 입력된 부동소수점수의 가수부(M)의 값을 상기 판정된 가중치에 따라서 자리수를 쉬프트시켜서 소수점위치 맞춤을 행하는 소수점 위치 맞춤수단(12)과, 상기 소수점위치맞춤에 의해서 얻어진 수치의 정수부의 값을 부극성 표시로 변환하는 동시에 외부로부터 주어진 절사방향지령에 준하여 소수점 이하로 삐져나온 수치를 2종류의 절사방향중의 어느것으로 절사처리하는 라운딩 처리기능을 갖는 극성변환수단(30)과 입력된 부동소수점수의 부호부(S)의 값에 따라서 상기 소수점위치 맞춤수단에 의해서 구해진 수치의 정수부 또는 상기 라운딩처리기능을 갖는 극성변환수단에 의해서 구해진 수치중에 어느것을 선택 출력하는 선택수단(16)을 구비하고 부호부(S), 지수부(E) 및 가수부(M)로 되는 부동소수점 표현의 수치를 고정소수점 표현의 수치로 변환 출력하는 기능을 갖는 수치표현 변환장치에 있어서 상기 부의 극성수치 생성수단(30)은 ; 상기 소수점위치 맞춤수단(12)에서 얻어지는 수치의 정수부를 비트 반전시키는 반전수단(31)과 상기 소수점위치 맞춤수단(12)의 자리수 쉬프트에 있어서 소수점이하로 삐져나온 수치의 유무를 나타내는 정보와 외부로부터 주어진 절사방향 지령에 준하여 절상수치의 값을 결정하는 절상수치 결정수단(32)과 상기 비트반전수단(31)의 출력수치와 상기 절상수치 결정수단(32)에서 결정된 절상수치를 가산하는 가산수단(33)으로 됨으로써 달성된다.

[발명을 실시하기 위한 최량의 형태]

제7도는 본 발명 장치의 일실시예의 구성도를 나타내고 있다. 동도면중 제1도와 동일부분에는 동일부호를 부여하고 그 설명을 생략하겠다.

제7도에 있어서, 레지스터(10a~10c)의 각각에 격납되는 부호부(S), 지수부(E), 가수부(M) 각각은 제8도에 나타낸 것과 같이 1비트, 3비트, 4비트인 것으로 하여 설명하겠다.

가중치 판정화로(11)는 소정치(이경우에 3)로부터 레지스터(10b)의 지수부의 값을 감산하는 감산기이고 지수부의 값에 따라서 제9도에 나타낸 쉬프트량을 출력한다.

본 실시예에서는 라운딩 처리 기능을 갖는 극성변환수단(30)이 비트반전회로(31)와 NAND 회로(32)와 가산회로(33)에 의해서 구성되어 있는 점이 종래예와 상이하다.

즉 제7도에 있어서 비트반전회로(31)는 소수점위치 맞춤수단으로서 기능하는 쉬프트(12)에서 얻어지는 수치의 정수부를 비트반전시켜 출력한다. 그리고 이 비트반전회로(31)의 출력은 가산회로(33)의 한쪽 입력으로 공급된다. 또 이 비트반전회로(31)의 출력치는 부의 값이 커지는 방향으로 절사처리를 행할 경우의 출력치에 대응한다.

NAND 회로(32)는 쉬프트(12)의 삐져나온 수치 유무검출부(12a)로부터의 검출신호(B)와 절사방향지령신호(C)와의 NAND 논리를 취하는 회로이고 이 NAND 회로(32)의 출력은 절상수치(영에 가까운 방향으로 절사처리를 향하는 경우에는 “1” 또는 부의 값이 커지는 방향으로 절사처리를 행하는 경우에는 “0”)로서 가산회로(33)로 다른쪽 입력으로 공급된다.

가산회로(33)에서는 비트반전회로(31)의 출력치와 NAND 회로(32)의 출력치를 가산하고 이것을 최종적으로 출력된 고정소수점 표현에 의한 부의 극성수치로서 셀렉터(16)로 공급한다.

다음에 이상의 구성으로 되는 실시예 장치의 동작을 제10도를 참조하여 설명하겠다.

또 이하의 설명에서는 입력된 부동소수점 수치가 부의 극성이고 또한 소수점이하로 삐져나온 수치가 존재하는 경우(“-2.5”의 경우)로 설명하겠으나 기타 정의 극성의 경우에(“+2.0” 또는 “+2.5”인 경우), 또는 부의 극성이라도 삐져나온 수치가 존재하지 않는 (“-2.0”의 경우)에는 단지 절사처리가 행해질 뿐이라는 것은 당업자이면 용이하게 이해할 수 있을 것이다.

이제 가령 수치 “-2.5”가 부동소수점 표면에 의해서 입력되면 S=1, E=001, M=1010이 된다.

그러면 가중치 판정회로(11)로부터는 E=1에 준하여 쉬프트량(가중치)으로서 “2”가 출력되고 이에 의해서 쉬프트(12)의 내용(M=1010)이 우방향으로 2비트 쉬프트됨으로써 쉬프트(12)의 정수부의 내용은 (0010)으로 되는 동시에 삐져나온 수치 검출신호(B)의 값은 “1”로 된다.

이어서 비트반전회로(31)로부터는 쉬프트(12)의 정수부의 내용(0010)을 비트반전을 한값(1101)이 출력되고 이 값(1101)은 부의 값이 커지는 방향으로의 절사처리를 행하는 경우의 출력치로서 가산회로(11)의 한쪽입력으로 공급된다.

한편 쉬프트(12)의 검출부(12a)로부터의 검출신호(B)의 값은 “1”이고 또 절사방향 지령신호(C)의 값은 영에 가까운 쪽으로 절사처리를 행하는 경우에는 “0” 또는 부의 값이 커지는 방향으로의 절사처리를 행하는 경우는 “1”로 되기 때문에 NAND 회로(32)의 출력치는 영에 가까운 쪽으로 절사처리를 행하는 경우는 “1” 또는 부의 값이 커지는 방향으로의 절사처리를 행하는 경우의 “0”이 된다. 이 NAND 회로(32)의 출력이 절상수치로서 가산회로(33)의 다른쪽 입력으로 공급된다.

따라서 가산회로(33)에 있어서는 영에 가까운 쪽으로 절사처리를 행하는 경우에는 (1101)+(0001)=(1110)인 연산에 의해서 (1110=“-2”)가 출력되는데 대해서 부의 값이 커지는 방향으로의 절사처리를 행하는 경우에는 (1101)+(0000)=(1101)인 연산에 의해서 수치(1101=“-3”)가 출력된다.

이후 이 가산회로(33)의 출력은 종래예와 같이 하여 렉터(16)를 경유하여 변환 결과 레지스터(17)로부터 부호가 붙은 고정소수점 수치로서 (11110) 또는 (11101)이 외부로 출력된다.

여기서 1게이트의 지연시간을 1유니트로 하면 제11도(A)에 나타낸 레지스터(10a~10c)에 부동소수점 표현의 수치가 격납된 후에 1종의 가산회로인 가중치판정회로(11)에서 동도면(B)에 나타낸 것과 같이 6유니트 지연되고 쉬프트(12)에서 동도면(C)에 나타낸 것과 같이 3유니트 지연된다. 이후 NAND 회로(32)에서 동도면(D)에 나타낸 것과 같이 1유니트 지연되고 가산회로(33)에서 동도면(E)에 나타낸 것과 같이 6유니트 지연되고 셀렉터(16) 각각에서 동도면(F)에 나타낸 것과 같이 3유니트 지연된다. 즉 전체로 19유니트의 지연이 생긴다.

이와같이 라운딩처리를 갖는 극성변환수단(30)에 비교적 지연량이 큰 가산회로(3)가 1회로밖에 없으므로 2개의 가산회로를 필요로 한 종래장치에 비해서 연산시간이 약 30% 단축되어 고속화를 도모할 수 있는 동시에 회로구성도 간단하게 된다.

제12도는 본 발명장치를 적용한 벡터ㆍ프로세서ㆍ유니트(VPU)의 구성도를 나타낸다. 이 벡터ㆍ프로세서ㆍ유니트는 1칩의 반도체 집적회로이다. 동도면중 벡터 유니트(VU)(50)내에는 벡터 데이타를 격납하는 벡터 레지스터(51), 스칼라 데이타를 격납하는 스칼라 레지스터(52), 마스크 데이타를 격납하는 마스크 레지스터(53)가 설비되어 있다. 또 벡터 유니트(50)내의 가산부(54), 승산부(55), 제산부(56) 각각은 수지 데이타의 가산, 승산, 제산 각각의 파이프라인 처리를 행한다. 마스크부(57)는 벡터 연산시의 마스크처리를 행한다. 데이타출력래치(58) 및 데이타입력래치(59) 각각의 데이타의 외부출력 및 외부로부터의 데이타입력을 행한다.

코맨드, 버퍼ㆍ유니트(CBU)(60)에는 명령을 격납하는 명령버퍼(VCB)(61)가 설비되어 있다. 이 명령버퍼(61)에서 독출된 명령은 콘트롤 유니트(CU)(70)내의 디코드부(71)로 공급된다. 이 디코드결과에 의해서 파이프라인 제어부(72)는 벡터ㆍ유니트(50)내의 가산부(54), 승산부(55), 제산부(55) 각각의 파이프라인제어를 행한다. 스코어보드부(73)는 상기 파이프라인제어에서 사용하는 벡터ㆍ유니트(50)내의 각종 레지스터의 사용권을 관리하고 있다.

어드레스ㆍ유니트(AU)(80)는 VRT(벡터ㆍ트랜스레인숀ㆍ레지스터)(81)와 TLB(트랜스레이숀ㆍ루크아사이드ㆍ버퍼)(82)를 사용하여 가상 어드레스로부터 물리어드레스로의 어드레스변환을 행하여 칩의 내부와 외부와의 어드레스의 인수인도를 행한다. 버스ㆍ콘트롤ㆍ유니트(85)는 칩의 내부와 외부의 데이타의 인수인도를 행한다.

제7도에 나타낸 본 발명의 수치표현변환장치는 벡터ㆍ유니트(50)의 가산부(54)내에 설비되고 부동소수점 표현의 벡터데이타를 고정소수점 표현으로 변환하여 벡터데이타의 가산을 행하기 위하여 사용된다.

벡터ㆍ프로세서ㆍ유니트와 같이 규모가 크고 고속 연산을 행하는 집적회로에 있어서는 본 발명장치에 의해서 회로구성이 간략화에 의해서 칩면적을 작게 연산을 고속화하는 것은 매우 중요한 것이다.

[산업상의 이용분야]

상술한 바와같이 본 발명의 수치표현 변환장치에 의하면 연산속도의 고속화 및 회로 구성의 간소화를 도모할 수 있고 또 본 발명의 벡터ㆍ프로세서ㆍ유니트에 의하면 연산 속도의 고속화와 동시에 칩면적을 작게 할 수 있어 실용상 극히 유용하다.

Claims (6)

1. 부호부(S), 제1값을 갖는 지수부(E) 및 제2값을 갖는 가수부(M)를 갖는 입력부동소수점수의 상기 제1값에 준하여 상기 가수부(M)의 가중치를 판정하는 가중치 판정수단(11), 상기 가중치 판정수단(11)에 결합되며, 상기 판정된 가중치에 준하여 상기 제2값의 자리수를 쉬프트시켜 소수점위치 맞춤을 행하여 정수부를 갖는 제3값을 생성하는 소수점 위치 맞춤수단(12), 상기 소수점 위치맞춤에 의해서 얻어진 수치의 정수부의 값을 부의 극성 표시의 제4값으로 변환하는 동시에 외부로부터 주어진 절사방향 지령에 준하여 상기 제4값을 제1절사방향과 제2절사방향중의 어느 방향으로 절사처리하는 라운딩처리 기능을 갖는 극성변환수단(30), 및 상기 소수점 위치맞춤수단(12) 및 극성변환수단(30)에 결합되며, 입력된 부동소수점수의 부호부(S)의 값에 따라서 상기 소수점위치 맞춤수단(12)에 의해서 구해진 제3값의 정수부와 상기 라운딩 처리기능을 갖는 극성변환수단(30)에 의해서 구해진 제4값중 어느 수치를 선택 출력하는 선택수단(16)을 구비하고, 상기 부동소수점 표현의 수치를 고정소수점 표현의 수치로 변환출력하는 기능을 갖는 수치표현 변환장치에 있어서, 상기 극성변환수단(30)이 상기 소수점 위치맞춤수단(12)에 의해서 얻어지는 제3값이 정수부를 비트반전하여 제5값을 생성하는 비트반전수단(31), 상기 소수점위치 맞춤수단(12)의 자리수 쉬프트로 인해 소수점이하로 삐져나온 수치의 유무를 나타내는 정보와 외부로부터 주어진 절사방향지령에 준하여 절상수치의 값을 결정하는 절상수치 결정수단(32), 및 상기 비트반전수단(31)과 절사수치결정수단(32)에 결합되어 상기 비트반전수단(31)의 제5값과 상기 절상수치 결정수단(32)에서 결정된 절상수치를 가산하는 가산수단(33)으로 되며, 상기 부동소수점의 상기 고정소수점으로의 변환은 수치표현 변환장치에 대한 추가 입력요구없이 상기 부호부, 지수부, 가수부 및 절사방향 명령에 준하여 되는 것을 특징으로 하는 수치표현 변환장치.
2. 제1항에 있어서, 상기 절상수치 결정수단(32)을 NAND 회로로 구성한 것을 특징으로 하는 수치표현 변환장치.
3. 부호부(S), 제1값을 갖는 지수부(E) 및 제2값을 갖는 가수부(M)를 갖는 입력부동소수점 벡터데이타의 상기 제1값에 준하여 상기 가수부(M)의 가중치를 판정하는 가중치 판정수단(11), 상기 가중치 판정수단(11)에 결합되며, 상기 판정된 가중치에 준하여 상기 제2값의 자리수를 쉬프트시켜 소수점위치 맞춤을 행하여 정수부를 갖는 제3값을 생성하는 소수점 위치맞춤수단(12), 상기 소수점 위치맞춤에 의해서 얻어진 수치의 정수부의 값을 부의 극성 표시의 제4값으로 변환하는 동시에 외부로부터 주어진 절사방향 명령에 준하여 상기 제4값을 제1절사방향과 제2절사방향중의 어느 방향으로 절사처리하는 라운딩처리 기능을 가지며, 또한 상기 소수점 위치맞춤수단(12)에 의해서 얻어지는 제3값의 정수부를 비트반전하여 제5값을 생성하는 비트반전수단(31), 상기 소수점 위치맞춤수단(12)의 자리수 쉬프트로 인해 소수점이하로 삐져나온 수치의 유무를 나타내는 정보와 외부로부터 주어진 절사방향지령에 준하여 절상수치의 값을 결정하는 절상수치 결정수단(32), 및 상기 비트반전수단(31)과 절상수치 결정수단(32)에 결합되어 상기 비트반전수단(31)의 제5값과 상기 절상수치를 결정수단(32)에서 결정된 절상수치를 가산하는 가산수단(33)으로 된 극성변환수단(30), 및 상기 소수점 위치맞춤수단(12) 및 극성변환수단(30)에 결합되며, 입력된 부동소수점수의 부호부(S)의 값에 따라서 상기 소수점 위치맞춤수단(12)에 의해서 구해진 제3값의 정수부와 상기 라운딩처리기능을 갖는 극성변환수단(30)에 의해서 구해진 제4값중 어느 수치를 선택 출력하는 선택수단(16)을 구비하고, 그에 의해 상기 입력부동소수점 벡터데이타를 고정소수점 표현으로 변환 출력하는 기능을 갖는 수치표현 변환장치를 포함하는 가산부(54)를 갖는 벡터 유니트(50)를 포함하며, 상기 부동소수점 벡터데이타의 상기 고정소수점 표현으로의 변환은 벡터프로세서 유니트에 대한 추가입력 요구없이 상기 부호부, 지수부, 가수부 및 절사방향 명령에 준하여 되는 것을 특징으로 하는 벡터 프로세서 유니트.
4. 제3항에 있어서, 회로전체를 단일 반도체 칩위에 형성한 것을 특징으로 하는 벡터 프로세서 유니트.
5. 부호부(S), 지수부(E) 및 가수부(M)를 갖는 입력부동소수점 데이타의 지수부에 준하여 가수부의 가중치를 판정하는 가중치 판정수단(11)과, 상기 가중치 판정수단(11)에 결합되며, 상기 가수부의 가중치에 가수부의 자리수를 쉬프트시켜 정수부를 갖는 제1출력치와 제2출력치를 생성하는 소수점 위치맞춤수단(12), 상기 소수점 위치맞춤수단(12)에 결합되며, 외부에서 제공된 절사방향 명령을 수신하여 상기 정수부를 부의 극성표시로 변환하고, 상기 부의 극성표현을 외부에서 제공된 절사방향 명령에 응답하여 좀 더 많은 부의 방향으로 또는 좀더 적은 부의 방향으로 절사하는 라운딩처리기능을 갖는 극성변환수단(30)을 구비하며, 상기 극성변환수단(30)은 정수부를 비트반전하여 반전된 결과를 출력하는 비트반전수단(31) 상기 제2출력치와 상기 외부에서 제공된 절사방향 명령을 넌드연산하는 NAND 회로(32), 상기 비트반전수단(31)과 NAND 회로에 결합되며, 절상치를 수신하여 상기 절상치에 상기 반전결과를 가산후부의 고정소수점을 출력하는 가산수단(33)을 포함하며, 상기 부동소수점 데이타의 상기 고정소수점으로서의 변환이 수치표현 변환장치에 대한 추가 입력요구없이 상기 부호부, 지수부, 가수부 및 절사방향 명령에 준하여 되는 것을 특징으로 하는 수치표현 변환장치.
6. 소수점, 부호부(S), 제1값을 갖는 지수부(E) 및 제2값을 갖는 가수부(M)를 갖는 입력부동소수점의 상기 제1값에 준하여 상기 가수부의 가중치를 판정하는 가중치 판정수단(11), 상기 가중치 판정수단(11)에 결합되며, 상기 가수부의 상기 가중치에 준하여 상기 제2값의 자리수를 쉬프트시켜 소수점 위치맞춤하여 정수부를 갖는 제3값과 상기 제2값의 자리수 쉬프트로 인해 소수점 이하로 삐져나온 수치의 유무를 나타내는 제4값을 생성하는 소수점위치 맞춤수단(12), 상기 소수점위치 맞춤수단(12)에 결합되며, 또한 외부에서 제공된 절사방향 명령신호와 상기 제3값의 상기 정수부를 수신하여, 상기 제3값의 정수부를 제6값으로 변환하는 라운딩 처리기능을 가지며, 또한 상기 제3값을 비트반전시켜 상기 제3값의 정수부의 부의 표현인 제5값을 생성하는 비트반전수단(31), 상기 제4값과 상기 외부에서 제공된 절사방향 명령에 준하여 절상수치의 값을 결정하는 절상수치 결정수단(32) 및 상기 비트반전수단(31)과 절상수치결정수단(32)에 결합되며, 또한 상기 절상수치에 준하여 상기 제5값을 제1절사방향과 제2절사방향중 하나로 절사하여 제6값을 생성하는 가산수단(33)을 포함하는 극성변환수단(30), 상기 극성변환수단(30), 상기 부호부 및 상기 소수점위치 맞춤수단(12)에 결합되며, 또한 상기 부호부에 준하여 상기 제3값과 제6값의 정수부중 하나를 선택하여 출력하는 선택수단을 포함하며, 상기 부동소수점의 상기 고정소수점으로의 변환은 수치표면 변환장치에 대한 추가입력요구없이 상기 부호부, 지수부, 가수부 및 절사방향 명령에 준하여 되는 것을 특징으로 하는 수치표현 변환장치.