KR930700904A - 수치표현 변환장치 및 그것을 사용한 벡터·프로세서·유니트 - Google Patents

수치표현 변환장치 및 그것을 사용한 벡터·프로세서·유니트

Info

Publication number
KR930700904A
KR930700904A KR1019920702897A KR920702897A KR930700904A KR 930700904 A KR930700904 A KR 930700904A KR 1019920702897 A KR1019920702897 A KR 1019920702897A KR 920702897 A KR920702897 A KR 920702897A KR 930700904 A KR930700904 A KR 930700904A
Authority
KR
South Korea
Prior art keywords
value
numerical
converting
point
decimal point
Prior art date
Application number
KR1019920702897A
Other languages
English (en)
Other versions
KR960003044B1 (ko
Inventor
고오이찌 핫따
Original Assignee
세끼자와 다다시
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼자와 다다시, 후지쓰 가부시끼가이샤 filed Critical 세끼자와 다다시
Publication of KR930700904A publication Critical patent/KR930700904A/ko
Application granted granted Critical
Publication of KR960003044B1 publication Critical patent/KR960003044B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/24—Conversion to or from floating-point codes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)

Abstract

내용 없음.

Description

수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제7도는 본 발명 장치의 구성도,
제8도는 부동소수점 표현의 설명도,
제9도는 지수부와 쉬프트량의 관계설명도,
제10도는 제7도의 동작 설명도,
제11도는 제7도의 동작 타이밍 챠트,
제12도는 벡터ㆍ프로세서ㆍ유니트의 구성도이다.

Claims (5)

  1. 입력된 부동소수점수의 지수부(E)의 값으로 가수부(M)의 가중치를 판정하는 가중치 판정수단(11), 상기 입력된 부동소수점수의 가수부(M)의 값을 상기 판정된 가중치에 따라서 자리수 쉬프트시켜 소수점위치 맞춤을 행하는 소수점 위치맞춤 수단(12), 상기 소수점 위치맞춤에 의해서 얻어진 수치의 정수부의 값을 부의극성 표시로 변환하는 동시에 외부로부터 주어진 절사방향 지령에 준하여 소수점이하로 삐져 나온 수치를 2종류의 절사방향중의 어느 방향으로 절사처리하는 라운딩처리 기능을 갖는 극성변환수단(30), 및 입력된 부동소수점수의 부호부(S)의 값에 따라서 상기소수점위치 맞춤수단에 의해서 구해진 수치의 정수부 또는 상기 라운딩 처리기능을 갖는 극성변환수단에 의해서 구해진 수치중 어느수치를 선택 출력하는 선택수단(16)을 구비하고 부호부(S), 지수부(E) 및 가수부(M)로 되는 부동소수점 표현의 수치를 고정 소수점 표현의 수칙로 변환 출력하는 기능을 갖는 수치표현 변환장치에 있어서, 상기 부의극성 수치생성수단(30)은 상기 소수점 위치맞춤수단(12)에 의해 얻어지는 수치의 정수부를 비트반전하는 비크 반전수단(31), 상기 소수점위치맞춤수단(12)의 자리수 쉬프트에 있어서 소수점이하로 삐져나온 수치의 유무를 나타내는 정보와 외부로부터 주어진 절사방향지령에 준하여 절상수치의 값을 결정하는 절상수지 결정수단(32), 및 상기 비트반전수단(31)의 출력수치와 상기 절상수치 결정수단(32)에서 결정된 절상수치를 가산하는 가산수단(33)으로 된 것을 특징으로 하는 수치표현 변환장치.
  2. 제1항에 있어서,상기 절상수치 결정수단(32)을 NAND 회로로 구성한 것을 특징으로 하는 수치표현 변환장치.
  3. 제1항 기재의 수치표현 변환장치를 사용하여 부동소수점 표현의 벡터 데이터를 고정소수점 표현으로 변환하여 벡터데이타의 연산을 행하는 것을 특징으로 하는 벡터ㆍ프로세서ㆍ유니트.
  4. 제3항에 있어서, 회로전체를 단일 반도체 칩위에 형성한 것을 특징으로 하는 벡터ㆍ프로세서ㆍ유니트.
  5. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920702897A 1991-03-19 1992-03-18 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트 KR960003044B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3055183A JPH04290122A (ja) 1991-03-19 1991-03-19 数値表現変換装置
JP91-55183 1991-03-19
PCT/JP1992/000324 WO1992016891A1 (en) 1991-03-19 1992-03-18 Numerical expression converter and vector processor using the same

Publications (2)

Publication Number Publication Date
KR930700904A true KR930700904A (ko) 1993-03-16
KR960003044B1 KR960003044B1 (ko) 1996-03-04

Family

ID=12991603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920702897A KR960003044B1 (ko) 1991-03-19 1992-03-18 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트

Country Status (6)

Country Link
US (1) US5508948A (ko)
EP (1) EP0530372B1 (ko)
JP (1) JPH04290122A (ko)
KR (1) KR960003044B1 (ko)
DE (1) DE69225654T2 (ko)
WO (1) WO1992016891A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5619198A (en) * 1994-12-29 1997-04-08 Tektronix, Inc. Number format conversion apparatus for signal processing
GB9514695D0 (en) * 1995-07-18 1995-09-13 Sgs Thomson Microelectronics Combining data values
US6046746A (en) * 1996-07-01 2000-04-04 Sun Microsystems, Inc. Method and apparatus implementing high resolution rendition of Z-buffered primitives
US6115047A (en) * 1996-07-01 2000-09-05 Sun Microsystems, Inc. Method and apparatus for implementing efficient floating point Z-buffering
US5995992A (en) * 1997-11-17 1999-11-30 Bull Hn Information Systems Inc. Conditional truncation indicator control for a decimal numeric processor employing result truncation
US6965906B1 (en) * 1999-08-19 2005-11-15 National Semiconductor Corporation Converting negative floating point numbers to integer notation without two's complement hardware
US6415308B1 (en) * 1999-08-19 2002-07-02 National Semiconductor Corporation Converting negative floating point numbers to integer notation without two's complement hardware
JP4086459B2 (ja) * 2000-11-13 2008-05-14 Ｎｅｃエレクトロニクス株式会社 固定小数点データ生成方法及び固定小数点データ生成回路
US6907435B2 (en) * 2001-02-27 2005-06-14 Microsoft Corporation Converting numeric values to strings for optimized database storage
US6707865B2 (en) * 2001-07-16 2004-03-16 Qualcomm Incorporated Digital voltage gain amplifier for zero IF architecture
US6614369B1 (en) * 2002-03-05 2003-09-02 International Business Machines Corporation DC balanced 7B/8B, 9B/10B, and partitioned DC balanced 12B/14B, 17B/20B, and 16B/18B transmission codes
US7062525B1 (en) 2002-08-30 2006-06-13 Lsi Logic Corporation Circuit and method for normalizing and rounding floating-point results and processor incorporating the circuit or the method
JP2009099084A (ja) * 2007-10-19 2009-05-07 Kyocera Corp 変換装置
US7694112B2 (en) 2008-01-31 2010-04-06 International Business Machines Corporation Multiplexing output from second execution unit add/saturation processing portion of wider width intermediate result of first primitive execution unit for compound computation
US8196024B2 (en) * 2008-06-27 2012-06-05 Wi-Lan Inc. Demapper using floating-point representation of soft bits
US9104479B2 (en) 2011-12-07 2015-08-11 Arm Limited Apparatus and method for rounding a floating-point value to an integral floating-point value
US9722629B2 (en) * 2015-01-15 2017-08-01 Huawei Technologies Co., Ltd. Method and apparatus for converting from floating point to integer representation
GB2560766B (en) 2017-03-24 2019-04-03 Imagination Tech Ltd Floating point to fixed point conversion
GB2560830B (en) * 2017-03-24 2019-04-03 Imagination Tech Ltd Floating point to fixed point conversion
GB2556645B (en) 2017-03-24 2019-04-03 Imagination Tech Ltd Floating point to fixed point conversion

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5776634A (en) * 1980-10-31 1982-05-13 Hitachi Ltd Digital signal processor
US4700319A (en) * 1985-06-06 1987-10-13 The United States Of America As Represented By The Secretary Of The Air Force Arithmetic pipeline for image processing
US4815021A (en) * 1986-01-30 1989-03-21 Star Technologies, Inc. Multifunction arithmetic logic unit circuit
JPS6370333A (ja) * 1986-09-12 1988-03-30 Toshiba Corp デジタル演算装置
JP2509279B2 (ja) * 1988-02-16 1996-06-19 富士通株式会社 浮動小数点数一固定小数点数変換装置
US5161117A (en) * 1989-06-05 1992-11-03 Fairchild Weston Systems, Inc. Floating point conversion device and method
JPH0340129A (ja) * 1989-07-07 1991-02-20 Fujitsu Ltd 浮動小数点加算器

Also Published As

Publication number Publication date
US5508948A (en) 1996-04-16
DE69225654D1 (de) 1998-07-02
EP0530372B1 (en) 1998-05-27
WO1992016891A1 (en) 1992-10-01
EP0530372A4 (en) 1995-11-22
JPH04290122A (ja) 1992-10-14
KR960003044B1 (ko) 1996-03-04
EP0530372A1 (en) 1993-03-10
DE69225654T2 (de) 1998-09-24

Similar Documents

Publication Publication Date Title
KR930700904A (ko) 수치표현 변환장치 및 그것을 사용한 벡터·프로세서·유니트
KR950020084A (ko) 결과 정규화기, 데이타 프로세서 및 결과를 정규화하는 방법
KR900002169A (ko) 부동 소수점 연산장치
JPS59149539A (ja) 固定小数点−浮動小数点変換装置
KR960024911A (ko) 데이타 포멧 변환기를 포함한 차분 펄스 코드 변조기
KR960002028A (ko) 프라이어리티, 인코더
KR830009529A (ko) 갈로아체의 연산회로
KR900015024A (ko) 상관연산장치
KR890015121A (ko) 나눗셈연산장치
KR850003641A (ko) 샘플신호의 절사오차의 보상방법 및 장치
JPH0542697B2 (ko)
KR850004818A (ko) 부유지점 가감시스템
KR920003493B1 (ko) 부동 소숫점 표기를 기초로 하는 연산회로
Borowik et al. Theory of digital automata
KR920022667A (ko) 부동 소숫점 승산기의 반올림용 회로소자
JPH0114610B2 (ko)
GB1145661A (en) Electronic calculators
JPH08147142A (ja) プライオリティ検出用カウンタ装置
JP2764975B2 (ja) 精度つき浮動小数点数演算処理装置
KR920020850A (ko) 부동 소숫점 승.제산장치
KR950010571B1 (ko) 라운딩 회로
SU1381494A1 (ru) Устройство дл вычислени корн @ -степени
KR950003116Y1 (ko) 2진 가산회로
SU1406593A1 (ru) Устройство дл определени обратной величины числа
SE502892C2 (sv) Anordning för omvandling av ett binärt flyttal till en 2-logaritm i binär form eller omvänt

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080225

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee