KR920022667A - 부동 소숫점 승산기의 반올림용 회로소자 - Google Patents

부동 소숫점 승산기의 반올림용 회로소자 Download PDF

Info

Publication number
KR920022667A
KR920022667A KR1019920007160A KR920007160A KR920022667A KR 920022667 A KR920022667 A KR 920022667A KR 1019920007160 A KR1019920007160 A KR 1019920007160A KR 920007160 A KR920007160 A KR 920007160A KR 920022667 A KR920022667 A KR 920022667A
Authority
KR
South Korea
Prior art keywords
mantissa
bits
cin
bit
providing
Prior art date
Application number
KR1019920007160A
Other languages
English (en)
Other versions
KR950006582B1 (ko
Inventor
베. 짜이너 그르쩨고르쯔
Original Assignee
마이클 에이치. 모리스
선 마이크로시스템즈 인코오퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이클 에이치. 모리스, 선 마이크로시스템즈 인코오퍼레이티드 filed Critical 마이클 에이치. 모리스
Publication of KR920022667A publication Critical patent/KR920022667A/ko
Application granted granted Critical
Publication of KR950006582B1 publication Critical patent/KR950006582B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G06F7/487—Multiplying; Dividing
    • G06F7/4876—Multiplying
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49905—Exception handling
    • G06F7/4991—Overflow or underflow
    • G06F7/49915—Mantissa overflow or underflow in handling floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)

Abstract

내용 없음.

Description

부동 소숫점 승산기의 반올림용 회로소자
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 부동소숫점 승산기회로에서 다양한 오버플루오, Cin. 및 반올림 가능성의 결과로서 일어날수 있는 조건을 도시하는 다이아그램,
제2도는 본 발명에 따라 구성된 회로를 도시하는 블럭도.

Claims (5)

  1. Cin이, 저순위비트로부터 Cin의 발생을 기다리지 않고서는 발생하지 않는다고 가정하면서 가수의 상위 비트를 제공하기 위한 수단; Ci n이, 저순위비트로부터 Cin의 발생을 기다리지 않고 발생한다고 가정하면서 가수의 상위비트를 제공하기 위한 수단; 저 순위비트 가산기 및 반올림 조건으로 부터 작동 Cin을 근거로한 가수에 대한 저순위 비트의 제1 집합, 무가수 오버플로우에 대해 선택되는 가수에 대한 저순위 비트의 제1 집합을 제공하기 위한 수단; 저순위 비트 가산기 및 반올림 조건으로 부터 작동 Cin을 근거로 한 가수에 대한 저순위비트의 제2 집합, 가수 오버플로우에 대해 선택되는 가수에 대한 저순위비트의 제2 집합을 제공하기 위한 수단; 및 Cin이 가수의 저순위비트를 기나 증식하는지 및 가수 오버플로우가 발생하는지를 근거로 가수에 대한 상위 비트 및 저위 비트를 선택하기 위한 수단을 구성하는 이진트리 부동 소숫점 승산기용 반올림 회로.
  2. 제1항에 있어서, Cin이 가수의 저순위 비트를 지나 증식하는지 및 가수 오버플로우가 발생하는지를 근거로 가수에 대한 상위 비트 및 저위 비트를 선택하기 위한 수단이, Cout이 가수에 대한 저 순위비트의 집합을 제공하기 위한 수단 각각에 의해 발생되었는지를 검출하기 위한 수단으로 구성되는 것을 특징으로 하는 이진트리부동 소숫점 승산기용 반올림 회로.
  3. 제2항에 있어서, Cin이 가수의 저순위 비트를 지나 증식하는지 및 가수 오버플로우가 발생하는지를 근거로 가수에 대한 상위비트 및 저위비트를 선택하기 위한 수단이, 가수의 상위 비트를 제공하기 위한 각 수단에 의해 제공된 비트의 최고 순위 비트의 조건을 평가하기 위한 수단으로 구성되는 것을 특징으로 하는 이진 트리 부동 소숫점 승산기용 반올림 회로.
  4. 제1항에 있어서, Cin이 가수의 저순위 비트를 지나 증식하는지 및 가수 오버플로우가 발생하는지를 근거로 가수에 대한 상위비트 및 저위비트를 선택하기 위한 수단이, 가수의 상위 비트를 제공하기 위한 수단 각각에 의해 제공된 비트의 최고 순위 비트의 조건을 평가하기 위한 수단으로 구성되는 것을 특징으로 하는 이진 트리 부동소숫점 승산기용 반올림 회로.
  5. 제2항에 있어서, 저순위 비트 가산기 및 반올림조건으로 부터 작동 Cin을 근거로 가수에 대한 저순위 비트의 제1 집합을 제공하기 위한 수단이, Cin이 발생하지 않는다고 가정하면서 가수의 상위비트를 제공하기 위한 수단에 의해 발생된 최저 순위비트를 가산하기 위한 제1 가산기, 저순위 비트로부터 발생된 반올림 값, 및 가수 오버플로우없이 가산되는 그들의 값으로서 저순위 비트로부터의 Cin으로 구성되며; 여기서, 저순위 비트 가산기 및 반올림 조건으로부터의 활성 Cin을 근거로 가수에 대한 저순위 비트의 제2 집합을 제공하기 위한 수단이, Cin이 발생하지 않는다고 가정하면서 가수의 상위비트를 제공하기 위한 수단, 저순위 비트로부터 발생된 반올림 값, 및 가수 오버플로우와 함께 가산되는 그들이 값으로서 저순위 비트로부터의 Cin에 의해 발생된 최저순위비트를 가산하기 위한 제2 가산기로 구성되는 것을 특징으로 하는 이진 트리 부동 소숫점 승산기용 반올림회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920007160A 1991-05-03 1992-04-28 부동 소숫점 승산기의 반올림용 회로소자 KR950006582B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US695,423 1991-05-03
US07/695,423 US5150319A (en) 1991-05-03 1991-05-03 Circuitry for rounding in a floating point multiplier
US695423 1991-05-03

Publications (2)

Publication Number Publication Date
KR920022667A true KR920022667A (ko) 1992-12-19
KR950006582B1 KR950006582B1 (ko) 1995-06-19

Family

ID=24792917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920007160A KR950006582B1 (ko) 1991-05-03 1992-04-28 부동 소숫점 승산기의 반올림용 회로소자

Country Status (5)

Country Link
US (1) US5150319A (ko)
EP (1) EP0512686B1 (ko)
JP (1) JP3306497B2 (ko)
KR (1) KR950006582B1 (ko)
DE (1) DE69225638T2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5218564A (en) * 1991-06-07 1993-06-08 National Semiconductor Corporation Layout efficient 32-bit shifter/register with 16-bit interface
JPH06348455A (ja) * 1993-06-14 1994-12-22 Matsushita Electric Ind Co Ltd 乗算における丸め込み方法及び乗算回路
EP0678813B1 (en) * 1994-03-07 1997-10-15 Nec Corporation Floating point multiplier
US5790446A (en) * 1995-07-05 1998-08-04 Sun Microsystems, Inc. Floating point multiplier with reduced critical paths using delay matching techniques
KR100290906B1 (ko) * 1998-03-10 2001-07-12 김영환 부동소수점곱셈기에서반올림과덧셈을동시에수행하는장치및방법
US20080028014A1 (en) * 2006-07-26 2008-01-31 Hilt Jason W N-BIT 2's COMPLEMENT SYMMETRIC ROUNDING METHOD AND LOGIC FOR IMPLEMENTING THE SAME
US9489174B2 (en) 2014-09-26 2016-11-08 Imagination Technologies Limited Rounding floating point numbers
CN109634555B (zh) * 2018-12-19 2022-11-01 深圳信息职业技术学院 一种基于注入值的浮点加法尾数快速舍入方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4849923A (en) * 1986-06-27 1989-07-18 Digital Equipment Corporation Apparatus and method for execution of floating point operations
US4922446A (en) * 1988-04-01 1990-05-01 Digital Equipment Corporation Apparatus and method for floating point normalization prediction
US4972362A (en) * 1988-06-17 1990-11-20 Bipolar Integrated Technology, Inc. Method and apparatus for implementing binary multiplication using booth type multiplication
US5027308A (en) * 1989-02-14 1991-06-25 Intel Corporation Circuit for adding/subtracting two floating point operands
US4926370A (en) * 1989-04-17 1990-05-15 International Business Machines Corporation Method and apparatus for processing postnormalization and rounding in parallel
US4941120A (en) * 1989-04-17 1990-07-10 International Business Machines Corporation Floating point normalization and rounding prediction circuit
US4977535A (en) * 1989-12-08 1990-12-11 Motorola, Inc. Method of computation of normalized numbers

Also Published As

Publication number Publication date
DE69225638T2 (de) 1999-01-28
EP0512686A2 (en) 1992-11-11
US5150319A (en) 1992-09-22
EP0512686B1 (en) 1998-05-27
KR950006582B1 (ko) 1995-06-19
DE69225638D1 (de) 1998-07-02
JPH05150948A (ja) 1993-06-18
JP3306497B2 (ja) 2002-07-24
EP0512686A3 (en) 1993-05-19

Similar Documents

Publication Publication Date Title
DE69131736D1 (de) Gleitkomma-Verarbeitungseinheit mit Normalisierung
KR900005284A (ko) 부동 소수점 승산용 스티키 비트 예측기
KR950029922A (ko) 부동소수점에 대응하는 지수가 특정값 범위값 내인지의 여부를 판정하는 방법 및 처리 시스템
KR920022667A (ko) 부동 소숫점 승산기의 반올림용 회로소자
KR960002028A (ko) 프라이어리티, 인코더
KR890015121A (ko) 나눗셈연산장치
KR970016936A (ko) 최상위 디지트를 결정하는 장치 및 방법
SE9203683D0 (sv) Anordning foer omvandling av ett binaert flyttal till en 2-logaritm i binaer form eller omvaent
Hatzenbuhler et al. Spaces for which all compact metric spaces are remainders
KR920020850A (ko) 부동 소숫점 승.제산장치
JPS57164334A (en) Operating device
KR930024291A (ko) 승산방법 및 회로
KR870006716A (ko) 디지탈 레벨 검출 회로
KR920701903A (ko) 근사산술디비전을 수행하는 방법 및 장치
Massey et al. Shorter Notes: Links with Free Groups are Trivial
SE9401882L (sv) Anordning för omvandling av ett binärt flyttal till en 2- logaritm i binär form eller omvänt
KR970029011A (ko) 병렬 어레이 멀티플리케이션 방법
SU1406593A1 (ru) Устройство дл определени обратной величины числа
JPS57182845A (en) Digital multiplying circuit
KR970029020A (ko) Fir 필터의 최적화 계수 연산을 위한 곱셈기
KR890010690A (ko) 전 가산기를 이용한 승수회로
KR960001978A (ko) 배럴 쉬프터 회로
KR920020313A (ko) Cout신호 발생용 방법 및 장치
KR970031343A (ko) 반올림 논리회로
KR970056494A (ko) 램(ram)을 이용한 적응형 결정 궤환 등화기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020614

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee