JPH06348455A - 乗算における丸め込み方法及び乗算回路 - Google Patents

乗算における丸め込み方法及び乗算回路

Info

Publication number
JPH06348455A
JPH06348455A JP5141727A JP14172793A JPH06348455A JP H06348455 A JPH06348455 A JP H06348455A JP 5141727 A JP5141727 A JP 5141727A JP 14172793 A JP14172793 A JP 14172793A JP H06348455 A JPH06348455 A JP H06348455A
Authority
JP
Japan
Prior art keywords
rounding
multiplication
signal
multiplication result
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5141727A
Other languages
English (en)
Inventor
Masatomo Nishiyubi
真納 西指
Takayuki Minemaru
貴行 峯丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP5141727A priority Critical patent/JPH06348455A/ja
Priority to US08/258,991 priority patent/US5500812A/en
Publication of JPH06348455A publication Critical patent/JPH06348455A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49968—Rounding towards positive infinity
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding
    • G06F7/49973—Rounding towards negative infinity, e.g. truncation of two's complement numbers

Abstract

(57)【要約】 【目的】 乗算結果の符号の正負、丸め込み処理が四捨
五入か切り捨てか、に拘らず、意図する丸め込み結果が
常に得られ、丸め込みを行った際の誤差を軽減すること
を目的とする。 【構成】 乗数１と被乗数２は乗算手段６に入力され
る。一方、乗数の符号ビット３と被乗数の符号ビット４
は、切り捨て処理または四捨五入処理を選択する丸め込
み制御信号５とともに丸め込み信号生成手段７に入力さ
れる。乗算手段６から出力される乗算結果８と、丸め込
み生成手段７から出力される丸め込み信号９は、加算手
段１０により加算されて、丸め込み処理後の積出力１１
が出力される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ディジタル信号処理等
に用いられる、丸め込み処理を具備した乗算方法及びそ
の回路に関する。
【０００２】
【従来の技術】図６に従来の乗算における丸め込み方法
を示す。乗数４０と被乗数４１の乗算によって得られる
乗算結果４２に対して、所望の丸め込み位置４３に、丸
め込み信号４４として１を加えて、丸め込み処理後の積
出力４５として出力し、丸め込み位置４３以下のビット
は、切り捨てビット部４６として切り捨てるというもの
である。
【０００３】
【発明が解決しようとする課題】しかしながら、図６に
示した従来例のように、丸め込みを行う際に乗算結果４
２の符号に関係なく、一律に丸め込み位置４３に１を加
算する方法では、例えば最上位ビットを符号ビットとす
る２の補数表現の１１１．１０というデータの小数点以
下を切り捨てる場合、丸め込み処理後のデータは０００
である。つまり、上記の２進数表現は１０進数表現では
−０．５であるが、これの小数点以下を切り捨てると、
０というデータが出力されることになる。
【０００４】また、０００．１０というデータの小数点
以下を切り捨てる場合、丸め込み処理後のデータは００
１である。つまり、上記の２進数表現は、１０進数表現
では０．５であるが、これの小数点以下を切り捨てる
と、１というデータが出力されることになる。
【０００５】このようにデータに丸め込みが施された場
合に、データの正負によって、丸め込み処理後の数値の
絶対値の変化する方向が異なるため、丸め込み結果の累
積加算時に誤差が蓄積されるという問題があった。
【０００６】本発明は上記問題点を除去し、丸め込み制
御信号と、乗数、被乗数の符号ビットをうけて、乗算結
果の正、負を判別して丸め込み信号を発生する丸め込み
信号発生手段を用い、丸め込みを施した際の誤差を抑え
ることが可能となる丸め込み方法、及び丸め込み処理付
き乗算回路を提供することを目的とする。
【０００７】また、乗算手段が、部分積生成手段と部分
積加算手段から構成される場合に、丸め込み信号の加算
を前記部分積加算手段で行うことによって、演算時間と
回路規模への影響を抑えることを目的とする。
【０００８】
【課題を解決するための手段】本発明の乗算における丸
め込み方法は、丸め込み信号発生手段において、丸め込
み制御信号と、乗数、被乗数の符号ビットの組み合せか
ら乗算結果の正、負を判別し、丸め込み信号を発生させ
て、乗算手段から出力される乗算結果に加算するという
ものである。
【０００９】さらに、本発明における丸め込み方法で、
乗算手段が、部分積生成手段と部分積加算手段から構成
される場合に、丸め込み信号発生手段によって発生した
丸め込み信号を、部分積生成手段で生成した３個以上の
部分積を２個の加数になるまで加算する部分積加算手段
において加算する構成にすることもできる。
【００１０】
【作用】本発明によれば、丸め込み制御信号と、乗数、
被乗数の符号ビットをうけて丸め込み信号を発生する丸
め込み信号発生手段を利用して、例えば最上位ビットを
符号ビットとする２の補数表現の１１１．１０というデ
ータの小数点以下を切り捨てる場合には、丸め込み信号
０．１１を加算する。よって丸め込み処理後のデータは
０００となる。つまり、上記の例を１０進数で表現する
と、―０.５の小数点以下を切り捨てるという処理をし
た場合に丸め込み処理後のデータとして０を出力するこ
とになる。また、０００．１０というデータの小数点以
下を切り捨てる場合には、丸め込み信号０．０を加算す
る。よって丸め込み処理後のデータは０００となる。つ
まり、上記の例を１０進数で表現すると、０.５の小数
点以下を切り捨てるという処理をした場合に丸め込み処
理後のデータとして０を出力することになる。このよう
に乗算結果の符号によって丸め込み信号を変化させるこ
とによって、丸め込み処理が施された際の数値の絶対値
が同方向に変化する為、乗算結果の累積加算時に誤差の
軽減が可能となる。
【００１１】また、乗算手段が部分積生成手段と部分積
加算手段から構成される場合に、丸め込み信号発生手段
によって発生した丸め込み信号を、部分積加算手段で加
算することで、加算回路の入力が削減でき、回路規模を
抑えることが可能となり、さらに、演算時間への影響を
減少させることもできる。
【００１２】
【実施例】次に、本発明の乗算における丸め込み方法
を、乗数１６ビット、被乗数１６ビット、乗算結果３１
ビットで下位１５ビットを小数点以下とした固定小数点
方式の乗算の場合を例として説明する。
【００１３】図１に本発明の丸め込み処理機能を具備し
た乗算回路の構成図を示す。乗数１と被乗数２は乗算手
段６に入力され、乗算結果８が出力される。
【００１４】一方、乗数の符号ビット３と被乗数の符号
ビット４は、切り捨てを行うか四捨五入を行うかを選択
するための丸め込み制御信号５とともに丸め込み信号生
成手段７に入力されて、丸め込み信号９が出力される。
この丸め込み信号生成手段については後で詳しく説明す
る。さらに、乗算結果８と丸め込み信号９は、加算手段
１０によって加算されて丸め込み処理後の積出力１１が
出力される。
【００１５】まず、本実施例における丸め込み方法につ
いて説明する。本実施例においては、乗算結果８の符号
に応じて、丸め込み信号生成手段７から出力される丸め
込み信号９の値を変える。この場合、乗算結果８の符号
は、乗数の符号ビット３と被乗数の符号ビット４の組合
せから判断することができる。つまり、乗数の符号ビッ
ト３、被乗数の符号ビット４が双方ともに１または０で
あれば乗算結果８は正であるし、乗数の符号ビット３、
被乗数の符号ビット４がそれぞれ１と０、または０と１
というように異なっていれば乗算結果８は負である。こ
のようにして乗算結果８の符号を判断し、丸め込み制御
信号５との組合せによって丸め込み信号９を変えて出力
する。
【００１６】以下、２つの丸め込み処理を例にとって説
明する。乗算結果８の３１ビットのうち、小数点以下の
下位１５ビットを切り捨てる場合、乗算結果８が正であ
れば乗算結果８の下位１５ビットに１６進数で表現する
場合の”００００”、つまり１０進数表現では０を加算
手段１０において加算する。
【００１７】一方、乗算結果８が負である場合は、絶対
値の小さくなる方向への丸め込みを行なうために、乗算
結果８に１６進数表現では”７ＦＦＦ”、つまり１０進
数で表現する場合の０.９９９９３８９６４・・・を加
算手段１０において加算する。
【００１８】次に、乗算結果８の３１ビットのうち、下
位１５ビットを小数点以下として四捨五入する場合、乗
算結果８が正であれば乗算結果８に１６進数表現では”
４０００”、つまり１０進数表現によると０.５を加算
手段１０において加算する。
【００１９】一方、乗算結果８が負である場合は乗算結
果８に１６進数表現では”３ＦＦＦ”、つまり１０進数
表現によると０.４９９９３８９６４・・・を加算手段
１０において加算する。
【００２０】次に、以上説明した丸め込み方法に基づい
た丸め込み信号を生成するための丸め込み信号生成手段
７について詳しく説明する。丸め込み信号生成手段７に
入力される乗数の符号ビット３、被乗数の符号ビット
４、丸め込み制御信号５の３個の入力のうち、乗数の符
号ビット３と被乗数の符号ビット４との組合わせによっ
て乗算結果８が正か負かの判定を行う。丸め込み制御信
号５は、切り捨て処理をするか、四捨五入処理をするか
を選択する信号で、”０”であれば切り捨て処理、”
１”であれば四捨五入処理を行う。以上述べた３個の入
力信号の組み合せによって丸め込み信号発生手段７の発
生させる丸め込み信号９が決定される。
【００２１】（表１）には、丸め込み信号９として、具
体的にどの様な信号（値）が出力されるかを、乗数、被
乗数の符号ビットと、丸め込み制御信号の組み合せにお
いて示した。乗算結果８の３１ビットのうち、小数点以
下１５ビットを丸め込むために必要な丸め込み信号９の
１５ビットを１６進数表現で示している。
【００２２】
【表１】
【００２３】乗数の符号ビット３、被乗数の符号ビット
４ともに”０”、または”１”で丸め込み制御信号５
が”０”であれば、丸め込み信号９”００００”が発生
する。つまり、乗算結果８が正で小数点以下を切り捨て
るという処理を行う場合には、加算手段１０において乗
算結果８の下位１６ビットに”００００”を加算すると
いうことである。
【００２４】また、乗数の符号ビット３が”０”で被乗
数の符号ビット４が”１”、あるいは乗数の符号ビット
３が”１”で被乗数の符号ビット４が”０”、さらに丸
め込み制御信号５が”０”であれば、乗算結果が負の場
合の切り捨て処理を行うための丸め込み信号９には”７
ＦＦＦ”が発生する。これは乗算結果８の小数点以下１
５ビットすべてに”１”を加算するために必要な丸め込
み信号である。
【００２５】乗数の符号ビット３、被乗数の符号ビット
４ともに”０”、または”１”で丸め込み制御信号５
が”１”の場合、丸め込み信号９のデータは”４００
０”である。つまり乗算結果８が正の場合の小数点以下
を四捨五入するための丸め込み信号である。
【００２６】また、乗数の符号ビット３が”０”で被乗
数の符号ビット４が”１”、あるいは乗数の符号ビット
３が”１”で被乗数の符号ビット４が”０”、さらに丸
め込み制御信号５が”１”であれば、乗算結果８が負の
場合の四捨五入処理を行うための丸め込み信号９には”
３ＦＦＦ”が発生する。
【００２７】以上述べたように、丸め込み信号生成手段
７から出力される丸め込み信号９を乗算結果８に加算す
ることにより、丸め込み処理された積１１が出力され
る。種々の丸め込み処理のうち、切り捨て処理、四捨五
入処理を行った場合の、乗算結果８と丸め込み処理後の
積出力１１との関係を、それぞれ図３と図４に示した。
いずれも小数点以下を丸め込みの対象とした場合のもの
で、１０進数表現で表している。また、横軸に乗算結果
８の推移を、縦軸に丸め込み処理後の積出力１１の推移
を表している。
【００２８】図３は、切り捨て処理を行った際の乗算結
果２９と丸め込み処理後の積出力３０との関係を示して
いる。従来の丸め込み方法によれば、乗算結果２９が負
の場合の切り捨ては、例えば０より小さく―１以上の数
の切り捨て処理を行うと―１という結果となったもの
が、本発明の丸め込み方法を用いれば、０より小さく―
１以上の数の切り捨て処理を行うと０という結果が得ら
れることが図３にも示されている。
【００２９】また、図４は四捨五入処理を行った際の乗
算結果３１と丸め込み処理後の積出力３２との関係を示
している。例えば、―０.５より大きく、０.５より小さ
い数の丸め込み処理を施した場合には丸め込み処理後の
積出力は０である。
【００３０】以上、切り捨て処理を行った際の特性を示
した図３からもわかるように、正負の値に対して行った
丸め込み処理が０に対して対称な方向へ行われているの
で、積出力がデータとして蓄積していくときに、従来よ
りも誤差を減少させることができる。また、従来ではで
きなかった四捨五入処理を行うことができる。
【００３１】次に、本発明における丸め込み処理付き乗
算回路の一実施例を、図１における乗算手段８として、
Ｗａｌｌａｃｅ ｔｒｅｅを用いた反復セル型配列乗算
器を採用した場合を例に採って詳細に説明する。
【００３２】図２に、乗算手段８としてＷａｌｌａｃｅ
ｔｒｅｅを使った反復セル型配列乗算器を用いた場合
の構成図を示す。尚、図１で示した部分と同じものは全
く同一のものであるので、同一の記号で表し、説明を省
略する。
【００３３】乗数レジスタ１２、被乗数レジスタ１３に
保持されたそれぞれ１６ビットのデータは、乗数入力１
５、被乗数入力１６として部分積生成加算手段１７に入
力される。さらに部分積生成加算手段１７によって発生
した２個の演算出力１８、１９と、上記丸め込み信号生
成手段７から発生した丸め込み信号１９は、３入力加算
手段２０に入力され、加算されて、丸め込み処理後の積
出力２１として積レジスタ２２に入力され、保持され
る。
【００３４】以上、乗算における丸め込み方法を述べる
とともに、丸め込み付き乗算回路の一実施例を述べてき
た。図２に示した構成によると、丸め込み処理のうちの
切り捨て処理が０に対して対称な方向行われるので、乗
算結果を累積加算する場合の蓄積誤差の軽減にはなる
が、乗算回路に丸め込み信号発生段７が加わる他に、３
入力加算回路２０が必要となり回路規模が大きくなるの
で、演算時間にも影響を及ぼす。
【００３５】そこで、図１における乗算手段６が部分積
生成手段と部分積加算手段から構成される場合に、丸め
込み信号生成手段７により発生した丸め込み信号９の乗
算結果８への加算を、加算手段１０ではなく、前記部分
積加算手段で行うようにしたものが図５に示す構成であ
る。尚、図５で図２に用いた記号と同一の記号を用いて
いるものは、全く同一の部分であり、その部分について
の説明は省略する。
【００３６】乗数レジスタ１２、被乗数レジスタ１３に
保持されたそれぞれ１６ビットのデータは、乗数入力１
５、被乗数入力１６として部分積生成手段２７に入力さ
れる。今回の実施例では、乗数入力１５はＢｏｏｔｈデ
コーダに入力され、２次のＢｏｏｔｈアルゴリズムに従
ってデコードされる。デコードされた信号は、被乗数入
力１６とともに部分積生成手段２７に入力される。
【００３７】一方、乗数の符号ビット３と被乗数の符号
ビット４は、図１と同様に丸め込み制御信号５とともに
丸め込み信号生成手段７に入力され、丸め込み信号９を
発生させる。部分積生成手段２７から発生した８個の部
分積２８〜３５は、丸め込み信号９とともに部分積加算
手段３６に入力され、Ｗａｌｌｃｅ Ｔｒｅｅで２個の
加数３７、３８になるまで加算される。この２個の加数
３７、３８を最終の２入力加算手段３９により加算し
て、積出力２１を得、積レジスタ２２に保持するという
ものである。
【００３８】上記の構成を採用する事により、３入力加
算回路２０は必要がなくなり、２入力加算回路３９で構
成できるため、回路規模を抑えることができ、さらに演
算時間への影響も減少させることができる。
【００３９】また、以上の実施例においては、乗算結果
に正負が発生し、また丸め込み処理として切り捨て処理
と四捨五入処理のいずれもが選択される場合について説
明したが、例えば、丸め込み処理としては切り捨て処理
しか実行しないことが予め決められていれば、丸め込み
信号は、乗数、被乗数の符号ビットのみによって決定さ
れる。
【００４０】同様に、乗数、被乗数の乗算結果の符号に
ついては、正もしくは負の何れか一方しか発生しないこ
とが予め決められている場合は、丸め込み信号は、丸め
込み制御信号の値によってのみ決定される。
【００４１】
【発明の効果】以上説明したように、本願発明によれ
ば、乗算結果の正負に拘らず、切り捨て処理あるいは四
捨五入処理のいずれにおいても正しい丸め込み処理結果
を得る事ができ、乗算結果に丸め込み処理を施した結果
を累積加算する場合に、蓄積する誤差を抑えることがで
きる。
【００４２】さらに、乗算手段が部分積生成手段と部分
積加算手段からなる場合に、丸め込み信号の乗算結果へ
の加算を、部分積加算手段で行うことによって、演算時
間と回路規模への影響を抑えることができるという効果
をもつ。
【図面の簡単な説明】
【図１】本発明の丸め込み機能を有した乗算回路の一実
施例を示す構成図
【図２】同実施例における乗算手段の構成図
【図３】同実施例における、切り捨て処理を行った際の
乗算結果と丸め込み処理後の積出力との関係図
【図４】同実施例における、四捨五入処理を行った際の
乗算結果と丸め込み処理後の積出力との関係図
【図５】同実施例における乗算手段の他の構成図
【図６】従来の丸め込み乗算の説明図
【符号の説明】
１ 乗数 ２ 被乗数 ３ 乗数の符号ビット ４ 被乗数の符号ビット ５ 丸め込み制御信号 ６ 乗算手段 ７ 丸め込み信号生成手段 ９ 丸め込み信号 １０ 加算手段 １２ 乗数レジスタ １３ 被乗数レジスタ １７ 部分積生成加算手段 ２０ ３入力加算手段 ２２ 積レジスタ ２８〜３５ 部分積 ３６ 部分積加算手段 ３９ ２入力加算手段

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】乗算結果に丸め込み信号を加算して乗算結
    果の丸め込み処理を行う方法であって、乗算結果の正負
    の符号により、異なる丸め込み信号を生成し、前記丸め
    込み信号を前記乗算結果に加算することを特徴とする乗
    算における丸め込み方法。
  2. 【請求項２】乗算結果に丸め込み信号を加算して乗算結
    果の丸め込み処理を行う方法であって、丸め込み処理が
    切り捨て処理であるか四捨五入処理であるかにより異な
    る丸め込み信号を生成し、前記丸め込み信号を前記乗算
    結果に加算することを特徴とする乗算における丸め込み
    方法。
  3. 【請求項３】乗算結果に丸め込み信号を加算して乗算結
    果の丸め込み処理を行う方法であって、乗算結果の正負
    の符号並びに丸め込み処理が切り捨て処理であるか四捨
    五入処理であるかにより、異なる丸め込み信号を生成
    し、前記丸め込み信号を前記乗算結果に加算することを
    特徴とする乗算における丸め込み方法。
  4. 【請求項４】乗数と被乗数から乗算結果を得る乗算手段
    と、前記乗算結果の正負の符号に基づいて前記正負の符
    号に対応した丸め込み信号を選択して出力する丸め込み
    信号生成手段と、前記乗算結果と前記丸め込み信号を加
    算する加算手段から構成されることを特徴とする乗算回
    路。
  5. 【請求項５】乗算手段が、乗数と被乗数の部分積を生成
    する部分積生成手段と、前記部分積生成手段の出力を入
    力として前記部分積を加算する部分積加算手段から構成
    され、前記部分積加算手段において、丸め込み信号が加
    算されることを特徴とする請求項４記載の乗算回路。
  6. 【請求項６】乗数と被乗数から乗算結果を得る乗算手段
    と、複数の丸め込み処理の中から実行する丸め込み処理
    を選択するための丸め込み制御信号に基づいて、丸め込
    み信号を選択して出力する丸め込み信号生成手段と、前
    記乗算結果と前記丸め込み信号を加算する加算手段から
    構成されることを特徴とする乗算回路。
  7. 【請求項７】乗算手段が、乗数と被乗数の部分積を生成
    する部分積生成手段と、前記部分積生成手段の出力を入
    力として前記部分積を加算する部分積加算手段から構成
    され、前記部分積加算手段において、丸め込み信号が加
    算されることを特徴とする請求項６記載の乗算回路。
  8. 【請求項８】乗数と被乗数から乗算結果を得る乗算手段
    と、前記乗算結果の正負の符号及び実行すべき丸め込み
    処理の種類を選択する丸め込み制御信号から、丸め込み
    信号を選択して出力する丸め込み信号生成手段と、乗算
    結果と丸め込み信号を加算する加算手段から構成される
    ことを特徴とする乗算回路。
  9. 【請求項９】乗算手段が、乗数と被乗数の部分積を生成
    する部分積生成手段と、前記部分積生成手段の出力を入
    力として前記部分積を加算する部分積加算手段から構成
    され、前記部分積加算手段において、丸め込み信号が加
    算されることを特徴とする請求項８記載の乗算回路。
JP5141727A 1993-06-14 1993-06-14 乗算における丸め込み方法及び乗算回路 Pending JPH06348455A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5141727A JPH06348455A (ja) 1993-06-14 1993-06-14 乗算における丸め込み方法及び乗算回路
US08/258,991 US5500812A (en) 1993-06-14 1994-06-13 Multiplication circuit having rounding function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5141727A JPH06348455A (ja) 1993-06-14 1993-06-14 乗算における丸め込み方法及び乗算回路

Publications (1)

Publication Number Publication Date
JPH06348455A true JPH06348455A (ja) 1994-12-22

Family

ID=15298808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5141727A Pending JPH06348455A (ja) 1993-06-14 1993-06-14 乗算における丸め込み方法及び乗算回路

Country Status (2)

Country Link
US (1) US5500812A (ja)
JP (1) JPH06348455A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6167419A (en) * 1997-04-01 2000-12-26 Matsushita Electric Industrial Co., Ltd. Multiplication method and multiplication circuit
KR100309520B1 (ko) * 1996-10-31 2001-12-17 가네꼬 히사시 라운드오프기능을갖는승산방법및승산회로
JP2009527064A (ja) * 2006-02-15 2009-07-23 クゥアルコム・インコーポレイテッド ブース乗算方法及びシステムのための電力効率の良い符号拡張
JP2009527060A (ja) * 2006-02-15 2009-07-23 クゥアルコム・インコーポレイテッド 拡張された削減ツリー回路構成を有するブース乗算器
JP5450781B1 (ja) * 2012-12-26 2014-03-26 株式会社東芝 演算回路及び方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5726927A (en) * 1995-09-11 1998-03-10 Digital Equipment Corporation Multiply pipe round adder
US5729485A (en) * 1995-09-11 1998-03-17 Digital Equipment Corporation Fast determination of carry inputs from lower order product for radix-8 odd/even multiplier array
US5796645A (en) * 1996-08-27 1998-08-18 Tritech Microelectronics International Ltd. Multiply accumulate computation unit
US6038583A (en) * 1997-10-23 2000-03-14 Advanced Micro Devices, Inc. Method and apparatus for simultaneously multiplying two or more independent pairs of operands and calculating a rounded products
US6393554B1 (en) 1998-01-28 2002-05-21 Advanced Micro Devices, Inc. Method and apparatus for performing vector and scalar multiplication and calculating rounded products
US6898614B2 (en) * 2001-03-29 2005-05-24 Koninklijke Philips Electronics N.V. Round-off algorithm without bias for 2's complement data
US20060242219A1 (en) * 2005-04-20 2006-10-26 Chin-Yung Chen Asynchronous multiplier
EP1739547A1 (en) * 2005-07-01 2007-01-03 STMicroelectronics (Research & Development) Limited Performing rounding in an arithmetic operation
US8620980B1 (en) 2005-09-27 2013-12-31 Altera Corporation Programmable device with specialized multiplier blocks
US8266199B2 (en) * 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8301681B1 (en) 2006-02-09 2012-10-30 Altera Corporation Specialized processing block for programmable logic device
US8266198B2 (en) * 2006-02-09 2012-09-11 Altera Corporation Specialized processing block for programmable logic device
US8041759B1 (en) 2006-02-09 2011-10-18 Altera Corporation Specialized processing block for programmable logic device
US7836117B1 (en) 2006-04-07 2010-11-16 Altera Corporation Specialized processing block for programmable logic device
US7822799B1 (en) * 2006-06-26 2010-10-26 Altera Corporation Adder-rounder circuitry for specialized processing block in programmable logic device
US8386550B1 (en) 2006-09-20 2013-02-26 Altera Corporation Method for configuring a finite impulse response filter in a programmable logic device
US8386553B1 (en) 2006-12-05 2013-02-26 Altera Corporation Large multiplier for programmable logic device
US7930336B2 (en) * 2006-12-05 2011-04-19 Altera Corporation Large multiplier for programmable logic device
US7814137B1 (en) 2007-01-09 2010-10-12 Altera Corporation Combined interpolation and decimation filter for programmable logic device
US8650231B1 (en) 2007-01-22 2014-02-11 Altera Corporation Configuring floating point operations in a programmable device
US7865541B1 (en) 2007-01-22 2011-01-04 Altera Corporation Configuring floating point operations in a programmable logic device
US8645450B1 (en) 2007-03-02 2014-02-04 Altera Corporation Multiplier-accumulator circuitry and methods
US7949699B1 (en) 2007-08-30 2011-05-24 Altera Corporation Implementation of decimation filter in integrated circuit device using ram-based data storage
US8959137B1 (en) 2008-02-20 2015-02-17 Altera Corporation Implementing large multipliers in a programmable integrated circuit device
US8307023B1 (en) 2008-10-10 2012-11-06 Altera Corporation DSP block for implementing large multiplier on a programmable integrated circuit device
US8645449B1 (en) 2009-03-03 2014-02-04 Altera Corporation Combined floating point adder and subtractor
US8706790B1 (en) 2009-03-03 2014-04-22 Altera Corporation Implementing mixed-precision floating-point operations in a programmable integrated circuit device
US8468192B1 (en) 2009-03-03 2013-06-18 Altera Corporation Implementing multipliers in a programmable integrated circuit device
CN101956647B (zh) * 2009-07-15 2012-12-19 鸿富锦精密工业（深圳）有限公司 潮汐能发电装置
US8615540B2 (en) 2009-07-24 2013-12-24 Honeywell International Inc. Arithmetic logic unit for use within a flight control system
US8650236B1 (en) 2009-08-04 2014-02-11 Altera Corporation High-rate interpolation or decimation filter in integrated circuit device
US8417618B2 (en) * 2009-09-03 2013-04-09 Chicago Mercantile Exchange Inc. Utilizing a trigger order with multiple counterparties in implied market trading
US8396914B1 (en) 2009-09-11 2013-03-12 Altera Corporation Matrix decomposition in an integrated circuit device
US8412756B1 (en) 2009-09-11 2013-04-02 Altera Corporation Multi-operand floating point operations in a programmable integrated circuit device
US8266030B2 (en) 2009-09-15 2012-09-11 Chicago Mercantile Exchange Inc. Transformation of a multi-leg security definition for calculation of implied orders in an electronic trading system
US8255305B2 (en) * 2009-09-15 2012-08-28 Chicago Mercantile Exchange Inc. Ratio spreads for contracts of different sizes in implied market trading
US20110066537A1 (en) * 2009-09-15 2011-03-17 Andrew Milne Implied volume analyzer
US8229838B2 (en) * 2009-10-14 2012-07-24 Chicago Mercantile Exchange, Inc. Leg pricer
US7948267B1 (en) 2010-02-09 2011-05-24 Altera Corporation Efficient rounding circuits and methods in configurable integrated circuit devices
US8539016B1 (en) 2010-02-09 2013-09-17 Altera Corporation QR decomposition in an integrated circuit device
US8601044B2 (en) * 2010-03-02 2013-12-03 Altera Corporation Discrete Fourier Transform in an integrated circuit device
US8484265B1 (en) 2010-03-04 2013-07-09 Altera Corporation Angular range reduction in an integrated circuit device
US8510354B1 (en) 2010-03-12 2013-08-13 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8539014B2 (en) * 2010-03-25 2013-09-17 Altera Corporation Solving linear matrices in an integrated circuit device
US8589463B2 (en) 2010-06-25 2013-11-19 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8862650B2 (en) 2010-06-25 2014-10-14 Altera Corporation Calculation of trigonometric functions in an integrated circuit device
US8577951B1 (en) 2010-08-19 2013-11-05 Altera Corporation Matrix operations in an integrated circuit device
US8645451B2 (en) 2011-03-10 2014-02-04 Altera Corporation Double-clocked specialized processing block in an integrated circuit device
US9600278B1 (en) 2011-05-09 2017-03-21 Altera Corporation Programmable device using fixed and configurable logic to implement recursive trees
US8812576B1 (en) 2011-09-12 2014-08-19 Altera Corporation QR decomposition in an integrated circuit device
US9053045B1 (en) 2011-09-16 2015-06-09 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8949298B1 (en) 2011-09-16 2015-02-03 Altera Corporation Computing floating-point polynomials in an integrated circuit device
US8762443B1 (en) 2011-11-15 2014-06-24 Altera Corporation Matrix operations in an integrated circuit device
US8543634B1 (en) 2012-03-30 2013-09-24 Altera Corporation Specialized processing block for programmable integrated circuit device
US9098332B1 (en) 2012-06-01 2015-08-04 Altera Corporation Specialized processing block with fixed- and floating-point structures
US8996600B1 (en) 2012-08-03 2015-03-31 Altera Corporation Specialized processing block for implementing floating-point multiplier with subnormal operation support
US9207909B1 (en) 2012-11-26 2015-12-08 Altera Corporation Polynomial calculations optimized for programmable integrated circuit device structures
US9189200B1 (en) 2013-03-14 2015-11-17 Altera Corporation Multiple-precision processing block in a programmable integrated circuit device
US9348795B1 (en) 2013-07-03 2016-05-24 Altera Corporation Programmable device using fixed and configurable logic to implement floating-point rounding
US9684488B2 (en) 2015-03-26 2017-06-20 Altera Corporation Combined adder and pre-adder for high-radix multiplier circuit
US10942706B2 (en) 2017-05-05 2021-03-09 Intel Corporation Implementation of floating-point trigonometric functions in an integrated circuit device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285333A (ja) * 1985-10-11 1987-04-18 Oki Electric Ind Co Ltd 浮動小数点乗算器丸め処理方式

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5899839A (ja) * 1981-12-10 1983-06-14 Toshiba Corp 符号付き乗算補正回路
JPS62120535A (ja) * 1985-11-20 1987-06-01 Oki Electric Ind Co Ltd 並列乗算器
JPS6453228A (en) * 1987-08-24 1989-03-01 Mitsubishi Electric Corp Logic circuit for multiplier
US5212662A (en) * 1989-01-13 1993-05-18 International Business Machines Corporation Floating point arithmetic two cycle data flow
US5150319A (en) * 1991-05-03 1992-09-22 Sun Microsystems, Inc. Circuitry for rounding in a floating point multiplier
US5245564A (en) * 1991-05-10 1993-09-14 Weitek Corporation Apparatus for multiplying operands
US5258943A (en) * 1991-12-23 1993-11-02 Intel Corporation Apparatus and method for rounding operands
JPH05265709A (ja) * 1992-03-23 1993-10-15 Nec Corp 丸め演算回路
US5341319A (en) * 1993-02-10 1994-08-23 Digital Equipment Corporation Method and apparatus for controlling a rounding operation in a floating point multiplier circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6285333A (ja) * 1985-10-11 1987-04-18 Oki Electric Ind Co Ltd 浮動小数点乗算器丸め処理方式

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100309520B1 (ko) * 1996-10-31 2001-12-17 가네꼬 히사시 라운드오프기능을갖는승산방법및승산회로
US6167419A (en) * 1997-04-01 2000-12-26 Matsushita Electric Industrial Co., Ltd. Multiplication method and multiplication circuit
US6167420A (en) * 1997-04-01 2000-12-26 Matsushita Electric Industrial Co., Ltd. Multiplication method and multiplication circuit
JP2009527064A (ja) * 2006-02-15 2009-07-23 クゥアルコム・インコーポレイテッド ブース乗算方法及びシステムのための電力効率の良い符号拡張
JP2009527060A (ja) * 2006-02-15 2009-07-23 クゥアルコム・インコーポレイテッド 拡張された削減ツリー回路構成を有するブース乗算器
US7797366B2 (en) 2006-02-15 2010-09-14 Qualcomm Incorporated Power-efficient sign extension for booth multiplication methods and systems
JP5450781B1 (ja) * 2012-12-26 2014-03-26 株式会社東芝 演算回路及び方法
US9632751B2 (en) 2012-12-26 2017-04-25 Kabushiki Kaisha Toshiba Arithmetic circuit and arithmetic method

Also Published As

Publication number Publication date
US5500812A (en) 1996-03-19

Similar Documents

Publication Publication Date Title
JPH06348455A (ja) 乗算における丸め込み方法及び乗算回路
US5726924A (en) Exponentiation circuit utilizing shift means and method of using same
JPH0612229A (ja) 乗累算回路
JPH07182141A (ja) 演算装置及び演算方法
JPH05134851A (ja) 乗算回路出力方式
JP3356613B2 (ja) 加算方法および加算器
JPH07234778A (ja) 演算回路
US6269385B1 (en) Apparatus and method for performing rounding and addition in parallel in floating point multiplier
JP2645422B2 (ja) 浮動小数点演算処理装置
JP2991788B2 (ja) 復号器
KR20010067226A (ko) 인터폴레이션 방법 및 장치
JPH10333883A (ja) 乗算方法および乗算回路
JP3137131B2 (ja) 浮動小数点乗算器及び乗算方法
JP3803653B2 (ja) 乗算処理装置
JPH02115929A (ja) 乗算器
JPH1011418A (ja) 積和演算装置
JPH06161714A (ja) 乗除算回路
JPH10326182A (ja) 絶対値距離演算回路
JPH029366B2 (ja)
JP2003303096A (ja) 除算回路
JPH113210A (ja) ３入力比較器、並びにこれを用いた飽和演算装置およびその演算方法
JPH0527949A (ja) 浮動小数点乗算における指数部演算回路
JPH01281530A (ja) 浮動小数点乗算器
JPH0635668A (ja) 全加算器
JPH0353651B2 (ja)