JP2009527064A - ブース乗算方法及びシステムのための電力効率の良い符号拡張 - Google Patents
ブース乗算方法及びシステムのための電力効率の良い符号拡張 Download PDFInfo
- Publication number
- JP2009527064A JP2009527064A JP2008555495A JP2008555495A JP2009527064A JP 2009527064 A JP2009527064 A JP 2009527064A JP 2008555495 A JP2008555495 A JP 2008555495A JP 2008555495 A JP2008555495 A JP 2008555495A JP 2009527064 A JP2009527064 A JP 2009527064A
- Authority
- JP
- Japan
- Prior art keywords
- booth multiplication
- sign
- booth
- bit
- partial product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49994—Sign extension
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
Description
Claims (24)
- ブース乗算処理を容易にするための電力効率の良い符号拡張方法であって:
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用すること、ここで、それぞれの前記部分積行はブース乗算処理の部分積を備え、前記ブース乗算処理の事象(event)における使用のための前記符号ビットは符号拡張ステップを必要とする;
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張すること;
前記ブース乗算ツリーにおいて符号拡張ビットを生成することによって前記符号ビットの信号値を分解する(resolve)こと、ここで、前記符号拡張ビットは前記ブース乗算処理の前記積を拡張する場所に置かれる;及び
前記符号を有する最終積のサム(sum)成分を効果的に拡張しそして前記最終積のキャリー(carry)成分をゼロ−拡張するために前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成すること、
のステップを具備する方法。 - 第1の複数の加算器回路を使用して9部分積行を6部分積行に削減すること;
第2の複数の加算器回路を使用して前記6部分積行を4部分積行に削減すること;
圧縮器回路を使用して前記4部分積行をサム行とキャリー行に削減すること;及び
符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列への符号ビットを変更すること、
によって前記複数の部分積を削減するステップをさらに具備する、請求項1の方法。 - 前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを含めるステップをさらに具備する、請求項1の方法。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ32番目の列よりも大きい列を変更するステップをさらに具備する、請求項1の方法。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記16×16基数−4ブース乗算ツリーの32番目以上の列からの1要素拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するステップをさらに具備する、請求項1の方法。
- MAC演算のあいだに64−ビット値累算の一部として前記ブース乗算処理を実行するステップをさらに具備する、請求項1の方法。
- ブース乗算処理を実行するためのディジタル信号処理に関係する電力効率の良い符号拡張回路であって:
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するための符号適用回路系、ここで、それぞれの前記部分積行はブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のための前記符号ビットは符号拡張ステップを必要とする;
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張するための乗算回路系;
前記ブース乗算ツリーに符号拡張ビットを生成することによって前記符号ビットの信号値を分解するための符号値解析回路系、ここで、前記符号拡張ビットはキャリー−アウト列中に置かれて前記ブース乗算処理の前記積を拡張する;及び
前記乗算回路系は、さらに前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ−拡張するために、前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットに前記キャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するためである、
を具備する、符号拡張回路。 - 9部分積行を6部分積行に削減するための第1の複数の加算器回路;
前記6部分積行を4部分積行に削減するための第2の複数の加算器回路行;
前記4部分積行を、使用するサム行とキャリー行に削減するための圧縮器回路;及び
符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列に符号ビットを加えるためのエンコーディング回路系、
をさらに具備する、請求項7のシステム。 - 前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを加えるためのエンコーディング回路系をさらに具備する、請求項7のシステム。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ前記32番目の列よりも大きい列を変更するためのエンコーディング回路系をさらに具備する、請求項7のシステム。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記16×16基数−4ブース乗算ツリーの前記32番目とそれより大きい列からの1要素拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するための削減回路系をさらに具備する、請求項7のシステム。
- MAC演算のあいだに64−ビット値累算の一部として前記ブース乗算処理を実行するための乗算回路系をさらに具備する、請求項7のシステム。
- 個人向け電子デバイスをサポートする演算のためのディジタル信号プロセッサであって、ディジタル信号処理はブース乗算処理のために電力効率の良い符号拡張を実行するための手段を具備し、前記処理は:
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するための手段、ここで、前記部分積行のそれぞれはブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のための前記符号ビットは符号拡張ステップを必要とする;
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張するための手段;
前記ブース乗算ツリーにおいて符号拡張ビットを生成することによって前記符号ビットの信号値を分解するための手段、ここで、前記符号拡張ビットはキャリー−アウト列中に置かれて前記ブース乗算処理の前記積を拡張する;及び
前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ−拡張するために、前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するための手段、
を具備する処理である、ディジタル信号プロセッサ。 - 前記複数の部分積を削減するための手段をさらに具備し、前記部分積を削減する手段は:
第1の複数の加算器回路を使用して9部分積行を6部分積行に削減するための手段;
第2の複数の加算器行を使用して前記6部分積行を4部分積行に削減するための手段;
圧縮器回路を使用して前記4部分積行をサム行とキャリー行に削減するための手段;そしてさらに
符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列に符号ビットを加えるための手段、
を具備する前記手段である、請求項13のディジタル信号プロセッサ。 - 前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを加えるステップをさらに具備する、請求項13のディジタル信号プロセッサ。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ32番目の列よりも大きい列を変更するステップをさらに具備する、請求項13のディジタル信号プロセッサ。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記16×16基数−4ブース乗算ツリーの32番目及びそれより大きい列から1要素拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するステップをさらに具備する、請求項13のディジタル信号プロセッサ。
- MAC演算のあいだに64−ビット値累算の一部として前記ブース乗算処理を実行するためのステップをさらに具備する、請求項13のディジタル信号プロセッサ。
- ブース乗算処理のための電力効率の良い符号拡張方法を実行するためにその中に組み込まれたコンピュータ読取り可能なプログラム・コード手段を有するコンピュータ使用可能な媒体であって:
複数の部分積行を備えるブース乗算ツリーに符号ビットを適用するためのコンピュータ読取り可能なプログラム・コード手段、ここで、前記部分積行のそれぞれはブース乗算処理の部分積を備え、前記ブース乗算処理の事象における使用のために前記符号ビットは符号拡張ステップを必要とする;
事前に決められた部分積行の正しい符号を保存するために符号ビットを使用して前記ブース乗算ツリーの前記事前に決められた部分積行を1要素拡張するためのコンピュータ読取り可能なプログラム・コード手段;
前記ブース乗算ツリーに符号拡張ビットを生成することによって前記符号ビットの信号値を分解するためのコンピュータ読取り可能なプログラム・コード手段、ここで、前記符号拡張ビットはキャリー−アウト列中に置かれて前記ブース乗算処理の前記積を拡張する;及び
前記符号を有する最終積のサム成分を効果的に拡張しそして前記最終積のキャリー成分をゼロ−拡張するために前記ブース乗算ツリーの少なくとも事前に決められた列への前記符号ビットにキャリー−アウト値を加えることによって前記ブース乗算ツリーから前記最終積を形成するためのコンピュータ読取り可能なプログラム・コード手段、
を具備するコンピュータ使用可能な媒体。 - 第1の複数の加算器回路を使用して9部分積行を6部分積行に削減するためのコンピュータ読取り可能なプログラム・コード手段;
第2の複数の加算器行を使用して前記6部分積行を4部分積行に削減するためのコンピュータ読取り可能なプログラム・コード手段;
圧縮器回路を使用して前記4部分積行をサム行とキャリー行に削減するためのコンピュータ読取り可能なプログラム・コード手段;及び
符号なし乗算のための符号拡張を実行するために16×16前記ブース乗算ツリーの32番目の列へ符号ビットを加えるためのコンピュータ読取り可能なプログラム・コード手段、
をさらに具備する、請求項19のコンピュータ使用可能な媒体。 - 前記ブース乗算ツリーの最終部分積行中にビット、s8、として前記符号ビットを加えるためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記複数の部分積の削減の最終ステージにおいてのみ又はその後でのみ32番目の列よりも大きい列を変更するためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。
- 前記ブース乗算ツリーは、16×16基数−4ブース乗算ツリーを備え、そして前記16×16基数−4ブース乗算ツリーの32番目及びそれより大きい列からの1要素拡張にキャリー−アウト値を加えることによって前記ブース乗算ツリーから最終積を形成するためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。
- MAC演算のあいだに64−ビット値累算の一部として前記ブース乗算処理を実行するためのコンピュータ読取り可能なプログラム・コード手段をさらに具備する、請求項19のコンピュータ使用可能な媒体。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/356,359 US7797366B2 (en) | 2006-02-15 | 2006-02-15 | Power-efficient sign extension for booth multiplication methods and systems |
PCT/US2007/062256 WO2007095626A1 (en) | 2006-02-15 | 2007-02-15 | Power-efficient sign extension for booth multiplication methods and systems |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092161A Division JP5215433B2 (ja) | 2006-02-15 | 2011-04-18 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2011254030A Division JP5611923B2 (ja) | 2006-02-15 | 2011-11-21 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009527064A true JP2009527064A (ja) | 2009-07-23 |
Family
ID=38121636
Family Applications (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008555495A Withdrawn JP2009527064A (ja) | 2006-02-15 | 2007-02-15 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2011092161A Expired - Fee Related JP5215433B2 (ja) | 2006-02-15 | 2011-04-18 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2011254030A Expired - Fee Related JP5611923B2 (ja) | 2006-02-15 | 2011-11-21 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2014109020A Pending JP2014209347A (ja) | 2006-02-15 | 2014-05-27 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
Family Applications After (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011092161A Expired - Fee Related JP5215433B2 (ja) | 2006-02-15 | 2011-04-18 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2011254030A Expired - Fee Related JP5611923B2 (ja) | 2006-02-15 | 2011-11-21 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2014109020A Pending JP2014209347A (ja) | 2006-02-15 | 2014-05-27 | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7797366B2 (ja) |
EP (1) | EP1984809A1 (ja) |
JP (4) | JP2009527064A (ja) |
KR (2) | KR101173405B1 (ja) |
CN (2) | CN101384990B (ja) |
TW (1) | TWI332625B (ja) |
WO (1) | WO2007095626A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11327718B2 (en) | 2020-03-19 | 2022-05-10 | Kabushiki Kaisha Toshiba | Arithmetic circuitry for power-efficient multiply-add operations |
Families Citing this family (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005008556A1 (en) * | 2003-07-18 | 2005-01-27 | Electronics And Telecommunications Research Institute | System and method of multilingual rights data dictionary |
TWI258694B (en) * | 2004-04-02 | 2006-07-21 | Ali Corp | Method and system for sign extension of multiplier |
US7809783B2 (en) * | 2006-02-15 | 2010-10-05 | Qualcomm Incorporated | Booth multiplier with enhanced reduction tree circuitry |
EP1984810B1 (en) * | 2006-02-15 | 2017-03-22 | QUALCOMM Incorporated | A booth multiplier with enhanced reduction tree circuitry |
US7797366B2 (en) * | 2006-02-15 | 2010-09-14 | Qualcomm Incorporated | Power-efficient sign extension for booth multiplication methods and systems |
US20160188327A1 (en) * | 2014-12-24 | 2016-06-30 | Elmoustapha Ould-Ahmed-Vall | Apparatus and method for fused multiply-multiply instructions |
US9917623B1 (en) * | 2016-08-01 | 2018-03-13 | Space Systems/Loral, Llc | Digital beamforming architecture |
US10175946B2 (en) * | 2016-09-30 | 2019-01-08 | International Business Machines Corporation | Perform sign operation decimal instruction |
US10409592B2 (en) * | 2017-04-24 | 2019-09-10 | Arm Limited | Multiply-and-accumulate-products instructions |
US10409604B2 (en) | 2017-04-24 | 2019-09-10 | Arm Limited | Apparatus and method for performing multiply-and-accumulate-products operations |
US10795677B2 (en) | 2017-09-29 | 2020-10-06 | Intel Corporation | Systems, apparatuses, and methods for multiplication, negation, and accumulation of vector packed signed values |
US10664277B2 (en) | 2017-09-29 | 2020-05-26 | Intel Corporation | Systems, apparatuses and methods for dual complex by complex conjugate multiply of signed words |
US10552154B2 (en) | 2017-09-29 | 2020-02-04 | Intel Corporation | Apparatus and method for multiplication and accumulation of complex and real packed data elements |
US10534838B2 (en) | 2017-09-29 | 2020-01-14 | Intel Corporation | Bit matrix multiplication |
US10802826B2 (en) | 2017-09-29 | 2020-10-13 | Intel Corporation | Apparatus and method for performing dual signed and unsigned multiplication of packed data elements |
US11243765B2 (en) | 2017-09-29 | 2022-02-08 | Intel Corporation | Apparatus and method for scaling pre-scaled results of complex multiply-accumulate operations on packed real and imaginary data elements |
US10514924B2 (en) | 2017-09-29 | 2019-12-24 | Intel Corporation | Apparatus and method for performing dual signed and unsigned multiplication of packed data elements |
US11256504B2 (en) * | 2017-09-29 | 2022-02-22 | Intel Corporation | Apparatus and method for complex by complex conjugate multiplication |
US10795676B2 (en) | 2017-09-29 | 2020-10-06 | Intel Corporation | Apparatus and method for multiplication and accumulation of complex and real packed data elements |
US11074073B2 (en) | 2017-09-29 | 2021-07-27 | Intel Corporation | Apparatus and method for multiply, add/subtract, and accumulate of packed data elements |
CN110554854B (zh) * | 2019-09-24 | 2024-05-03 | 上海寒武纪信息科技有限公司 | 数据处理器、方法、芯片及电子设备 |
CN110688087B (zh) * | 2019-09-24 | 2024-03-19 | 上海寒武纪信息科技有限公司 | 数据处理器、方法、芯片及电子设备 |
TWI696947B (zh) * | 2019-09-26 | 2020-06-21 | 中原大學 | 乘積累加裝置及其方法 |
JP7381426B2 (ja) * | 2020-03-19 | 2023-11-15 | 株式会社東芝 | 演算回路 |
US11789701B2 (en) | 2020-08-05 | 2023-10-17 | Arm Limited | Controlling carry-save adders in multiplication |
US11868741B2 (en) * | 2021-06-17 | 2024-01-09 | Rebellions Inc. | Processing element, neural processing device including same, and multiplication operation method using same |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01116764A (ja) * | 1987-10-29 | 1989-05-09 | Ricoh Co Ltd | 累積加算器 |
JPH04246723A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | 乗算器 |
JPH06348455A (ja) * | 1993-06-14 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 乗算における丸め込み方法及び乗算回路 |
JPH10133856A (ja) * | 1996-10-31 | 1998-05-22 | Nec Corp | 丸め機能付き乗算方法及び乗算器 |
JPH10143355A (ja) * | 1996-10-30 | 1998-05-29 | Texas Instr Inc <Ti> | 種々の書式のオペランドを高効率で乗算する能力を有するマイクロプロセッサ及びその演算方法 |
JPH10333885A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | 乗算回路 |
JPH11134175A (ja) * | 1997-10-29 | 1999-05-21 | Toshiba Corp | 乗加減算器及び演算器 |
JP2002157114A (ja) * | 2000-11-20 | 2002-05-31 | Hitachi Ltd | 乗算器及びそれを搭載した集積回路装置 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4748582A (en) * | 1985-06-19 | 1988-05-31 | Advanced Micro Devices, Inc. | Parallel multiplier array with foreshortened sign extension |
JPS62229439A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 並列乗算器 |
US4901307A (en) * | 1986-10-17 | 1990-02-13 | Qualcomm, Inc. | Spread spectrum multiple access communication system using satellite or terrestrial repeaters |
US4910701A (en) * | 1987-09-24 | 1990-03-20 | Advanced Micro Devices | Split array binary multiplication |
US5150322A (en) * | 1990-06-05 | 1992-09-22 | Vlsi Technology, Inc. | Mixed-radix serial/parallel multipliers |
US5103459B1 (en) * | 1990-06-25 | 1999-07-06 | Qualcomm Inc | System and method for generating signal waveforms in a cdma cellular telephone system |
US5220525A (en) | 1991-11-04 | 1993-06-15 | Motorola, Inc. | Recoded iterative multiplier |
JPH0713742A (ja) * | 1993-06-25 | 1995-01-17 | Mitsubishi Electric Corp | 乗算装置 |
GB2317978B (en) * | 1994-03-02 | 1998-05-20 | Advanced Risc Mach Ltd | Electronic multiplying and adding apparatus and method |
KR0158647B1 (ko) * | 1995-05-22 | 1998-12-15 | 윤종용 | 부호/무부호 수 겸용 곱셈기 |
US5880985A (en) * | 1996-10-18 | 1999-03-09 | Intel Corporation | Efficient combined array for 2n bit n bit multiplications |
US5928316A (en) * | 1996-11-18 | 1999-07-27 | Samsung Electronics Co., Ltd. | Fused floating-point multiply-and-accumulate unit with carry correction |
TW407245B (en) * | 1997-04-30 | 2000-10-01 | Lucent Technologies Inc | Method for providing pure carrysave output for muiltiplier |
US6183122B1 (en) * | 1997-09-04 | 2001-02-06 | Cirrus Logic, Inc. | Multiplier sign extension |
US6463453B1 (en) * | 1998-01-12 | 2002-10-08 | Motorola, Inc. | Low power pipelined multiply/accumulator with modified booth's recoder |
US6157939A (en) * | 1998-06-04 | 2000-12-05 | Integrated Device Technology, Inc. | Methods and apparatus for generating multiplicative inverse product |
US6167422A (en) * | 1998-06-19 | 2000-12-26 | Ati International Srl, Beaumont House | Booth multiplication structure which selectively integrates the function of either of incrementing or negating with the function of booth multiplication |
US6073156A (en) * | 1998-06-19 | 2000-06-06 | Ati International Srl | Circuit and method for wrap-around sign extension for signed numbers using replacement of most significant bit |
JP2000081966A (ja) * | 1998-07-09 | 2000-03-21 | Matsushita Electric Ind Co Ltd | 演算装置 |
EP0992885B1 (en) | 1998-10-06 | 2005-12-28 | Texas Instruments Incorporated | Multiplier accumulator circuits |
US6215584B1 (en) * | 1999-05-10 | 2001-04-10 | Jds Uniphase Inc. | Input independent tilt free actively gain flattened broadband amplifier |
JP3231298B2 (ja) * | 1999-08-30 | 2001-11-19 | 富士通株式会社 | 乗算装置 |
US6353843B1 (en) | 1999-10-08 | 2002-03-05 | Sony Corporation Of Japan | High performance universal multiplier circuit |
EP1984810B1 (en) * | 2006-02-15 | 2017-03-22 | QUALCOMM Incorporated | A booth multiplier with enhanced reduction tree circuitry |
US7809783B2 (en) * | 2006-02-15 | 2010-10-05 | Qualcomm Incorporated | Booth multiplier with enhanced reduction tree circuitry |
US7797366B2 (en) * | 2006-02-15 | 2010-09-14 | Qualcomm Incorporated | Power-efficient sign extension for booth multiplication methods and systems |
-
2006
- 2006-02-15 US US11/356,359 patent/US7797366B2/en not_active Expired - Fee Related
-
2007
- 2007-02-15 EP EP07717626A patent/EP1984809A1/en not_active Ceased
- 2007-02-15 TW TW096105773A patent/TWI332625B/zh not_active IP Right Cessation
- 2007-02-15 JP JP2008555495A patent/JP2009527064A/ja not_active Withdrawn
- 2007-02-15 KR KR1020117020529A patent/KR101173405B1/ko active IP Right Grant
- 2007-02-15 WO PCT/US2007/062256 patent/WO2007095626A1/en active Application Filing
- 2007-02-15 KR KR1020087021913A patent/KR101086560B1/ko active IP Right Grant
- 2007-02-15 CN CN2007800051622A patent/CN101384990B/zh not_active Expired - Fee Related
- 2007-02-15 CN CN201110244084.XA patent/CN102279724B/zh not_active Expired - Fee Related
-
2011
- 2011-04-18 JP JP2011092161A patent/JP5215433B2/ja not_active Expired - Fee Related
- 2011-11-21 JP JP2011254030A patent/JP5611923B2/ja not_active Expired - Fee Related
-
2014
- 2014-05-27 JP JP2014109020A patent/JP2014209347A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01116764A (ja) * | 1987-10-29 | 1989-05-09 | Ricoh Co Ltd | 累積加算器 |
JPH04246723A (ja) * | 1991-01-31 | 1992-09-02 | Nec Corp | 乗算器 |
JPH06348455A (ja) * | 1993-06-14 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 乗算における丸め込み方法及び乗算回路 |
JPH10143355A (ja) * | 1996-10-30 | 1998-05-29 | Texas Instr Inc <Ti> | 種々の書式のオペランドを高効率で乗算する能力を有するマイクロプロセッサ及びその演算方法 |
JPH10133856A (ja) * | 1996-10-31 | 1998-05-22 | Nec Corp | 丸め機能付き乗算方法及び乗算器 |
JPH10333885A (ja) * | 1997-05-30 | 1998-12-18 | Sony Corp | 乗算回路 |
JPH11134175A (ja) * | 1997-10-29 | 1999-05-21 | Toshiba Corp | 乗加減算器及び演算器 |
JP2002157114A (ja) * | 2000-11-20 | 2002-05-31 | Hitachi Ltd | 乗算器及びそれを搭載した集積回路装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11327718B2 (en) | 2020-03-19 | 2022-05-10 | Kabushiki Kaisha Toshiba | Arithmetic circuitry for power-efficient multiply-add operations |
Also Published As
Publication number | Publication date |
---|---|
CN102279724B (zh) | 2015-09-16 |
CN101384990B (zh) | 2012-09-19 |
WO2007095626A1 (en) | 2007-08-23 |
TW200802078A (en) | 2008-01-01 |
JP5611923B2 (ja) | 2014-10-22 |
KR101173405B1 (ko) | 2012-08-10 |
EP1984809A1 (en) | 2008-10-29 |
CN102279724A (zh) | 2011-12-14 |
JP2011222024A (ja) | 2011-11-04 |
US20070192399A1 (en) | 2007-08-16 |
TWI332625B (en) | 2010-11-01 |
JP2012089144A (ja) | 2012-05-10 |
JP5215433B2 (ja) | 2013-06-19 |
KR20110114698A (ko) | 2011-10-19 |
US7797366B2 (en) | 2010-09-14 |
KR101086560B1 (ko) | 2011-11-23 |
KR20080094813A (ko) | 2008-10-24 |
JP2014209347A (ja) | 2014-11-06 |
CN101384990A (zh) | 2009-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5611923B2 (ja) | ブース乗算方法及びシステムのための電力効率の良い符号拡張 | |
JP4064989B2 (ja) | パック・データの乗加算演算を実行する装置 | |
KR100715770B1 (ko) | 연산을 수행하는 방법 및 시스템 및 장치 | |
US7430578B2 (en) | Method and apparatus for performing multiply-add operations on packed byte data | |
US6353843B1 (en) | High performance universal multiplier circuit | |
US7809783B2 (en) | Booth multiplier with enhanced reduction tree circuitry | |
US20070083585A1 (en) | Karatsuba based multiplier and method | |
US8229991B2 (en) | Processor core and multiplier that support a multiply and difference operation by inverting sign bits in booth recoding | |
JP5074425B2 (ja) | 拡張された削減ツリー回路構成を有するブース乗算器 | |
US20090013022A1 (en) | Multiplier Engine Apparatus and Method | |
US9804998B2 (en) | Unified computation systems and methods for iterative multiplication and division, efficient overflow detection systems and methods for integer division, and tree-based addition systems and methods for single-cycle multiplication | |
Wires et al. | Reciprocal and reciprocal square root units with operand modification and multiplication | |
JP2002157114A (ja) | 乗算器及びそれを搭載した集積回路装置 | |
KR20170030327A (ko) | 연산을 제어하기 위한 장치 및 방법 | |
Schulte et al. | Parallel saturating multioperand adders | |
Abraham et al. | Canonic Signed Digit Recoding based RISC Processor Design | |
JPH1185471A (ja) | 演算方法および演算装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100412 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100506 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100513 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100607 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110216 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110223 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110316 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110324 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111128 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120214 |