JPH04246723A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH04246723A JPH04246723A JP3032444A JP3244491A JPH04246723A JP H04246723 A JPH04246723 A JP H04246723A JP 3032444 A JP3032444 A JP 3032444A JP 3244491 A JP3244491 A JP 3244491A JP H04246723 A JPH04246723 A JP H04246723A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- multiplication
- signal
- circuit
- partial product
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001186 cumulative effect Effects 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
- G06F7/533—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even
- G06F7/5334—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product
- G06F7/5336—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm
- G06F7/5338—Reduction of the number of iteration steps or stages, e.g. using the Booth algorithm, log-sum, odd-even by using multiple bit scanning, i.e. by decoding groups of successive multiplier bits in order to select an appropriate precalculated multiple of the multiplicand as a partial product overlapped, i.e. with successive bitgroups sharing one or more bits being recoded into signed digit representation, e.g. using the Modified Booth Algorithm each bitgroup having two new bits, e.g. 2nd order MBA
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は、乗算器に係り、特に累
積乗算A=A±X×Y(A、X及びYは2の補数表現デ
ータ)を演算する乗算器に関する。
積乗算A=A±X×Y(A、X及びYは2の補数表現デ
ータ)を演算する乗算器に関する。
【0002】
【従来の技術】図5は従来の累積乗算を演算する乗算器
の構成を示す。
の構成を示す。
【0003】従来、累積演算A=A±X×Y(A、X及
びYは2の補数表現データ)を行う場合には、次のよう
にして行っていた。まず、被乗数X52と乗数Y51と
の乗算P=X×Yの実行は、乗数Y51が与えられたブ
ースのデコーダ53の出力信号が入力される部分積生成
回路54において部分積を生成し、その部分積を部分積
加算回路55において加算することによって行う。次に
算術回路58を用いてA±Pを行うために、前記乗算結
果の符号反転データ生成回路56を用いてPの符号反転
のデータP′を求め、A−Pの場合は信号選択回路57
においてP′を選択してA+P′を行い、A+Pの場合
は信号選択回路57においてPを選択してA+Pを行う
。
びYは2の補数表現データ)を行う場合には、次のよう
にして行っていた。まず、被乗数X52と乗数Y51と
の乗算P=X×Yの実行は、乗数Y51が与えられたブ
ースのデコーダ53の出力信号が入力される部分積生成
回路54において部分積を生成し、その部分積を部分積
加算回路55において加算することによって行う。次に
算術回路58を用いてA±Pを行うために、前記乗算結
果の符号反転データ生成回路56を用いてPの符号反転
のデータP′を求め、A−Pの場合は信号選択回路57
においてP′を選択してA+P′を行い、A+Pの場合
は信号選択回路57においてPを選択してA+Pを行う
。
【0004】
【発明が解決しようとする課題】上述した従来の構成に
よる乗算器では、A=A−X×Yの演算を行う場合、X
とYの乗算結果の符号を反転して符号反転データを生成
する回路が必要である。従って、ハードウェアの規模が
大きくなり演算スピードが遅くなるという問題点があっ
た。
よる乗算器では、A=A−X×Yの演算を行う場合、X
とYの乗算結果の符号を反転して符号反転データを生成
する回路が必要である。従って、ハードウェアの規模が
大きくなり演算スピードが遅くなるという問題点があっ
た。
【0005】本発明はかかる問題点に鑑みてなされたも
のであって、XとYの乗算結果の符号を反転して符号反
転データを生成する回路を不要とし、構成簡単で且つ演
算を高速化し得る乗算器を提供することを目的とする。
のであって、XとYの乗算結果の符号を反転して符号反
転データを生成する回路を不要とし、構成簡単で且つ演
算を高速化し得る乗算器を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明に係る乗算器は、
ブースのアルゴリズムを用いた乗算器において、第1の
入力として乗数Yが与えられ、第2の入力として乗算X
×Y(Xは被乗数)及び乗算(−X×Y)のいずれかを
選択するモード信号が与えられ、第1の出力としてブー
スのデコード値の絶対値をあらわす信号を出力し、第2
の出力としてデコード値の正負をあらわす符号信号と前
記モード信号との排他的論理和をとった信号を出力する
ブースのデコーダを具備することを特徴とする。
ブースのアルゴリズムを用いた乗算器において、第1の
入力として乗数Yが与えられ、第2の入力として乗算X
×Y(Xは被乗数)及び乗算(−X×Y)のいずれかを
選択するモード信号が与えられ、第1の出力としてブー
スのデコード値の絶対値をあらわす信号を出力し、第2
の出力としてデコード値の正負をあらわす符号信号と前
記モード信号との排他的論理和をとった信号を出力する
ブースのデコーダを具備することを特徴とする。
【0007】
【作用】本発明の乗算器においては、A=A+X×Yか
A=A−X×Yかを選択するモード信号を乗数Yと共に
ブースのデコーダに入力し、前記モード信号を乗数Yの
選択信号としてデコードを行うため、符号反転データを
生成する回路が不要である。
A=A−X×Yかを選択するモード信号を乗数Yと共に
ブースのデコーダに入力し、前記モード信号を乗数Yの
選択信号としてデコードを行うため、符号反転データを
生成する回路が不要である。
【0008】
【実施例】以下、添付の図面を参照して、本発明の実施
例について説明する。
例について説明する。
【0009】図1は本発明の第1の実施例に係る乗算器
の構成を示し、図2はその要部の構成を詳細に示す。
の構成を示し、図2はその要部の構成を詳細に示す。
【0010】図1及び図2に示す乗算器は、2次のブー
スのデコーダ13、部分積生成回路14、部分積加算回
路15、算術回路16及び出力レジスタ17を有する。
スのデコーダ13、部分積生成回路14、部分積加算回
路15、算術回路16及び出力レジスタ17を有する。
【0011】2の補数同士の乗算を行う場合、乗数Y1
1は数式1に示す2次のブースのアルゴリズムの式を用
いて、数式2であらわされる。
1は数式1に示す2次のブースのアルゴリズムの式を用
いて、数式2であらわされる。
【0012】
【数1】Ej =−2y2j+1+y2j+y2j−1
【0013】
【数2】
ここで、P=X×Y、P′=−X×YとするとP及びP
′は、夫々数式3及び数式4であらわされる。
′は、夫々数式3及び数式4であらわされる。
【0014】
【数3】
【0015】
【数4】
従って、Pを求めるときは2次のブースのデコーダ13
においてEj をデコードし、P′を求めるときは2次
のブースのデコーダ13において(−Ej )をデコー
ドすればよい。
においてEj をデコードし、P′を求めるときは2次
のブースのデコーダ13において(−Ej )をデコー
ドすればよい。
【0016】このとき、図2に示すように、乗算X×Y
(Xは被乗数)及び乗算(−X×Y)のいずれであるか
を選択するモード信号(以下、「mode信号」と称す
る)と、Ej の符号の正負をあらわす符号信号(以下
、「sign信号」と称する)の排他的論理和の値がP
及びP′を同一のハードウェアで行ったときの部分積の
符号をあらわす信号になる。
(Xは被乗数)及び乗算(−X×Y)のいずれであるか
を選択するモード信号(以下、「mode信号」と称す
る)と、Ej の符号の正負をあらわす符号信号(以下
、「sign信号」と称する)の排他的論理和の値がP
及びP′を同一のハードウェアで行ったときの部分積の
符号をあらわす信号になる。
【0017】デコーダ13の値は数式1に従っており、
その入出力値は表1の真理値表であらわされる。
その入出力値は表1の真理値表であらわされる。
【0018】
【表1】
【0019】ここで表1の真理値表について説明する。
入力値y2j−1、y2j及びy2j+1は、乗数Yの
連続する3ビットをあらわし、mode信号は乗算X×
Yのときは1、乗算(−X×Y)のときは0をあらわす
。ブースのデコーダ13の出力値は被乗数Xの2倍、被
乗数X又は0のいずれかを選択する信号とその符号をあ
らわすプラス信号(以下、「plus信号」と称する)
又はマイナス信号(以下、「minus信号」と称する
)からなる。例えば、数式1のEj の値が−2でmo
de信号が0のときデコード値は数式5であらわされる
。
連続する3ビットをあらわし、mode信号は乗算X×
Yのときは1、乗算(−X×Y)のときは0をあらわす
。ブースのデコーダ13の出力値は被乗数Xの2倍、被
乗数X又は0のいずれかを選択する信号とその符号をあ
らわすプラス信号(以下、「plus信号」と称する)
又はマイナス信号(以下、「minus信号」と称する
)からなる。例えば、数式1のEj の値が−2でmo
de信号が0のときデコード値は数式5であらわされる
。
【0020】
【数5】
(2x、x、zero、plus、minus)=(1
、0、0、0、1) 即ち、デコーダ13が表1の真理値表に従って選択信号
を出力すると、その信号を部分積分生成回路14が受け
、この部分積分生成回路14において部分積が生成され
る。その(n+1)/2個の部分積を部分積加算回路1
5で加算し、この加算結果と出力レジスタ17の値を算
術回路16で加算すれば、最終演算結果が出力レジスタ
17に出力される。よって、符号反転データ生成回路な
しに累積乗算を行うことができる。
、0、0、0、1) 即ち、デコーダ13が表1の真理値表に従って選択信号
を出力すると、その信号を部分積分生成回路14が受け
、この部分積分生成回路14において部分積が生成され
る。その(n+1)/2個の部分積を部分積加算回路1
5で加算し、この加算結果と出力レジスタ17の値を算
術回路16で加算すれば、最終演算結果が出力レジスタ
17に出力される。よって、符号反転データ生成回路な
しに累積乗算を行うことができる。
【0021】図3は本発明の第2の実施例に係る乗算器
の構成を示し、図4はその要部の構成を詳細に示す。
の構成を示し、図4はその要部の構成を詳細に示す。
【0022】図3に示す乗算器は、2次のブースのデコ
ーダ33、部分積生成回路34、部分積加算回路35、
算術回路36及び出力レジスタ37を有する。
ーダ33、部分積生成回路34、部分積加算回路35、
算術回路36及び出力レジスタ37を有する。
【0023】乗数Y31及びmode信号を2次のブー
スのデコーダ33に入力し、この2次のブースのデコー
ダ33の出力と被乗数X32とを受けて部分積生成回路
34において部分積を生成する。部分積生成回路34に
おいて生成された部分積を、部分積加算回路35におい
て加算して乗算X×Y又は(−X×Y)の結果を得る。 この乗算結果を算術回路36において出力レジスタ37
の値Aと加算することによって累積乗算A=A±X×Y
を行う。
スのデコーダ33に入力し、この2次のブースのデコー
ダ33の出力と被乗数X32とを受けて部分積生成回路
34において部分積を生成する。部分積生成回路34に
おいて生成された部分積を、部分積加算回路35におい
て加算して乗算X×Y又は(−X×Y)の結果を得る。 この乗算結果を算術回路36において出力レジスタ37
の値Aと加算することによって累積乗算A=A±X×Y
を行う。
【0024】図4は、図3の2次のブースのデコーダ3
3を構成する(n+1)/2個のデコーダのうちの1個
の詳細な回路図である。
3を構成する(n+1)/2個のデコーダのうちの1個
の詳細な回路図である。
【0025】図4に示すデコーダは、図示のように接続
されたインバータ41〜43,4B,4D,4E,4G
〜4J、トランスファゲート44〜47,4A、2入力
NAND(ナンドゲート)48,4F、2入力NOR(
ノアゲート)49、及びクロックドインバータ4Cで構
成されている。
されたインバータ41〜43,4B,4D,4E,4G
〜4J、トランスファゲート44〜47,4A、2入力
NAND(ナンドゲート)48,4F、2入力NOR(
ノアゲート)49、及びクロックドインバータ4Cで構
成されている。
【0026】入力y2j+1、y2j及びy2j−1は
乗数Yの連続した3ビットであり、mode信号は乗算
X×Y及び(−X×Y)のいずれであるかを選択する信
号であり、出力2x、x、zero、plus及びmi
nusは部分積±2X、±X及び0のいずれかを選択す
るデコード信号であって、出力値は表1の真理値表に従
っている。 例えばy2j+1の論理値が1で、y2j及びy2j−
1の論理値が0そしてmode信号の論理値が0のとき
、y2j+1の論理値が1であるので、トランスファゲ
ート45及びトランスファゲート47を通って信号が伝
搬し、2入力NAND48の入力値が共に1になるので
、その出力値は1となり、よって2xの論理値は1でx
の論理値は0となる。2入力NOR49は入力値が共に
1であるので、その出力値は0となり、zeroの論理
値は0となる。 またmode信号の論理値が0であるので、トランスフ
ァゲート4Aを通って信号が伝搬し、2入力NAND4
Fの入力値が共に1であるので、その出力値は0になり
、plusの論理値は0でminusの論理値は1とな
る。他の入力値に対しても同様に出力値を確かめること
ができ、その入出力値の関係は真理値表と一致している
。
乗数Yの連続した3ビットであり、mode信号は乗算
X×Y及び(−X×Y)のいずれであるかを選択する信
号であり、出力2x、x、zero、plus及びmi
nusは部分積±2X、±X及び0のいずれかを選択す
るデコード信号であって、出力値は表1の真理値表に従
っている。 例えばy2j+1の論理値が1で、y2j及びy2j−
1の論理値が0そしてmode信号の論理値が0のとき
、y2j+1の論理値が1であるので、トランスファゲ
ート45及びトランスファゲート47を通って信号が伝
搬し、2入力NAND48の入力値が共に1になるので
、その出力値は1となり、よって2xの論理値は1でx
の論理値は0となる。2入力NOR49は入力値が共に
1であるので、その出力値は0となり、zeroの論理
値は0となる。 またmode信号の論理値が0であるので、トランスフ
ァゲート4Aを通って信号が伝搬し、2入力NAND4
Fの入力値が共に1であるので、その出力値は0になり
、plusの論理値は0でminusの論理値は1とな
る。他の入力値に対しても同様に出力値を確かめること
ができ、その入出力値の関係は真理値表と一致している
。
【0027】よって、2次のブースのアルゴリズムの式
Ej =−2y2j+1+y2j+y2j−1(数式1
)及び(−Ej )をmode信号によりデコードする
ことができるので第1の実施例と同様な効果を得ること
ができる。
Ej =−2y2j+1+y2j+y2j−1(数式1
)及び(−Ej )をmode信号によりデコードする
ことができるので第1の実施例と同様な効果を得ること
ができる。
【0028】なお、上述の第1及び第2の実施例では2
次のブースを用いて説明したが、3次又はそれ以上の高
次のブースのデコーダを用いても同様な効果を得ること
ができる。
次のブースを用いて説明したが、3次又はそれ以上の高
次のブースのデコーダを用いても同様な効果を得ること
ができる。
【0029】上述したように、ブースのデコーダにおい
て、演算を選択するmode信号を加え、その選択信号
と符号の選択信号signとの排他的論理和をとる機能
を持たせることにより、乗算X×Y及び(−X×Y)を
同一のハードウェアで演算することができるため、乗算
結果の符号反転データを生成する回路が不要になる。従
って、ハードウェアの規模の増加を抑え、累積乗算を高
速に実行することができる。
て、演算を選択するmode信号を加え、その選択信号
と符号の選択信号signとの排他的論理和をとる機能
を持たせることにより、乗算X×Y及び(−X×Y)を
同一のハードウェアで演算することができるため、乗算
結果の符号反転データを生成する回路が不要になる。従
って、ハードウェアの規模の増加を抑え、累積乗算を高
速に実行することができる。
【0030】
【発明の効果】以上述べたように、本発明によれば、A
=A+X×YかA=A−X×Yかを選択するモード信号
を乗数Yと共にブースのデコーダに入力し、前記モード
信号を乗数Yの選択信号としてデコードを行うため、符
号反転データを生成する回路が不要であり、構成簡単で
且つ演算を高速化し得る乗算器を提供することができる
。
=A+X×YかA=A−X×Yかを選択するモード信号
を乗数Yと共にブースのデコーダに入力し、前記モード
信号を乗数Yの選択信号としてデコードを行うため、符
号反転データを生成する回路が不要であり、構成簡単で
且つ演算を高速化し得る乗算器を提供することができる
。
【図1】本発明の第1の実施例に係る乗算器の構成を示
すブロック図である。
すブロック図である。
【図2】図1の2次のブースのデコーダ13の詳細な構
成を示すブロック図である。
成を示すブロック図である。
【図3】本発明の第2の実施例に係る乗算器の構成を示
すブロック図である。
すブロック図である。
【図4】図3の2次のブースのデコーダ33の詳細な構
成を示す回路図である。
成を示す回路図である。
【図5】従来の乗算器の構成を示すブロック図である。
11,31;乗数Y
12,32;被乗数X
13,33;ブースのデコーダ
14,34;部分積生成回路
15,35;部分積加算回路
16,36;算術回路
17,37;出力レジスタ
41〜43,4B,4D,4E,4G〜4J;インバー
タ 44〜47,4A;トランスファゲート48,4F;2
入力NAND 49;2入力NOR 4C;クロックドインバータ
タ 44〜47,4A;トランスファゲート48,4F;2
入力NAND 49;2入力NOR 4C;クロックドインバータ
Claims (1)
- 【請求項1】 ブースのアルゴリズムを用いた乗算器
において、第1の入力として乗数Yが与えられ、第2の
入力として乗算X×Y(Xは被乗数)及び乗算(−X×
Y)のいずれかを選択するモード信号が与えられ、第1
の出力としてブースのデコード値の絶対値をあらわす信
号を出力し、第2の出力としてデコード値の正負をあら
わす符号信号と前記モード信号との排他的論理和をとっ
た信号を出力するブースのデコーダを具備することを特
徴とする乗算器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3032444A JP3033212B2 (ja) | 1991-01-31 | 1991-01-31 | 乗算器 |
DE69227791T DE69227791T2 (de) | 1991-01-31 | 1992-01-31 | Booth's Multiplikationssystem zur Durchführung von A+/- X.Y |
EP92300856A EP0497622B1 (en) | 1991-01-31 | 1992-01-31 | Booth's Multiplying system performing A+/- X.Y |
US07/830,400 US5303178A (en) | 1991-01-31 | 1992-01-31 | Multiplying system based on the Booth's algorithm and generating a positive or negative product in response to a mode signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3032444A JP3033212B2 (ja) | 1991-01-31 | 1991-01-31 | 乗算器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04246723A true JPH04246723A (ja) | 1992-09-02 |
JP3033212B2 JP3033212B2 (ja) | 2000-04-17 |
Family
ID=12359137
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3032444A Expired - Fee Related JP3033212B2 (ja) | 1991-01-31 | 1991-01-31 | 乗算器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5303178A (ja) |
EP (1) | EP0497622B1 (ja) |
JP (1) | JP3033212B2 (ja) |
DE (1) | DE69227791T2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009527064A (ja) * | 2006-02-15 | 2009-07-23 | クゥアルコム・インコーポレイテッド | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2009527060A (ja) * | 2006-02-15 | 2009-07-23 | クゥアルコム・インコーポレイテッド | 拡張された削減ツリー回路構成を有するブース乗算器 |
US7809783B2 (en) | 2006-02-15 | 2010-10-05 | Qualcomm Incorporated | Booth multiplier with enhanced reduction tree circuitry |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612229A (ja) * | 1992-06-10 | 1994-01-21 | Nec Corp | 乗累算回路 |
US5477479A (en) * | 1993-03-08 | 1995-12-19 | Nkk Corporation | Multiplying system having multi-stages for processing a digital signal based on the Booth's algorithm |
JPH0713742A (ja) * | 1993-06-25 | 1995-01-17 | Mitsubishi Electric Corp | 乗算装置 |
JP3130797B2 (ja) * | 1996-06-27 | 2001-01-31 | 日本電気アイシーマイコンシステム株式会社 | 積和演算処理方法およびその装置 |
US6704761B1 (en) * | 1997-04-30 | 2004-03-09 | Lucent Technologies Inc. | Carry-save multiplier/accumulator system and method |
US6157939A (en) * | 1998-06-04 | 2000-12-05 | Integrated Device Technology, Inc. | Methods and apparatus for generating multiplicative inverse product |
EP1178398B1 (en) | 2000-08-01 | 2006-04-05 | STMicroelectronics S.A. | Arithmetic unit |
JP2004258141A (ja) * | 2003-02-24 | 2004-09-16 | Fujitsu Ltd | モンゴメリ乗算剰余の多倍長演算のための演算装置 |
US7797364B2 (en) * | 2006-06-27 | 2010-09-14 | International Business Machines Corporation | Booth decoder apparatus and method |
US7797365B2 (en) * | 2006-06-27 | 2010-09-14 | International Business Machines Corporation | Design structure for a booth decoder |
CN113767362B (zh) * | 2020-04-01 | 2024-05-17 | 华为技术有限公司 | 一种多模融合乘法器 |
RU2762544C1 (ru) * | 2021-04-02 | 2021-12-21 | федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" | Умножитель по модулю пять |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0086904B1 (de) * | 1982-02-18 | 1985-11-21 | Deutsche ITT Industries GmbH | Digitale Parallel-Rechenschaltung für positive und negative Binärzahlen |
JPS62229439A (ja) * | 1986-03-31 | 1987-10-08 | Toshiba Corp | 並列乗算器 |
US4969118A (en) * | 1989-01-13 | 1990-11-06 | International Business Machines Corporation | Floating point unit for calculating A=XY+Z having simultaneous multiply and add |
-
1991
- 1991-01-31 JP JP3032444A patent/JP3033212B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-31 DE DE69227791T patent/DE69227791T2/de not_active Expired - Fee Related
- 1992-01-31 EP EP92300856A patent/EP0497622B1/en not_active Expired - Lifetime
- 1992-01-31 US US07/830,400 patent/US5303178A/en not_active Expired - Lifetime
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009527064A (ja) * | 2006-02-15 | 2009-07-23 | クゥアルコム・インコーポレイテッド | ブース乗算方法及びシステムのための電力効率の良い符号拡張 |
JP2009527060A (ja) * | 2006-02-15 | 2009-07-23 | クゥアルコム・インコーポレイテッド | 拡張された削減ツリー回路構成を有するブース乗算器 |
US7797366B2 (en) | 2006-02-15 | 2010-09-14 | Qualcomm Incorporated | Power-efficient sign extension for booth multiplication methods and systems |
US7809783B2 (en) | 2006-02-15 | 2010-10-05 | Qualcomm Incorporated | Booth multiplier with enhanced reduction tree circuitry |
Also Published As
Publication number | Publication date |
---|---|
EP0497622A3 (en) | 1993-03-03 |
US5303178A (en) | 1994-04-12 |
DE69227791D1 (de) | 1999-01-21 |
EP0497622B1 (en) | 1998-12-09 |
JP3033212B2 (ja) | 2000-04-17 |
EP0497622A2 (en) | 1992-08-05 |
DE69227791T2 (de) | 1999-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04246723A (ja) | 乗算器 | |
EP0364627B1 (en) | Data processing apparatus for calculating a multiplicatively inverted element of a finite field | |
JPH0612229A (ja) | 乗累算回路 | |
KR940001147B1 (ko) | 부분체 GF(2^m/2)을 이용한 GF(2^m)상의 연산방법 및 장치 | |
JPH04230521A (ja) | ビット反転演算器 | |
JPH064271A (ja) | 乗算器 | |
JP2970231B2 (ja) | 並列乗算回路 | |
JPH0474219A (ja) | 高速乗算器 | |
JPH06119148A (ja) | 演算回路 | |
JP2641285B2 (ja) | ガロア体除算回路及び乗除算共用回路 | |
Chèze | Cake cutting: Explicit examples for impossibility results | |
JPH056263A (ja) | 加算器およびその加算器を用いた絶対値演算回路 | |
JPH10198552A (ja) | 乗算器 | |
McIntosh et al. | High-speed cosine generator | |
JPH0371331A (ja) | 乗算器 | |
JPH06348456A (ja) | 1の補数の加算器および動作方法 | |
JPH0778748B2 (ja) | ガロア体演算ユニット | |
JPH0695848A (ja) | 加算器及びこれを用いたマイクロプロセッサ | |
JPH05119969A (ja) | 積和演算器 | |
JPH10333885A (ja) | 乗算回路 | |
Parimaladevi et al. | Analysis of Power Efficient Modulo 2n+ 1 Adder Architectures | |
JPH02300930A (ja) | 乗算回路 | |
JPS63623A (ja) | 乗算器 | |
JPH06290028A (ja) | 乗算回路 | |
JPH08292875A (ja) | 乗算処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080218 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090218 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100218 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |