JP2641285B2

JP2641285B2 - ガロア体除算回路及び乗除算共用回路

Info

Publication number: JP2641285B2
Application number: JP1032283A
Authority: JP
Inventors: 充松井; 幸一桜井
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1988-05-23
Filing date: 1989-02-10
Publication date: 1997-08-13
Anticipated expiration: 2012-08-13
Also published as: JPH0248828A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、符号化器および復合化器において使用さ
れるガロア体除算回路及び乗除算共用回路に関するもの
である。

〔従来の技術〕

第11図は例えば、嵩，都倉，岩垂，稲垣著「符号理
論」コロナ社発行,P333−336（昭和50年２月）に示され
た従来の乗算回路であり、多項式ｂ（ｘ）＝１＋X²＋X³
＋X⁵＋X⁷を入力多項式ａ（ｘ）＝a₀＋a₁・Ｘ＋…＋a_m・
X^mに掛け合わせる回路である。図において、50は多項式
ａ（ｘ）を入力する入力端子、51は乗算結果を出力する
出力端子、52,53,54,55,56,57,58は、最初０がセットさ
れているシフトレジスタ、59,60,61,62は加算器であ
る。

次に第11図に示した回路の動作について説明する。入
力多項式は高次の項から入力されるものとする。この場
合、入力端子50からa_m・X^mが入力されると、そのまま出
力端子51から_ｍ・X^m+7の項として出力される。同次にこ
のa_m・X^mの項は、一番左端のシフトレジスタ52に入力さ
れる。次にa_m-1・X^m-1の項が入力端子50より入力される
と、再びこの項は出力端子51にそのまま現れ、a_m-1・X
^m+6の項となる。その次の項のa_m-2・X^m-2が入力される
とこの項は二つ前に入力されたa_m・X^mの項と、一番左の
加算器59で加え合わされ、 a_m-2・X^m-2・X⁷＋a_m・X^m・X⁵＝（a_m-2＋a_m）・X^m+5 の項として出力される。このようにして、（１＋X²＋X³＋X⁵＋X⁷）（a₀＋a₁・Ｘ＋…＋a_m・X^m）＝a₀＋a₁・Ｘ＋（a₂・a₀）・X²＋… ＋（a_m-2＋a_m）・X^m+5＋a_m-1・X^m+6＋a_m・X^m+7 が計算されることになる。同様にして、一般に入力多項
式ａ（ｘ）＝a₀＋a₁・Ｘ＋…a_m・X^mに一定の多項式ｂ
（ｘ）＝b₀＋b₁・Ｘ＋…b_n・Xⁿを掛け合わせる回路は第
12図に示される。したがって、部分体GF（2^m）の乗算回
路はGF（２）上のｍ次既約多項式の１つの根をＸとし
て、上のシフトレジスタ52〜58を用いた回路によって構
成される。

また、第13図は例えば、吉田，井上，山岸他「ガロア
演算ユニットを用いたRS符号の復合法に関する一検討」
第９回情報理論とその応用シンポジウム予稿集,P167〜P
170（1986年）に示された従来の除算回路である。

図はガロア体GF（2⁸）の場合を示し、図において、63
は入力されるGF（2⁸）の元Ｘ、64は入力されるGF（2⁸）
の元Ｙ、65は出力されるGF（2⁸）の元Ｚ、66はGF（2⁸）
の逆元ROM、67はGF（2⁸）の乗算器である。

次に第13図に示した回路の動作について説明する。ま
ず、GF（２）係数８次既約多項式T⁸＋T⁴＋T³＋T²＋１の
根をａとおくとき、x_i（０≦ｉ≦７）はＸをあらかじめ
固定されたGF（2⁸）のGF（２）上の基底〔1,a,a²,a³,
a⁴,a⁵,a⁶,a⁷〕に関して表現した係数であり、それぞれ
“0"または“1"をあらわし、なることを意味している。y_i（０≦ｉ≦７）Ｙを前記基
底に関して表現した係数で、それぞれ“0"または“1"を
あらわし、なることを意味している。z_i（０≦ｉ≦７）はＺを上記
基底に関して表現した係数で、それぞれ“0"または“1"
をあらわし、なることを意味している。

また、GF（2⁸）の逆元ROM66にはGF（2⁸）の元とその
逆元の対応表が記憶されている。すなわち、前記基底に
関して表現された元Ｙを入力すると、このGF（2⁸）の逆
元ROM66は1/Yを同じ基底に関して表現して出力する。GF
（2⁸）の乗算器67は前記GF（2⁸）の逆元ROM66で出力さ
れた元1/Y、および前記基底に関して表現された元Ｘが
入力され、その積X/Yが、同じ基底に関して表現されて
出力される。

〔発明が解決しようとする課題〕

従来のガロア体乗算回路および除算回路は以上のよう
に、GF（２）のｍ次既約多項式の１つの根に関してGF
（2^m）の元を表現して構成したり、逆元ROMを用いて構
成しているのでハードウェア量が多く、処理速度も遅く
なるという課題があった。

また、上記ガロア体乗算回路および除算回路は別々の
回路であり、共用することができないという問題があっ
た。

第１及び第２の請求項に係る発明は、上記のような課
題を解消するためになされたもので、ハードウェア量を
少なくし、処理速度を高めるガロア体除算回路、さらに
は乗除算の共用を可能にするガロア体乗除算共用回路を
得ることを目的とする。

〔課題を解決するための手段〕

請求項１記載の発明に係るガロア体除算回路は、ｎ＝
2mを偶数とするガロア体GF（2ⁿ）の元Ｘ及びＹを入力
元、GF（２）の元を係数とするｎ次既約多項式の根ａ、
Ｎ（ａ）＝a²⁺¹、Ｔ（ａ）＝a²＋ａとし、部分体GF
（2^m）の元であるX₀,X₁,Y₀,Y₁とY₀・Ｔ（ａ）を入力
し、U₀＝X₀・（Y₀＋Y₁・Ｔ（ａ））＋X₁・Y₁・Ｎ（ａ）
およびU₁＝X₀・Y₁＋X₁・Y₀を出力するGF（2ⁿ）入力乗算
手段と、 Y₀,Y₁を入力して、V₀＝1/Y₀・（Y₀＋Y₁・Ｔ（ａ）＋Y₁ ²
・Ｎ（ａ））を出力するGF（2ⁿ）逆元手段と、前記U₀,U₁,V₀を入力して、Z₀＝U₀・V₀及びZ₁＝U₁・V₀
を出力するGF（2ⁿ）出力乗算手段とを備えたものであ
る。

請求項２記載の発明に係るガロア体除算回路は、ｎ＝
2mを偶数とするガロア体GF（2ⁿ）の元Ｘ及びＹを入力
元、GF（２）の元を係数とするｎ次既約多項式の根ａ、
Ｎ（ａ）＝a²⁺¹、Ｔ（ａ）＝a²＋ａとし、部分体GF
（2^m）の元であるX₀,X₁,Y₀,Y₁を入力し、選択スイッチ
で乗算指示をした時には、U_0-1＝X₀・Y₀＋（X₀＋X₁）・
（Y₀＋Y₁）及びU_1-1＝X₀・Y₀＋X₀・Y₁・Ｎ（ａ）を出力
し、前記選択スイッチで除算指示をした時には、U_0-2＝
X₁・Y₀＋X₀・Y₁及びびU_1-2＝X₀・（Y₀＋Y₁）＋X₁・Y₁・
Ｎ（ａ）を出力するGF（2ⁿ）入力乗算手段と、前記選択スイッチで乗算指示をした時には、V_0-1＝GF
（2^m）の単位元を出力し、前記選択スイッチで除算を指
示した時には、V₀＝1/Y₀・（Y₀＋Y₁＋Y₁ ²・Ｎ（ａ））
を出力するGF（2ⁿ）逆元手段と、選択スイッチで乗算指示をした時には、前記U_0-1,U
_1-1,V_0-1を入力して、Z₀＝U_0-1・V_0-1及びZ₁＝U_0-1・V
_0-1を、前記選択スイッチで除算を指示した時には、前
記U_0-2,U_1-2,V_0-2を入力して、Ｚ＝U_0-2・V_0-2及びZ₁＝
U_0-2・V_0-2を演算して出力するGF（2ⁿ）出力乗算手段と
を備えたものである。

〔作用〕

請求項１記載の発明におけるガロア体除算回路は、GF
（2ⁿ）の回路を、部分体GF（2^m）の演算器で構成したこ
とにより、回路全体が込型になるとともに、演算が高速
化される。

また、第２の請求項に係るガロア体乗除算共用回路
は、スイッチ手段の切換指示により、乗算および除算回
路の共用を可能にする。

〔発明の実施例〕

以下、第１の請求項における発明の一実施例について
説明する。第１図は、ｎを偶数とするガロア体GF（２）
係数ｎ次既約多項式の任意の根をａ（ａはGF（2ⁿ）の元
でもある）とするとき、ｎ＝2mとなる部分体GF（2^m）の
演算器で構成したGF（2ⁿ）の除算回路である。

図において、X,YはGF（2ⁿ）の入力元であり、X₀,X₁お
よびY₀,Y₁は部分体GF（2^m）の元である。ここで、X₀,X₁
およびY₀,Y₁は、入力元X,YをGF（2ⁿ）の部分体GF（2^m）
上の基底〔1,a〕に関して表現した係数であり、従って
入力元X,YがそれぞれX₀＋X₁・ａおよびY₀＋Y₁・ａであ
ることを示している。また、ＺはGF（2ⁿ）の入力元であ
り、同様に部分体GF（2^m）の元Z₀,Z₁でZ₀＋Z₁・ａと表
現される。

１はX₀,X₁,Y₀,Y₁,Y₀＋Y₁・Ｔ（ａ）を入力し、U₀＝X₀
・（Y₀＋Y₁・Ｔ（ａ）＋X₁,Y₁・Ｎ（ａ）及びU₁＝X₀・Y
₁＋X₁・Y₀を出力するGF（2ⁿ）入力演算手段、２はY₀,Y₁を入力し、を出力するGF（2ⁿ）逆元手段、３はU₀,U₁,V₀を入力し、Z₀＝U₀・V₀を出力するGF
（2ⁿ）出力乗算手段である。

さらに、78,79,80,81はGF（2^m）加算器で、２つのGF
（2^m）の元を入力し、和を出力する。70,71,72,73,74,7
5,76はGF（2^m）乗算器で、２つのGF（2^m）の元を入力
し、積を出力する。77はGF（2^m）の元を入力し、逆元を
出力するGF（2^m）逆元器、85はGF（2^m）の元を入力し、
２乗を出力するGF（2^m）２乗器、83,84はGF（2^m）の元
を入力し、GF（2^m）のノルムＮ（ａ）を乗算するGF
（2^m）Ｎ（ａ）倍器、82はGF（2^m）の元を入力し、GF
（2^m）のトレースＴ（ａ）を乗算するGF（2^m）Ｔ（ａ）
倍器である。

次に第１の請求項の実施例による動作について以下に
説明する。まず、GF（2^m）Ｔ（ａ）倍器82は入力元Y₁に
Ｔ（ａ）を掛けてY₁・Ｔ（ａ）を出力し、GF（2^m）加算
器78は前記GF（2^m）Ｔ（ａ）倍器82の出力とGF（2^m）の
入力元Y₀を加えてY₀＋Y₁・Ｔ（ａ）を出力する。GF
（2^m）２乗器85はGF（2^m）の入力元Y₁を２乗してY₁ ²を
出力し、GF（2^m）Ｎ（ａ）倍器84はGF（2^m）２乗器85の
出力にＮ（ａ）を掛けてY₁ ²・Ｎ（ａ）を出力する。GF
（2^m）乗算器70は入力元X₀と加算器78の出力とを掛けて
元X₀（Y₀＋Y₁・Ｔ（ａ））を出力し、GF（2^m）乗算器71
は入力元X₁,Y₁を掛けて元X₁・Y₁を出力し、GF（2^m）乗
算器72は入力元X₀・Y₁を掛けて元X₀・Y₁を出力し、GF
（2^m）乗算器73は入力元X₁・Y₀を掛けて元X₁・Y₀を出力
し、またGF（2^m）乗算器74は入力元Y₀とGF（2^m）加算器
78の出力元と掛けて元Y₀（Y₀＋Y₁・Ｔ（ａ））を出力す
る。GF（2^m）Ｎ（ａ）倍器83はGF（2^m）乗算器71の出力
元にＮ（ａ）を掛けて元X₁・Y₁・Ｎ（ａ）を出力する。
GF（2^m）加算器79はGF（2^m）乗算器70の出力元とGF
（2^m）Ｎ（ａ）倍器83の出力元を加えてX₀（Y₀＋Y₁・Ｔ
（ａ））＋X₁・Y₁・Ｎ（ａ）を出力し、GF（2^m）加算器
80はGF（2^m）乗算器72と73の出力元とを加えてX₀・Y₁＋
X₁・Y₀を出力し、GF（2^m）加算器81はGF（2^m）乗算器74
の出力元とGF（2^m）Ｎ（ａ）倍器84の出力元とを加えて
Y₀（Y₀＋Y₁・Ｔ（ａ））＋Y₁ ²・Ｎ（ａ）を出力する。G
F（2^m）逆元器77はGF（2^m）加算器81の出力元の逆をと
り1/｛Y₀（Y₀＋Y₁・Ｔ（ａ））＋Y₁ ²・Ｎ（ａ）｝を出
力する。GF（2^m）乗算器75はGF（2^m）加算器79の出力元
とGF（2^m）逆元器77の出力元を掛けて元を出力し、GF（2^m）乗算器76はGF（2^m）加算器80の出力
元にGF（2^m）逆元器77の出力元を掛けて元を出力し、除算結果を得る。

また、上記除算結果にY₀＋Y₁・ａを掛けるとX₀・X₁・
ａになることは容易に計算できるので、この回路が入力
の除算を計算することが示される。

次に第２図に第１の請求項の他の実施例を示す。前記
第１図の実施例はGF（２）係数ｎ次既約多項式の任意の
根ａに対して構成したものであるが、特につまりＴ（ａ）＝１なる条件を付加すると、第２図のよ
うにも構成することができる。すなわち、図において、
X,YはGF（2ⁿ）の入力元であり、それぞれ第１図に示し
たGF（2ⁿ）の入力元に対応するものであり、ＺはGF
（2ⁿ）の出力元である。92,93,94,95,96はGF（2^m）加算
器、86,87,88,89,90,91はGF（2^m）乗算器、97はGF
（2^m）逆元器、100は入力元を２乗して出力するGF
（2^m）２乗器、98,99は入力元にノルムＮ（ａ）を掛け
て出力するGF（2^m）Ｎ（ａ）倍器である。

この第２図のガロア体GF（2ⁿ）除算回路が、入力X₀＋
X₁・ａおよびY₀＋Y₁・ａから、その商である（X₀＋X₁・
ａ）／（Y₀＋Y₁・ａ）を出力することは第１図の場合と
同様に示される。

次に第２図のガロア体除算回路を、ｎ＝８の場合にゲ
ート回路として構成した例をあげる。ここではａとし
て、GF（２）係数８次既約多項式X⁸＋X⁶＋X⁵＋X³＋１の
根を選ぶ。この時Ｔ（ａ）＝１である。またｂ＝a²³⁸と
おくと、ｂはGF（2⁴）の原始根となるので、GF（2⁴）の
元X₀,X₁,X₂,X₃,Y₀,Y₁,Y₂,Y₃,Z₀,Z₁,Z₂,Z₃をGF（2⁴）のG
F（２）上の基底〔1,b,b²,b³〕に関して表現することに
する。またこの時、b⁴＋ｂ＋１＝0,N（ａ）＝b³＋１で
ある。

この場合、第２図におけるGF（2^m）乗算器86,87,88,8
9,90,91は第４図のように構成できる。ここで22は０と
１で表わされるGF（2⁴）の元で、これはGF（2⁴）の元を
GF（２）上の基底〔1,b,b²,b³〕について表現した係数
であり、GF（2⁴）の入力元がとなることを示しており、同様に23はGF（2⁴）の元でGF
（2⁴）の入力元がとなることを示しており、また24は０と１で表わされる
GF（2⁴）の元で、GF（2⁴）が出力元となることを示す。25は排他的論理和ゲート（以下、XO
Rゲートという）、26は理論積ゲート（以下、ANDゲート
という）、27は論理和ゲート（以下、ORゲートという）
であり、この回路において出力元が入力元の積であるこ
とは容易に知られる。

また、第２図におけるGF（2^m）加算器92,93,94,95,96
は第５図のように構成できる。ここで、28,29,30は前述
した入力元および出力元であり、それぞれGF（2⁴）の元
で、28はGF（2⁴）の入力元がであることを示し、29はGF（2⁴）の入力元がであることを示し、さらに30はGF（2⁴）の力元がであることを示している。31はXORゲートであり、この
回路において出力元が入力元の和であることは容易に知
られる。

また、第２図におけるGF（2^m）２乗器100は第６図の
ようにGF（2⁴）の入力元をとするGF（2⁴）の元x₀,x₁,x₂,x₃を入力元32とし、GF（2
⁴）の出力元をとするGF（2⁴）の元z₀,z₁,z₂,z₃を出力元33としてXORゲ
ートで構成され、第５図はGF（2⁴）の入力元をとするGF（2⁴）の元x₀,x₁,x₂,x₃を入力元とし、GF
（2⁸）の出力元をとするGF（2⁴）の元z₀,z₁,z₂,z₃を出力元としてXORゲー
トで構成された第２図におけるGF（2^m）Ｎ（ａ）倍器9
8,99である。

第10図は第２図におけるGF（2^m）逆元器97で、GF
（2⁴）の元x₀,x₁,x₂,x₃を入力元、z₀,z₁,z₂,z₃を出力元
としたとき、第10図（ａ）はz₀、（ｂ）はz₁、（ｃ）は
z₂、（ｄ）はz₃をそれぞれ次の論理式より構成した回路
である。

z₀＝x₀＋x₁＋x₂＋x₃＋x₀・x₂＋x₁・x₂ ＋x₀・x₁・x₂＋x₁・x₂・x₃ z₁＝x₃＋x₀・x₁＋x₀・x₂＋x₁・x₃＋x₀・x₁・x₃ z₂＝x₂＋x₃＋x₀・x₁＋x₀・x₂＋x₀・x₃＋x₀・x₂・x₃ z₃＝x₁＋x₂＋x₃＋x₀・x₁＋x₀・x₂＋x₀・x₃＋x₀・x₂・x₃ ここで、x_i,z_j（i,j＝0,1,2,3）はそれぞれ０または
１を表わす。これは入力元がGF（2⁴）の元であり、出力元がGF（2⁴）の元であることを示している。ここで上記論理演算はGF
（２）上のものであり、従って和はXORゲート、積はAND
ゲートで実現できる。

次に第２図の請求項における発明の一実施例について
説明する。第３図は、ｎを偶数とするガロア体GF（２）
係数ｎ次既約多項式の任意の根ａ（ａはGF（2ⁿ）の元で
ある）をとなるように選択するとき、つまりｎ＝2mとなる部分体
GF（2^m）のトレースＴ（ａ）＝１とするときの部分体GF
（2^m）の演算器で構成したGF（2ⁿ）の乗除算共用回路で
ある。

図において、X,Y,ZはGF（2ⁿ）の入力元および出力元
であり、前述した第１の請求項における発明のときと同
様に機能する。また、１はGF（2ⁿ）入力演算手段、２は
GF（2ⁿ）逆元手段、３はGF（2ⁿ）出力演算手段であり、
第１の請求項における発明のときと同様に機能する。さ
らに5,6,7,8,9はGF（2^m）の加算器で、10,11,12,13,14,
15はGF（2^m）乗算器で、16はGF（2^m）逆元器、17はGF
（2^m）２乗器、18,19はGF（2^m）Ｎ（ａ）倍器である。
４はスイッチ手段としてのスイッチＳであり、ハイレベ
ル（以下、“H"または“H"レベルという）のとき乗算、
ローレベル（以下、“L"または“L"レベルという）のと
き除算を回路へ指示できる。21は前記GF（2ⁿ）逆元回路
の出力を入力し、スイッチＳ＝“H"のとき、GF（2^m）の
単位元を出力し、Ｓ＝“L"のとき、入力をそのまま出力
するGF（2^m）選択器であり、２は入力元22,23に対し、
スイッチＳ＝“H"のとき、出力元24へ入力元22,23の和
を、出力元25へ入力元22を出力し、Ｓ＝“L"のとき、出
力元22を、出力元25へ入力元22,23の和を出力するGF（2
^m）加算出力選択器である。

次に第２の請求項の実施例による動作について以下説
明する。スイッチＳ＝“H"（乗算指示）の場合GF（2^m）
加算器５は入力元X₀,X₁を加えて元X₀＋X₁を出力する。G
F（2^m）加算出力選択器20は、入力元22,23つまりY₀,Y₁
に対して、出力元24にY₀＋Y₁、出力元25にY₀を出力す
る。GF（2^m）乗算器10は前記GF（2^m）加算器５の出力お
よび前記GF（2^m）加算出力選択器20の出力元24を入力し
て元（X₀＋X₁）・（Y₀＋Y₁）を出力し、GF（2^m）乗算器
11は入力元X₀および前記GF（2^m）加算出力選択器20の出
力元25を入力して元X₀・Y₀を出力し、GF（2^m）Ｎ（ａ）
倍器18は入力元X₁,Y₁を乗算するGF（2^m）乗算器12の出
力元に対し、GF（2^m）のノルムＮ（ａ）と乗算して元X₁
・Y₁・Ｎ（ａ）を出力する。GF（2^m）加算器７は前記GF
（2^m）乗算器10の出力元および前記GF（2^m）乗算器11の
出力元を入力して元X₀・Y₀＋（X₀＋X₁）・（Y₀＋Y₁）を
出力し、GF（2^m）加算器８は前記GF（2^m）乗算器11の出
力元および前記GF（2^m）Ｎ（ａ）倍器の出力元を入力し
て元X₀・Y₀＋X₁・Y₁・Ｎ（ａ）を出力する。

このときGF（2ⁿ）逆元手段による演算は実行される
が、前記スイッチＳより乗算指示がされているため、GF
（2^m）選択器21はGF（2^m）の単位元を前記GF（2ⁿ）逆元
手段の出力とは無関係に出力する。

さらにGF（2^m）乗算器14は前記GF（2^m）加算器８の出
力元および前記GF（2^m）選択器21から出力された単位元
を入力して、出力元Z₀＝X₀・Y₀＋X₁・Y₁・Ｎ（ａ）を出
力し、GF（2^m）乗算器15により、前記GF（2^m）加算器７
の出力元および前記GF（2^m）選択器21から出力される単
位元を入力して、出力元Z₁＝X₀・Y₀＋（X₀＋Y₁）・（Y₀
＋Y₁）を出力し、演算結果Ｚ＝（X₀・Y₀＋X₁・Y₁・Ｎ（ａ））＋｛X₀・Y₀（X₀＋X₁）・（Y₀・Y₁）｝・ａを得る。

スイッチＳ＝“L"（除算指示）の場合、前述したGF
（2ⁿ）乗算手段の動作は同じであるが、GF（2^m）加算出
力選択器20の出力元24にY₀、出力元25にY₀＋Y₁を出力す
るようになり、GF（2^m）加算器７の出力元はX₁・Y₀＋X₀
・Y₁となり、GF（2^m）加算器８の出力元はX₀・（Y₀＋
Y₁）＋X₁・Y₁・Ｎ（ａ）となる。GF（2^m）加算器６は入
力元Y₀,Y₁を加算し、元Y₀＋Y₁を出力する。GF（2^m）乗
算器13は入力元Y₀および前記GF（2^m）加算器６の出力元
を入力し、元Y₀（Y₀＋Y₁）を出力する。GF（2^m）Ｎ
（ａ）倍器19は、入力元Y₁を２乗するGF（2^m）２乗器17
の出力元を入力し、元Y₁ ²・Ｎ（ａ）を出力する。GF（2
^m）逆元器16は、前記GF（2^m）乗算器13の出力元および
前記GF（2^m）Ｎ（ａ）倍器19の出力元の和をとるGF
（2^m）加算器９の出力元を入力し、逆元｛Y₀・（Y₀＋
Y₁）＋Y₁ ²・Ｎ（ａ）｝^-1を出力するが、この場合（Ｓ
＝“H"の場合）、GF（2^m）選択器は前記GF（2^m）逆元器
16の出力元をそのまま出力し、前記GF（2ⁿ）出力演算手
段により前述した第１の請求項におけるガロア体除算回
路と同様の除算結果、つまり、を得る。また、上記除算結果にY₀＋Y₁・ａを掛けるとX₀
＋X₁・ａになることは容易に計算できるので、この回路
が入力の除算を計算することがで示される。

次に第２図のガロア体除算回路と同様にｎ＝８の場合
にゲート回路として構成した例をあげる。ここではａと
して、GF（２）係数８次既約多項式X⁸＋X⁶＋X⁵＋X³＋１
の根を選ぶ。この時Ｔ（ａ）＝１である。またｂ＝a²³⁸
とおくと、ｂはGF（2⁴）の原始根となるので、GF（2⁴）
の元X₀,X₁,X₂,X₃,Y₀,Y₁,Y₂,Y₃,Z₀,Z₁,Z₂,Z₃をGF（2⁴）
のGF（２）上の基底〔1,b,b²,b³〕に関して表現するこ
とにする。またこの時、b⁴＋ｂ＋１＝0,N（ａ）＝b³＋
１である。

この場合、前述した第１の請求項のときと同様に、第
３図のガロア体乗除算共用回路におけるGF（2^m）乗算器
10,11,12,13,14,15は第４図、GF（2^m）加算器5,6,7,8,9
は第５図、GF（2^m）２乗器17は第５図、GF（2^m）Ｎ
（ａ）倍器18,19は第７図、GF（2^m）逆元器16は第10図
のように構成されている。

また、第８図は第２図におけるGF（2^m）の加算出力選
択器20で、A,BをGF（2⁴）の入力元とし、CDをGF（2⁴）
の出力元として、XORゲート,ANDゲート，否定ゲート
（以下、NOTゲートという）により、スイッチＳが“H"レベルのとき、Ｃ＝Ａ＋ＢＤ＝Ａ “L"レベルのとき、Ｃ＝A, Ｄ＝Ａ＋Ｂとなるように構成されている。

第９図は第２図におけるGF（2^m）選択器21で、GF
（2⁴）の入力元をとするGF（2⁴）の元x₀,x₁,x₂,x₃を入力元とし、GF
（2⁴）の出力元とするGF（2⁴）の元z₀,z₁,z₂,z₃を出力元として、ORゲ
ート,ANDゲート,NOTゲートにより、スイッチＳが“H"レベルのとき、 z₀＝1,z₁＝z₂＝z₃＝０ “L"レベルのとき、 x_i＝z_i（ｉ＝0,1,2,3）となるように構成されている。

〔発明の効果〕

以上のように、この発明によれば、GF（2ⁿ）の乗除算
共用回路を部分体GF（2^m）の演算器で構成したので、従
来のシフトレジスタを用いた乗算回路や、逆元ROMを用
いた除算回路に比べて高速で、ハードウェア量を減少で
きるとともに、スイッチ手段の切換指示により乗算およ
び除算回路の共用を可能にする効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例によりGF（2ⁿ）の除算回
路、第２図はこの発明の他の実施例によるGF（2ⁿ）の除
算回路、第３図はこの発明のさらに他の実施例によるGF
（2ⁿ）の乗除算共用回路、第４図はGF（2⁴）乗算器を論
理回路、第５図はGF（2⁴）加算器を示す論理回路、第６
図はGF（2⁴）２乗器を示す論理回路、第７図はGF（2⁴）
Ｎ（ａ）倍器を示す論理回路、第８図はGF（2⁴）加算出
力選択器を示す論理回路、第９図はGF（2⁴）選択器を示
す論理回路、第10図（ａ）から（ｄ）までは、GF（2⁴）
逆元器を示す論理回路、第11図は従来の乗算回路の動作
を示す説明図、第12図は従来の乗算回路、第13図は従来
のGF（2⁸）除算回路である。１はGF（2ⁿ）入力乗算手段、２はGF（2ⁿ）逆元手段、３
はGF（2ⁿ）出力乗算手段、４はスイッチＳ（スイッチ手
段）、21はGF（2^m）選択器である。なお、図中、同一符号は同一、又は相当部分を示す。

フロントページの続き (56)参考文献特開平１−181232（ＪＰ，Ａ) 特開昭58−219851（ＪＰ，Ａ) 特開昭58−219852（ＪＰ，Ａ) 特開昭63−90920（ＪＰ，Ａ) 特開昭63−86926（ＪＰ，Ａ) 特開昭63−276329（ＪＰ，Ａ) 特開昭60−24650（ＪＰ，Ａ) 電子情報通信学会技術研究報告、ＩＴ 86−95，Ｐ．37−40 電子情報通信学会技術研究報告、ＩＴ 87−54，Ｐ．１−６電子情報通信学会技術研究報告、ＩＴ 86−45，Ｐ．37−42 電子情報通信学会論文誌Ｖｏｌ．Ｊ 60−Ｄ，Ｎｏ．９（1977）Ｐ．761−762

Claims

(57)【特許請求の範囲】

【請求項１】ｎ＝2mを偶数とするガロア体GF（2ⁿ）の元
Ｘ及びＹを入力元、GF（２）の元を係数とするｎ次既約
多項式の根ａ、Ｎ（ａ）＝a²⁺¹、Ｔ（ａ）＝a²＋ａと
し、部分体GF（2^m）の元であるX₀,X₁,Y₀,Y₁とY₀・Ｔ
（ａ）を入力し、U₀＝X₀・（Y₀＋Y₁・Ｔ（ａ）＋X₁・Y₁
・Ｎ（ａ）およびU₁＝X₀・Y₁＋X₁・Y₀を出力するGF
（2ⁿ）入力乗算手段と、 Y₀,Y₁を入力して、V₀＝1/Y₀・（Y₀＋Y₁・Ｔ（ａ）＋Y₁ ²
・Ｎ（ａ））を出力するGF（2ⁿ）逆元手段と、前記U₀,U₁,V₀を入力して、Z₀＝U₀・V₀及びZ₁＝U₁・V₀を
出力するGF（2ⁿ）出力乗算手段とを備えたガロア体除算
回路。
【請求項２】ｎ＝2mを偶数とするガロア体GF（2ⁿ）の元
Ｘ及びＹを入力元、GF（２）の元を係数とするｎ次既約
多項式の根ａ、Ｎ（ａ）＝a²⁺¹、Ｔ（ａ）＝a²＋ａと
し、部分体GF（2^m）の元であるX₀,X₁,Y₀,Y₁を入力し、
選択スイッチで乗算指示をした時には、U_0-1＝X₀・Y₀＋
（X₀＋X₁）・（Y₀＋Y₁）及びU_1-1＝X₀・Y₀＋X₀・Y₁・Ｎ
（ａ）を出力し、前記選択スイッチで除算指示をした時
には、U_0-2＝X₁・Y₀＋X₀・Y₁及びU_1-2＝X₀・（Y₀＋Y₁）
＋X₁・Y₁・Ｎ（ａ）を出力するGF（2ⁿ）入力乗算手段
と、前記選択スイッチで乗算指示をした時には、_0-1＝GF（2
^m）の単位元を出力し、前記選択スイッチで除算指示を
した時には、V₀＝1/Y₀・（Y₀＋Y₁＋Y₁ ²・Ｎ（ａ））を
出力するGF（2ⁿ）逆元手段と、選択スイッチで乗算指示をした時には、前記U_0-1,U_1-1,
V_0-1を入力して、Z₀＝U_0-1・V_0-1及びZ₁＝U_0-1・V
_0-1を、前記選択スイッチで除算指示をした時には、前
記U_0-2,U_1-2,V_0-2を入力して、Ｚ＝U_0-2・V_0-2及びZ₁＝
U_0-2・V_0-2を演算して出力するGF（2ⁿ）出力乗算手段と
を備えたガロア体乗除算共用回路。