JPS6390920A - ガロア体除算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデジタル信号処理回路に関し、特に、符号化、
復号化回路において用いられるガロア体（ｇａｕｏｉｓ
体：加減乗除の四則演算が行える数の集合で元の数が有
限であるもの）上の除算回路に関する。

［従来技術］ ガロア体の元は、ベクトル表現と、指数表現の２種類が
あり、元の数かｇであるガロア体をＧＦ（ｇ）で表わせ
ばＧＦ（２８）上で 原始多項式 ％式％ から生成される元を例にとると、α８は次のように表わ
される。

指数表現　　　　ベクトル表現 α８−８　　：　　００１１１１０１ このベクトル表現はビット構成を表わし、ベクトル表現
の元同士の除算は複雑であるので、通常指数表現になお
して計算されている。

ベクトル表現　　　指数表現 通常、このＶＥ（ベクトル−指数）変換、ＥＶ（指数−
ベクトル）変換にはＲＯＭが用いられている。

［発明が解決しようとする問題点］ しかしながら、第４図のように、１クロツクで除算を行
う場合、ＲＯＭが３つ必要であり、第５図のようにＶＥ
変換ＲＯＭとＶＥ変換ＲＯＭを１つつつで除算を行うに
はレジスタを用いて、１クロ・ツク目で−ｂをう・ソチ
し、２クロ・ツク目のａと加えるために２クロツク必要
であった。

更に、ベクトル表現の元同士を直ｔＪｊ　ＲＯＭを用い
て除算する場合、ガロア体の元の数が多いと、非常に大
きなＲＯＭが必要であった。

［発明か解決しようとしている問題点コ本発明は、上記
事情に鑑みてなされたもので、ＲＯＭを用いず、できる
だけ小さな回路量でガロア体の元の除算を行う除算回路
を提倶することを目的とする。

［実施例］ 以下本発明の詳細な説明する。

例えばＧＦ（α２５４）上でｙ／ｘはガロア体の巡回性
から次のように変形される。

ｙ　／　Ｘ　＝ｙ　−ｘ　−１＝ｙ　、　ｘ　２　Ｓ　
４（α２５５−１−α０．従ってα２５４＝α−Ｉ）Ｘ
２５４はＲＯＭを用いれば簡単であるが、ここではゲー
ト回路によって構成することを考える。

ガロア体の性質からｘ２ｍ（ｍ＝　１．２．−−−−）
回路は簡単に構成できる。しかし、Ｘ２５４　はＸ２１
″ではないのでｘ２ｍ回路と乗算器を用いてできるだけ
簡単に回路を構成することを考える。Ｘ２５４を次のよ
うに分解する。

Ｘ２５４　＝Ｘ２　＋Ｘ４　＋Ｘ８　＋Ｘ１６＋　ｘ３
２　＋　Ｘ　６４　＋　Ｘ　ｌ　２　Ｉｓ従って、Ｘ２
５４を求めるにはＸからｘ２１（ｌ＝１．２．−−−−
７）を生成しながら、その値を順次乗じていけはよいこ
とがわかる。またｘ　２１はｘ２をｉ回繰り返すことに
よって生成できるので、第１図に示すように実施例の除
算回路をｘ２２回路と乗算回路２、更に乗算回路２にＸ
Ｄ、ＹＤを人力するラッチ３，３、ＸＤ、ＹＤについて
の初期値を人力するセレクタ４．４で構成する。ここで
、■はＥｘｌｕｓｉｖｅＯＲ（排他的論理和）回路を表
わしている。その動作タイミングを第３図に示す。

×２回路は人力Ｘのベクトル表現を Ｘ”Ｖ７　Ｑ７　＋Ｖ６　ａｓ　＋ｖ５　（１”　＋Ｖ
４　ａａ＋Ｖ３α３＋Ｖ２α２＋Ｖ１α＋Ｖ０ とすると、原始多項式Ｐ　（ｘ）＝　Ｘ８　＋Ｘ４　＋
×３　＋Ｘ２　＋１の場合、 Ｘ２＝Ｖ６α７　＋　（Ｖ６　＋ｖ５　＋ｖ３　）α６
＋Ｖ５　　α５　　＋　　（Ｖ７　　＋Ｖ５　　＋Ｖ４
　　＋Ｖ２　　）　　α４＋　　（Ｖ６　　＋Ｖ４　）
　　α３　　＋　　（Ｖ６　　＋Ｖ５　　＋Ｖ４＋Ｖ１
　　）ａ２　＋Ｖ７　　ａ＋　　（Ｖ７　　＋Ｖ６　　
＋Ｖ４＋Ｖｏ　） と表わせ、第３図の構成で実現できる。

［発明の効果］ 以上説明したように、本発明には上記のように構成した
からＲＯＭを用いず小さな回路規模で除算回路が実現で
きる。

これによってゲートアレイ化する場合、除算回路を小さ
な部分回路として用いることができる。

【図面の簡単な説明】

第１図は本発明に係るガロア体除算回路の構成図、第２
図はその動作タイミングチャート、第３図は×２回路の
構成図、第４図、第５図は従来の除算回路の構成図であ
る。 １−−−−ｘ　２回路　２−一一一乗算回路３−−−−
ラツチ　４−一一一セレクタ■−−−−ＥＸＯＲ（排他
的論理和）回路第３図

Claims (1)

【特許請求の範囲】
1. （１）入力ｘに対してｘ＾２＾ｍを出力するｘ＾２＾ｍ
   （ｍ＝１、２−−−−）回路と、該ｘ＾２＾ｍ回路の出
   力を順次乗算してｘ−１＝ｘ＾２＾ｍを求めｙ／ｘをｙ
   とｘ＾２＾ｍの乗算で求める乗算回路から構成されたガ
   ロア体除算回路。