JPS6393227A - ガロア体乗算回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデジタル信号処理回路に関し、特に符号化又は
、復号化回路において用いられるガロア体（Ｇａｌｏｉ
ｓ体、加減乗除の四則演算が行える数の集合で元の数が
有限であるもの）上の乗算回路に関する。

（従来の技術〕 ガロア体の元は、ベクトル表現と、指数表現の２種類が
あり、元の数が９であるガロア体をＧＦ（ｑ）で表わす
とすればＧＦ　（２８）上で原始多項式ｐ　（ｘ）＝ｘ
’　＋ｘ４＋ｘ３　＋ｘ２　＋１から生成される元を例
にとると、Ｃ８は次のように表わされる。

このベクトル表現（指数表現８：ベクトル表現ｏｏｚｚ
ｏｔ）はビット構成を表わし、ベクトル表現の元同士の
乗算は複雑であるので、通常指数表現になおして計算し
ている。

ａ’　−ａ”　−ＶＥ変１’Ａ−ａ　＋　ｂ　　Ｅ　Ｖ
変換−１１Ｔ　　　　　Ｃ１・・・ ベクトル表現　　　　　指数表現 このＶＥ（ベクトル−指数）変換、ＥＶ（指数−ベクト
ル変換にはＲＯＭが用いられている。

（発明が解決しようとする問題点） その為第４図のように１クロツクで乗算を行なう場合Ｒ
ＯＭが３つ必要であり、第５図のようにＶＥ変換ＲＯＭ
とＥＶ変換ＲＯＭを１つづつで乗算を行なうにはレジス
タを用いて１クロツク目でａをう・ソチし、２クロツク
目のｂとカロえるために２クロツク必要であった。

更に、ベクトル表現の元同士を直接ＲＯＭを用いて乗算
する場合、ガロア体の元の数が多いと、非常に大きなＲ
ＯＭが必要であった。

（問題を解決するための手段） 本発明は上記の事情に鑑みてなされたもので、ＲＯＭを
用いず小さな回路でガロア体の元の乗算を行うことを可
能にした乗算回路を提供するものである。

（実施例〕 以下、本発明の詳細な説明する。

例えば・、ＧＦ（２８）上の乗算回路の実施例について
入力ｘ、ｙを次のように表わせば、ｘ＝ｘ、　　・α７
＋ｘ６　・α６＋×５　・α５＋ｘ４　ゝ　α４　＋ｘ
３　・　α３　＋ｘ２　°　α２　＋×　１８　α　＋
　Ｘ。

’／＝’／ｌ　　・　α７　＋ｙ６　・　α６　＋ｙ５
　・　α５　＋ｙ４　・　α４　＋ｙ、　―　α３　＋
ｙ２　・　α２　＋ｙ　１　°　α　＋　’ｉ。

ｚ＝ｘ’ｙは次のように表わせる。

ｚ＝ｘ７（ｙ・α勺＋Ｘも（ｙ・α６）＋−−−−×２
（ｙ・α２）＋ｘ＋（ｙ　・ａ）　＋Ｘｏ　　・ｙそこ
で、ｙの値に各々１〜α７を乗せておいて、その出力を
ｘＯ〜ｘ７が１のとき通し、０のときＯとして、各出力
のＥＸＯＲをとればＺが生成される。そのブロック回路
を第１図に示す。

ここでヤはパスラインを表わす。第１図のＡＮＤ回路■
の構成は第２図に示す。ｙに順次αを乗じ（α回路４の
構成は第３図に示す。）るために、最初セレクタ３をｙ
側にし、ｙをレジスタｌにとりこみ、その出力とＸＯの
ＡＮＤをとることによってｙ’Ｘｏが出力される。その
出力をクリアされたレジスタ２の出力とＥＸＯＲにレジ
スタ２にとりこむ。次に、セレクタ３をα回路側にし、
そのレジスタ１出力にαを乗じたものをレジスタ１にと
りこみ、その出力α・ｙとＸｌのＡＮＤをとることによ
ってＸ＋　　（ｙ・α）が出力される。

その出力とレジスタ２の出力Ｘ。−ｙとＥＸＯＲ（排他
的論理和）回路■を通すことで出力Ｘ、・（ｙ・α）＋
Ｘｏ　　−ｙかレジスタ２にとりこまれる。以上同様に
×７まで繰り返すことによりＺの式を実現できる。ここ
で、クリアはＸｏ毎にロウとなる信号である。

（発明の効果） 以上説明したように、本発明によればＲＯＭを用いず小
さな回路量でガロア体上の乗算が行なえる乗算回路を提
供できる。

これによってゲートアレイ化する場合、乗算回路を小さ
な部分回路として用いることができる。

【図面の簡単な説明】

第１図は本発明に係る乗算回路を示す図、第２図は第１
図のＡＮＤ回路の構成を示す図、第３図は第１図のα回
路の構成を示す図、第４図、第５図は従来の乗算回路を
示す図である。 〇−−−−Ａ　Ｎ　Ｄ回路、 ■−−−−Ｅｘｃｌｕｓｉｖｅ　ＯＲ（排他的論理和）
回路、六−一一一バスライン。

Claims (1)

【特許請求の範囲】
1. （１）ガロア体ＧＦ（２＾ｍ）上の元ｘ、ｙにおいてｘ
   ＝ｘ＿ｍ＿−＿１・α＾ｍ＾−＾１＋ｘ＿ｍ＿−＿１・
   α＾ｍ＾−＾２＋−−−−ｘ＿１・α＋ｘ＿０ ｚ＝ｘ・ｙ＝ｘ＿ｍ＿−＿１・（ｙ・α＾ｍ＾−＾１）
   ＋ｘ＿ｍ＿−＿２・（ｙ・α＾ｍ＾−＾２）＋−−＋ｘ
   ＿ｌ（ｙ・α）＋ｘ＿０・ｙとなることを利用して、ｙ
   にαを乗じる乗算手段と、そのときのｘｌ（ｌ＝０−−
   ｍ−１）が１のとき、ｙ・αｌを出力し、０のとき０を
   出力するゲート回路と、該ゲート回路の出力をラッチす
   るラッチ回路と、該ラッチ回路の出力と前記ゲート回路
   の出力の排他的論理和を出力するＥＸＯＲ回路から成る
   ことを特徴とするガロア体乗算回路。