JPH0322024A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH0322024A JPH0322024A JP15764689A JP15764689A JPH0322024A JP H0322024 A JPH0322024 A JP H0322024A JP 15764689 A JP15764689 A JP 15764689A JP 15764689 A JP15764689 A JP 15764689A JP H0322024 A JPH0322024 A JP H0322024A
- Authority
- JP
- Japan
- Prior art keywords
- multiplier
- multiplicand
- data
- input
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000007792 addition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は乗算器に関し、特にビット長の長いデータ用の
乗算器に関する。
乗算器に関する。
従来のかかるビット長の長いデータ用の乗算器は、画像
処理の様にビット長の長いデータの処理とビット長の短
いデータの処理が混在する技術分第２図（ａ）に示すよ
うに、従来の乗算器はキャリー完結型の反復セル型乗算
器が使われてかｂ１ここでは４ビットデータの乗算を１
６個の単位回路Ｂｏ，，＝８１５を用いて行っている。
処理の様にビット長の長いデータの処理とビット長の短
いデータの処理が混在する技術分第２図（ａ）に示すよ
うに、従来の乗算器はキャリー完結型の反復セル型乗算
器が使われてかｂ１ここでは４ビットデータの乗算を１
６個の単位回路Ｂｏ，，＝８１５を用いて行っている。
４ビットデータＸ，Ｙの乗算結果Ｐは次の式で求まる。
尚、ここでＸｏ〜Ｘ３はデータＸを形成する被乗数、Ｙ
ｏ−Ｙ３はデータＹを形成する乗数，Ｋ．＃Ｋ３は部分
積の加算数である前段の和出カｓ Ｃｏ””３はキャ
リー入力ｓ ＰＯ”’Ｐ７は乗算結果Ｐを形成する出カ
をそれぞれ表わしている。
ｏ−Ｙ３はデータＹを形成する乗数，Ｋ．＃Ｋ３は部分
積の加算数である前段の和出カｓ Ｃｏ””３はキャ
リー入力ｓ ＰＯ”’Ｐ７は乗算結果Ｐを形成する出カ
をそれぞれ表わしている。
Ｘ＝ｘ３ ｘ２ ＸＩ ＸＱ
Ｙ＝ｙ３ｙ２ｙｌｙｏ
とすると、ｘｘｙ＝ｐは、
Ｘ＝ｘ３ Ｘ２ＸＩ ＸＱ
ＸｓＹｏ Ｘ２Ｙｏ Ｘｔｙｏ Ｘｏ）’ｏｘ３ｙｌＸ
２ｙｌｘ１ｙＩＸＯｙＩ Ｘ３ｙ２ Ｘ２ｙ２ ＸＩ）’２ ＸｏＹｚＸａｙ３
Ｘ２Ｙ３ ＸｘＹｓ Ｘｏ）’ａＰ＝Ｐ７Ｐ６ Ｐ５
Ｐ４ Ｐ３ Ｐ２ ＰＩ Ｐ０ ・・・・・・（１）と
なる。
２ｙｌｘ１ｙＩＸＯｙＩ Ｘ３ｙ２ Ｘ２ｙ２ ＸＩ）’２ ＸｏＹｚＸａｙ３
Ｘ２Ｙ３ ＸｘＹｓ Ｘｏ）’ａＰ＝Ｐ７Ｐ６ Ｐ５
Ｐ４ Ｐ３ Ｐ２ ＰＩ Ｐ０ ・・・・・・（１）と
なる。
ここで、上述した乗算器を用いてかかる（１）式の乗算
を行なう場合について説明する。まず，被乗数Ｘはｘ０
〜ｘ３よシ入力し、筐た乗数Ｙはｙ０〜ｙ３よｂ入力す
る。
を行なう場合について説明する。まず，被乗数Ｘはｘ０
〜ｘ３よシ入力し、筐た乗数Ｙはｙ０〜ｙ３よｂ入力す
る。
次に、第２図（ｂ）に示すように，単位回路Ｂを構或す
るＡＮＤゲー｝Ｔによシそれぞれの部分積を作る。次に
、この部分積を全加算器人を用いて順次加算することに
よシ、（１）式に示す乗算結果Ｐが求められる。尚、全
加算器Ａに入力されるＣはキャリー入力（前段のキャリ
ー出力）であ’）ｓＣｏはキャリー出力、Ｋは部分積の
加算数（前段の和出力）、Ｓは和出力である。
るＡＮＤゲー｝Ｔによシそれぞれの部分積を作る。次に
、この部分積を全加算器人を用いて順次加算することに
よシ、（１）式に示す乗算結果Ｐが求められる。尚、全
加算器Ａに入力されるＣはキャリー入力（前段のキャリ
ー出力）であ’）ｓＣｏはキャリー出力、Ｋは部分積の
加算数（前段の和出力）、Ｓは和出力である。
上述した従来のビット長の長いデータ用の乗算器は、長
いデータの演算であれ，短かいデータの演算であれ、同
時には一つの演算しか処理できず、短かいデータの演算
の場合には大部分が使用されていない。例えば、３２ビ
ット×３２ビットの乗算器を用いて８ビット×８ビット
のデータの乗算を行なう場合には、乗算器の上位２４ビ
ット分は使用されていない。
いデータの演算であれ，短かいデータの演算であれ、同
時には一つの演算しか処理できず、短かいデータの演算
の場合には大部分が使用されていない。例えば、３２ビ
ット×３２ビットの乗算器を用いて８ビット×８ビット
のデータの乗算を行なう場合には、乗算器の上位２４ビ
ット分は使用されていない。
従って、従来のビット長の長いデータ用の乗算器は、画
像処理のようにビット長の長いデータの処理と単純計算
のようにビット長の短かいデータの処理とが温在するよ
うな場合に、ビット長の短かいデータの乗算が非能率的
になるという欠点がある。
像処理のようにビット長の長いデータの処理と単純計算
のようにビット長の短かいデータの処理とが温在するよ
うな場合に、ビット長の短かいデータの乗算が非能率的
になるという欠点がある。
本発明の目的は、かかるビット長の長いデータ用の乗算
器にかいて、ビット長の短かいデータの演算を効率よく
行なうことのできる乗算器を提供することにある。
器にかいて、ビット長の短かいデータの演算を効率よく
行なうことのできる乗算器を提供することにある。
本発明の乗算器は、乗数および被乗数が入力される複数
の単位回路と、前記単位回路に入カする乗数あるいは被
乗数並びにその乗数および被乗数を無効にするためのコ
ントロール信号を入力する２入力ＡＮＤゲートとを含む
ことを特徴としている。
の単位回路と、前記単位回路に入カする乗数あるいは被
乗数並びにその乗数および被乗数を無効にするためのコ
ントロール信号を入力する２入力ＡＮＤゲートとを含む
ことを特徴としている。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図（ａ） ， （ｂ）はそれぞれ本発明の一実施例
を示す乗算器の回路図および単位回路の構成図である．
第１図（ａ）に示すように、本実施例も従来例同様に４
ビット×４ビットの乗算器を例にとシ、２ビット×２ビ
ットの２つの乗算を同時に行なう場合を説明する。
を示す乗算器の回路図および単位回路の構成図である．
第１図（ａ）に示すように、本実施例も従来例同様に４
ビット×４ビットの乗算器を例にとシ、２ビット×２ビ
ットの２つの乗算を同時に行なう場合を説明する。
筐ず，４ビットデータＸ，Ｙの乗算結果ｐＦｉ前記（１
）式で求められる。
）式で求められる。
次に、（ｘ３Ｘ２） ｅ （ＸｔＸｏ）ｔ （Ｊ３Ｙ２
）ｅ （ｙｔ）’ｏ）の４つの２ビットデータを、 （ｘｓ ｘｚ） （Ｘ１ｘｏ） ＝ ＸＩ（ｙｓ ｙｚ
） （ｙｔ ｙｏ） ＝ Ｙ １と書き表わし， （Ｘｓ Ｘｚ） Ｘ （ｙａ ）’２） ＝ Ｄ（ＸＩ
Ｘｏ） Ｘ （Ｙｘ ）’ｏ） ＝ Ｅの２つの乗算結
果Ｄ，Ｅを求める。
）ｅ （ｙｔ）’ｏ）の４つの２ビットデータを、 （ｘｓ ｘｚ） （Ｘ１ｘｏ） ＝ ＸＩ（ｙｓ ｙｚ
） （ｙｔ ｙｏ） ＝ Ｙ １と書き表わし， （Ｘｓ Ｘｚ） Ｘ （ｙａ ）’２） ＝ Ｄ（ＸＩ
Ｘｏ） Ｘ （Ｙｘ ）’ｏ） ＝ Ｅの２つの乗算結
果Ｄ，Ｅを求める。
Ｘ Ｂ Ｘ ２
ＸＩ Ｘｏ
Ｘ３Ｙｘ Ｘｚｙ２ ＸｘｙＯ
ＸｏＹｏｄ３ ｄ２ ｄ１ ｄ（１ ＝Ｄ
ｅ３ ｅ２ ｅ１ ｅ６ ＝Ｅここで、前述
した（１）式にかいてｘ２）’Ｏ ｌ ｘｓＹｏ ＋
ＸｚＹ１ ＋Ｘｓ３’１＋Ｘｏ３’２＊Ｘｘｙｚ＊Ｘｏ
ｙａ＋Ｘ１ｙａをそれぞれＯとすれば、ＤＸＥ＝Ｐ となる。
ＸｏＹｏｄ３ ｄ２ ｄ１ ｄ（１ ＝Ｄ
ｅ３ ｅ２ ｅ１ ｅ６ ＝Ｅここで、前述
した（１）式にかいてｘ２）’Ｏ ｌ ｘｓＹｏ ＋
ＸｚＹ１ ＋Ｘｓ３’１＋Ｘｏ３’２＊Ｘｘｙｚ＊Ｘｏ
ｙａ＋Ｘ１ｙａをそれぞれＯとすれば、ＤＸＥ＝Ｐ となる。
次に，かかる乗算器の回路動作を説明する。
筐ず、第１図（ａ）に示すように、本実施例は被乗数ｘ
６”ｘ３Ｔｈよび乗数Ｙｏ−’Ｉｓが入力される複数の
単位回路ｎｏ−１３ｔｓと，これら単位回路Ｂ。−８１
５に入力する乗数あるいは被乗数並びに任意の単位回路
に入力する乗数あるいは被乗数を無効にするためのコン
トロール信号ＣＯＮＴとを入力する２入力ＡＮＤグー｝
Ｇｏ”Ｇｓとを有し、乗算結果の各桁Ｐｏ−Ｐ，を得る
構成である。
６”ｘ３Ｔｈよび乗数Ｙｏ−’Ｉｓが入力される複数の
単位回路ｎｏ−１３ｔｓと，これら単位回路Ｂ。−８１
５に入力する乗数あるいは被乗数並びに任意の単位回路
に入力する乗数あるいは被乗数を無効にするためのコン
トロール信号ＣＯＮＴとを入力する２入力ＡＮＤグー｝
Ｇｏ”Ｇｓとを有し、乗算結果の各桁Ｐｏ−Ｐ，を得る
構成である。
筐た、これら単位回路１３ｏ−Ｂ１ｓの各々は、第１図
（ｂ）に示すように、被乗数Ｘ，乗数Ｙの部分積の１桁
を求めるＡＮＤゲー｝Ｔと、このＡＮＤゲートＴの出力
と部分積の加算数になるＫとキャリー入力Ｃを加算して
和出力Ｓ＞よびキャリー出力ＣＯを出力する全加算器Ａ
とをもって構成されている．今、コントロール信号ＣＯ
ＮＴに０が入力されると、ＡＮＤゲートＧｏ−０３に入
力される他の入力，すなわち乗数，被乗数に関係な（Ａ
ＮＤゲートＧｏ〜Ｇ３の出力はＯとなる。従って、その
出力が入力される単位回路Ｂ２ ＋Ｂ３ ＋Ｂ６ ＋Ｂ
？ ＋Ｂ８ ｇＢ９ ＋Ｂｌ２ ｔＢｌ３のＡＮＤゲー
トＴの出力も０となるので、これら単位回路Ｂｚ，Ｈａ
，Ｂｓ，Ｂｙ，Ｂｓ，Ｂｅ，Ｂｔｚ，Ｂｘ３の和出力Ｓ
はＳ＝Ｋ■Ｃとなシ、キャリー出力ＣＯ＝ＫＣとなる。
（ｂ）に示すように、被乗数Ｘ，乗数Ｙの部分積の１桁
を求めるＡＮＤゲー｝Ｔと、このＡＮＤゲートＴの出力
と部分積の加算数になるＫとキャリー入力Ｃを加算して
和出力Ｓ＞よびキャリー出力ＣＯを出力する全加算器Ａ
とをもって構成されている．今、コントロール信号ＣＯ
ＮＴに０が入力されると、ＡＮＤゲートＧｏ−０３に入
力される他の入力，すなわち乗数，被乗数に関係な（Ａ
ＮＤゲートＧｏ〜Ｇ３の出力はＯとなる。従って、その
出力が入力される単位回路Ｂ２ ＋Ｂ３ ＋Ｂ６ ＋Ｂ
？ ＋Ｂ８ ｇＢ９ ＋Ｂｌ２ ｔＢｌ３のＡＮＤゲー
トＴの出力も０となるので、これら単位回路Ｂｚ，Ｈａ
，Ｂｓ，Ｂｙ，Ｂｓ，Ｂｅ，Ｂｔｚ，Ｂｘ３の和出力Ｓ
はＳ＝Ｋ■Ｃとなシ、キャリー出力ＣＯ＝ＫＣとなる。
すなわち、これら８つの単位回路の乗算は無効となう、
前述したような２ビット相互の乗算はｐ，ｐ，ｐ５ｐ，
＝Ｄ，メＰ４ Ｐ３ Ｐｚ Ｐ１＝ＥＤＸＥ＝Ｐ
・・・・・・・・・・・・・・・・・・（２
）となる。この結果、４ビット×４ビットの乗算器にか
いて、２つの２ビット×２ビットのデータを同時に乗算
したことになる。
前述したような２ビット相互の乗算はｐ，ｐ，ｐ５ｐ，
＝Ｄ，メＰ４ Ｐ３ Ｐｚ Ｐ１＝ＥＤＸＥ＝Ｐ
・・・・・・・・・・・・・・・・・・（２
）となる。この結果、４ビット×４ビットの乗算器にか
いて、２つの２ビット×２ビットのデータを同時に乗算
したことになる。
上述の実施例は４ビット×４ビットの乗算器を用いて２
つの２ビット×２ビットの乗算を同時に行なう例を説明
したが、同様にｎビッ｝Ｘｎビットの乗算器に乗数訣よ
び被乗数を無効にするコントロールゲートを設けること
によシ、ｎよシビット長の短いデータの乗算を同時に複
数個行なうことができる。
つの２ビット×２ビットの乗算を同時に行なう例を説明
したが、同様にｎビッ｝Ｘｎビットの乗算器に乗数訣よ
び被乗数を無効にするコントロールゲートを設けること
によシ、ｎよシビット長の短いデータの乗算を同時に複
数個行なうことができる。
すなわち，ビット長の長さによって取シ扱えるデータの
数を変更すること、例えばｎビッ｝Ｘｎビットの乗算器
を用いると、例えば一ビットのデ２ −タＭ，Ｎ，Ｌ，０の４つのデータに対しては、Ｍ×Ｎ
の演算とＬＸＯの演算とを同時に行なうことが可能に々
る。
数を変更すること、例えばｎビッ｝Ｘｎビットの乗算器
を用いると、例えば一ビットのデ２ −タＭ，Ｎ，Ｌ，０の４つのデータに対しては、Ｍ×Ｎ
の演算とＬＸＯの演算とを同時に行なうことが可能に々
る。
以上説明したように、本発明のビット長の長いデータ用
の乗算器は、任意の単位回路に入力する乗数および被乗
数を無効にするゲート手段を設けることによｂ１一つの
多ビットデータ乗算器を複数の少ビットデータ乗算器に
分割することができるので、複数の少ビットデータを同
時に演算することができ、少ビットデータの演算効率を
向上させるだけでなく、全体の使用能率を向上させるこ
とができるという効果がある。
の乗算器は、任意の単位回路に入力する乗数および被乗
数を無効にするゲート手段を設けることによｂ１一つの
多ビットデータ乗算器を複数の少ビットデータ乗算器に
分割することができるので、複数の少ビットデータを同
時に演算することができ、少ビットデータの演算効率を
向上させるだけでなく、全体の使用能率を向上させるこ
とができるという効果がある。
第１図（ａ） ， （ｂ）はそれぞれ本発明の一実施例
を示す乗算器の回路図および単位回路の構成図、第２図
（ａ） ， （ｂ）はそれぞれ従来の一例を示す乗算器
の回路図釦よび単位回路の構成図である。 ＢＯ””Ｂ１５ ・・”単位回路，Ｇ（１ −Ｇ３ ，
Ｔ ・・・Ａ Ｎ Ｄゲート、Ｘｏ−Ｘ３−・・被乗
数、Ｙｏ−Ｙ３．−．乗数， Ｐｏ−Ｐ，・・・乗算結
果，ＣＯＮＴ・・・コントロール信号％ ｃ，ｅ３，Ｃ
・・・キャリー入力（前段のキャリー出力）％ＫＯ〜Ｋ
３，Ｋ・・・部分積の加算数（前段の和出力）、Ａ・・
・全加算器、ＣＯ・・・キャリー出力、Ｓ・・・和出力
。
を示す乗算器の回路図および単位回路の構成図、第２図
（ａ） ， （ｂ）はそれぞれ従来の一例を示す乗算器
の回路図釦よび単位回路の構成図である。 ＢＯ””Ｂ１５ ・・”単位回路，Ｇ（１ −Ｇ３ ，
Ｔ ・・・Ａ Ｎ Ｄゲート、Ｘｏ−Ｘ３−・・被乗
数、Ｙｏ−Ｙ３．−．乗数， Ｐｏ−Ｐ，・・・乗算結
果，ＣＯＮＴ・・・コントロール信号％ ｃ，ｅ３，Ｃ
・・・キャリー入力（前段のキャリー出力）％ＫＯ〜Ｋ
３，Ｋ・・・部分積の加算数（前段の和出力）、Ａ・・
・全加算器、ＣＯ・・・キャリー出力、Ｓ・・・和出力
。
Claims (1)
- 乗数および被乗数が入力される複数の単位回路と、前記
単位回路に入力する乗数あるいは被乗数並びにその乗数
および被乗数を無効にするためのコントロール信号を入
力する２入力ＡＮＤゲートとを含むことを特徴とする乗
算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15764689A JPH0322024A (ja) | 1989-06-19 | 1989-06-19 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15764689A JPH0322024A (ja) | 1989-06-19 | 1989-06-19 | 乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0322024A true JPH0322024A (ja) | 1991-01-30 |
Family
ID=15654276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15764689A Pending JPH0322024A (ja) | 1989-06-19 | 1989-06-19 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0322024A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8938818B2 (en) | 2002-05-01 | 2015-01-27 | Riddell, Inc. | Sports helmet |
| USD838922S1 (en) | 2011-05-02 | 2019-01-22 | Riddell, Inc. | Football helmet |
| USD844255S1 (en) | 2014-02-12 | 2019-03-26 | Riddell, Inc. | Football helmet |
| US10271605B2 (en) | 2007-04-16 | 2019-04-30 | Riddell, Inc. | Protective sports helmet |
| US10856600B2 (en) | 2007-04-16 | 2020-12-08 | Riddell, Inc. | Quick release connector |
| US10874162B2 (en) | 2011-09-09 | 2020-12-29 | Riddell, Inc. | Protective sports helmet |
-
1989
- 1989-06-19 JP JP15764689A patent/JPH0322024A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8938818B2 (en) | 2002-05-01 | 2015-01-27 | Riddell, Inc. | Sports helmet |
| US10136692B2 (en) | 2002-05-01 | 2018-11-27 | Riddell, Inc. | Sports helmet |
| US10143257B2 (en) | 2002-05-01 | 2018-12-04 | Riddell, Inc. | Protective sports helmet |
| US10271605B2 (en) | 2007-04-16 | 2019-04-30 | Riddell, Inc. | Protective sports helmet |
| US10856600B2 (en) | 2007-04-16 | 2020-12-08 | Riddell, Inc. | Quick release connector |
| USD838922S1 (en) | 2011-05-02 | 2019-01-22 | Riddell, Inc. | Football helmet |
| US10874162B2 (en) | 2011-09-09 | 2020-12-29 | Riddell, Inc. | Protective sports helmet |
| USD844255S1 (en) | 2014-02-12 | 2019-03-26 | Riddell, Inc. | Football helmet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289397A (en) | High-speed modulo exponentiator device | |
| JPS6347874A (ja) | 算術演算装置 | |
| JPH0322024A (ja) | 乗算器 | |
| US6519621B1 (en) | Arithmetic circuit for accumulative operation | |
| US7219117B2 (en) | Methods and systems for computing floating-point intervals | |
| US7236999B2 (en) | Methods and systems for computing the quotient of floating-point intervals | |
| JPH0346024A (ja) | 浮動小数点演算器 | |
| JPH04172526A (ja) | 浮動小数点除算器 | |
| JPS6222178A (ja) | ２つの複素数の乗算のための乗算器 | |
| Lauter | An efficient software implementation of correctly rounded operations extending FMA: a+ b+ c and a× b+ c× d | |
| JPH03192429A (ja) | 平方根演算装置 | |
| JP2675087B2 (ja) | マイクロコンピュータ | |
| JPH0784762A (ja) | 乗算回路 | |
| EP0137525A2 (en) | Arithmetic unit in data processing system with bit-extension circuitry | |
| JPS61251962A (ja) | マトリクス乗算器 | |
| JPS62147526A (ja) | 乗算器 | |
| JPH0253819B2 (ja) | ||
| JPH04280319A (ja) | 多入力減算装置 | |
| Gardiner et al. | Cellular-array arithmetic unit with multiplication and division | |
| JP2782827B2 (ja) | 比較演算回路 | |
| JPS60247781A (ja) | 演算装置 | |
| JPS61251961A (ja) | マトリクス乗算器 | |
| JPH01300338A (ja) | 浮動小数点乗算器 | |
| JPS60129834A (ja) | 乗除算器 | |
| JPH03265925A (ja) | プログラマブルコントローラ用乗算器 |