JPH0322024A - 乗算器 - Google Patents

乗算器

Info

Publication number
JPH0322024A
JPH0322024A JP15764689A JP15764689A JPH0322024A JP H0322024 A JPH0322024 A JP H0322024A JP 15764689 A JP15764689 A JP 15764689A JP 15764689 A JP15764689 A JP 15764689A JP H0322024 A JPH0322024 A JP H0322024A
Authority
JP
Japan
Prior art keywords
multiplier
multiplicand
data
input
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15764689A
Other languages
English (en)
Inventor
Toyokazu Kabayama
樺山 豊和
Masao Hirasawa
平沢 政夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP15764689A priority Critical patent/JPH0322024A/ja
Publication of JPH0322024A publication Critical patent/JPH0322024A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は乗算器に関し、特にビット長の長いデータ用の
乗算器に関する。
〔従来の技術〕
従来のかかるビット長の長いデータ用の乗算器は、画像
処理の様にビット長の長いデータの処理とビット長の短
いデータの処理が混在する技術分第2図(a)に示すよ
うに、従来の乗算器はキャリー完結型の反復セル型乗算
器が使われてかb1ここでは4ビットデータの乗算を1
6個の単位回路Bo,,=815を用いて行っている。
4ビットデータX,Yの乗算結果Pは次の式で求まる。
尚、ここでXo〜X3はデータXを形成する被乗数、Y
o−Y3はデータYを形成する乗数,K.#K3は部分
積の加算数である前段の和出カs  Co””3はキャ
リー入力s PO”’P7は乗算結果Pを形成する出カ
をそれぞれ表わしている。
X=x3  x2  XI  XQ Y=y3y2ylyo とすると、xxy=pは、 X=x3  X2XI  XQ XsYo X2Yo Xtyo Xo)’ox3ylX
2ylx1yIXOyI X3y2 X2y2 XI)’2 XoYzXay3 
X2Y3 XxYs Xo)’aP=P7P6 P5 
P4 P3 P2 PI P0 ・・・・・・(1)と
なる。
ここで、上述した乗算器を用いてかかる(1)式の乗算
を行なう場合について説明する。まず,被乗数Xはx0
〜x3よシ入力し、筐た乗数Yはy0〜y3よb入力す
る。
次に、第2図(b)に示すように,単位回路Bを構或す
るANDゲー}Tによシそれぞれの部分積を作る。次に
、この部分積を全加算器人を用いて順次加算することに
よシ、(1)式に示す乗算結果Pが求められる。尚、全
加算器Aに入力されるCはキャリー入力(前段のキャリ
ー出力)であ’)sCoはキャリー出力、Kは部分積の
加算数(前段の和出力)、Sは和出力である。
〔発明が解決しようとする課題〕
上述した従来のビット長の長いデータ用の乗算器は、長
いデータの演算であれ,短かいデータの演算であれ、同
時には一つの演算しか処理できず、短かいデータの演算
の場合には大部分が使用されていない。例えば、32ビ
ット×32ビットの乗算器を用いて8ビット×8ビット
のデータの乗算を行なう場合には、乗算器の上位24ビ
ット分は使用されていない。
従って、従来のビット長の長いデータ用の乗算器は、画
像処理のようにビット長の長いデータの処理と単純計算
のようにビット長の短かいデータの処理とが温在するよ
うな場合に、ビット長の短かいデータの乗算が非能率的
になるという欠点がある。
本発明の目的は、かかるビット長の長いデータ用の乗算
器にかいて、ビット長の短かいデータの演算を効率よく
行なうことのできる乗算器を提供することにある。
〔課題を解決するための手段〕
本発明の乗算器は、乗数および被乗数が入力される複数
の単位回路と、前記単位回路に入カする乗数あるいは被
乗数並びにその乗数および被乗数を無効にするためのコ
ントロール信号を入力する2入力ANDゲートとを含む
ことを特徴としている。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図(a) , (b)はそれぞれ本発明の一実施例
を示す乗算器の回路図および単位回路の構成図である.
第1図(a)に示すように、本実施例も従来例同様に4
ビット×4ビットの乗算器を例にとシ、2ビット×2ビ
ットの2つの乗算を同時に行なう場合を説明する。
筐ず,4ビットデータX,Yの乗算結果pFi前記(1
)式で求められる。
次に、(x3X2) e (XtXo)t (J3Y2
)e (yt)’o)の4つの2ビットデータを、 (xs xz) (X1xo) = XI(ys yz
) (yt yo) = Y 1と書き表わし, (Xs Xz) X (ya )’2) = D(XI
Xo) X (Yx )’o) = Eの2つの乗算結
果D,Eを求める。
X B   X 2 XI  Xo X3Yx  Xzy2           XxyO
  XoYod3  d2  d1  d(1 =D 
 e3  e2  e1  e6  =Eここで、前述
した(1)式にかいてx2)’O l xsYo + 
XzY1 +Xs3’1+Xo3’2*Xxyz*Xo
ya+X1yaをそれぞれOとすれば、DXE=P となる。
次に,かかる乗算器の回路動作を説明する。
筐ず、第1図(a)に示すように、本実施例は被乗数x
6”x3Thよび乗数Yo−’Isが入力される複数の
単位回路no−13tsと,これら単位回路B。−81
5に入力する乗数あるいは被乗数並びに任意の単位回路
に入力する乗数あるいは被乗数を無効にするためのコン
トロール信号CONTとを入力する2入力ANDグー}
Go”Gsとを有し、乗算結果の各桁Po−P,を得る
構成である。
筐た、これら単位回路13o−B1sの各々は、第1図
(b)に示すように、被乗数X,乗数Yの部分積の1桁
を求めるANDゲー}Tと、このANDゲートTの出力
と部分積の加算数になるKとキャリー入力Cを加算して
和出力S>よびキャリー出力COを出力する全加算器A
とをもって構成されている.今、コントロール信号CO
NTに0が入力されると、ANDゲートGo−03に入
力される他の入力,すなわち乗数,被乗数に関係な(A
NDゲートGo〜G3の出力はOとなる。従って、その
出力が入力される単位回路B2 +B3 +B6 +B
? +B8 gB9 +Bl2 tBl3のANDゲー
トTの出力も0となるので、これら単位回路Bz,Ha
,Bs,By,Bs,Be,Btz,Bx3の和出力S
はS=K■Cとなシ、キャリー出力CO=KCとなる。
すなわち、これら8つの単位回路の乗算は無効となう、
前述したような2ビット相互の乗算はp,p,p5p,
=D,メP4 P3 Pz P1=EDXE=P   
     ・・・・・・・・・・・・・・・・・・(2
)となる。この結果、4ビット×4ビットの乗算器にか
いて、2つの2ビット×2ビットのデータを同時に乗算
したことになる。
上述の実施例は4ビット×4ビットの乗算器を用いて2
つの2ビット×2ビットの乗算を同時に行なう例を説明
したが、同様にnビッ}Xnビットの乗算器に乗数訣よ
び被乗数を無効にするコントロールゲートを設けること
によシ、nよシビット長の短いデータの乗算を同時に複
数個行なうことができる。
すなわち,ビット長の長さによって取シ扱えるデータの
数を変更すること、例えばnビッ}Xnビットの乗算器
を用いると、例えば一ビットのデ2 −タM,N,L,0の4つのデータに対しては、M×N
の演算とLXOの演算とを同時に行なうことが可能に々
る。
〔発明の効果〕
以上説明したように、本発明のビット長の長いデータ用
の乗算器は、任意の単位回路に入力する乗数および被乗
数を無効にするゲート手段を設けることによb1一つの
多ビットデータ乗算器を複数の少ビットデータ乗算器に
分割することができるので、複数の少ビットデータを同
時に演算することができ、少ビットデータの演算効率を
向上させるだけでなく、全体の使用能率を向上させるこ
とができるという効果がある。
【図面の簡単な説明】
第1図(a) , (b)はそれぞれ本発明の一実施例
を示す乗算器の回路図および単位回路の構成図、第2図
(a) , (b)はそれぞれ従来の一例を示す乗算器
の回路図釦よび単位回路の構成図である。 BO””B15 ・・”単位回路,G(1 −G3 ,
 T ・・・A N Dゲート、Xo−X3−・・被乗
数、Yo−Y3.−.乗数, Po−P,・・・乗算結
果,CONT・・・コントロール信号% c,e3,C
・・・キャリー入力(前段のキャリー出力)%KO〜K
3,K・・・部分積の加算数(前段の和出力)、A・・
・全加算器、CO・・・キャリー出力、S・・・和出力

Claims (1)

    【特許請求の範囲】
  1. 乗数および被乗数が入力される複数の単位回路と、前記
    単位回路に入力する乗数あるいは被乗数並びにその乗数
    および被乗数を無効にするためのコントロール信号を入
    力する2入力ANDゲートとを含むことを特徴とする乗
    算器。
JP15764689A 1989-06-19 1989-06-19 乗算器 Pending JPH0322024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15764689A JPH0322024A (ja) 1989-06-19 1989-06-19 乗算器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15764689A JPH0322024A (ja) 1989-06-19 1989-06-19 乗算器

Publications (1)

Publication Number Publication Date
JPH0322024A true JPH0322024A (ja) 1991-01-30

Family

ID=15654276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15764689A Pending JPH0322024A (ja) 1989-06-19 1989-06-19 乗算器

Country Status (1)

Country Link
JP (1) JPH0322024A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938818B2 (en) 2002-05-01 2015-01-27 Riddell, Inc. Sports helmet
USD838922S1 (en) 2011-05-02 2019-01-22 Riddell, Inc. Football helmet
USD844255S1 (en) 2014-02-12 2019-03-26 Riddell, Inc. Football helmet
US10271605B2 (en) 2007-04-16 2019-04-30 Riddell, Inc. Protective sports helmet
US10856600B2 (en) 2007-04-16 2020-12-08 Riddell, Inc. Quick release connector
US10874162B2 (en) 2011-09-09 2020-12-29 Riddell, Inc. Protective sports helmet

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8938818B2 (en) 2002-05-01 2015-01-27 Riddell, Inc. Sports helmet
US10136692B2 (en) 2002-05-01 2018-11-27 Riddell, Inc. Sports helmet
US10143257B2 (en) 2002-05-01 2018-12-04 Riddell, Inc. Protective sports helmet
US10271605B2 (en) 2007-04-16 2019-04-30 Riddell, Inc. Protective sports helmet
US10856600B2 (en) 2007-04-16 2020-12-08 Riddell, Inc. Quick release connector
USD838922S1 (en) 2011-05-02 2019-01-22 Riddell, Inc. Football helmet
US10874162B2 (en) 2011-09-09 2020-12-29 Riddell, Inc. Protective sports helmet
USD844255S1 (en) 2014-02-12 2019-03-26 Riddell, Inc. Football helmet

Similar Documents

Publication Publication Date Title
US5289397A (en) High-speed modulo exponentiator device
JPS6347874A (ja) 算術演算装置
JPH0322024A (ja) 乗算器
US6519621B1 (en) Arithmetic circuit for accumulative operation
US7219117B2 (en) Methods and systems for computing floating-point intervals
US7236999B2 (en) Methods and systems for computing the quotient of floating-point intervals
JPH0346024A (ja) 浮動小数点演算器
JPH04172526A (ja) 浮動小数点除算器
JPS6222178A (ja) 2つの複素数の乗算のための乗算器
Lauter An efficient software implementation of correctly rounded operations extending FMA: a+ b+ c and a× b+ c× d
JPH03192429A (ja) 平方根演算装置
JP2675087B2 (ja) マイクロコンピュータ
JPH0784762A (ja) 乗算回路
EP0137525A2 (en) Arithmetic unit in data processing system with bit-extension circuitry
JPS61251962A (ja) マトリクス乗算器
JPS62147526A (ja) 乗算器
JPH0253819B2 (ja)
JPH04280319A (ja) 多入力減算装置
Gardiner et al. Cellular-array arithmetic unit with multiplication and division
JP2782827B2 (ja) 比較演算回路
JPS60247781A (ja) 演算装置
JPS61251961A (ja) マトリクス乗算器
JPH01300338A (ja) 浮動小数点乗算器
JPS60129834A (ja) 乗除算器
JPH03265925A (ja) プログラマブルコントローラ用乗算器