JPH0713743A - 乗算器 - Google Patents
乗算器Info
- Publication number
- JPH0713743A JPH0713743A JP5156423A JP15642393A JPH0713743A JP H0713743 A JPH0713743 A JP H0713743A JP 5156423 A JP5156423 A JP 5156423A JP 15642393 A JP15642393 A JP 15642393A JP H0713743 A JPH0713743 A JP H0713743A
- Authority
- JP
- Japan
- Prior art keywords
- multiplication
- multiplier
- multiplicand
- bit
- complementer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】 入力データが０付近で変化する際のビット変
化による乗算器の消費電力増を低減する。 【構成】 選択的に符号を反転する手段を備え、一方の
数の符号を固定することにより、ビット変化を少なく
し、消費電力を低減する。
化による乗算器の消費電力増を低減する。 【構成】 選択的に符号を反転する手段を備え、一方の
数の符号を固定することにより、ビット変化を少なく
し、消費電力を低減する。
Description
【０００１】
【産業上の利用分野】本発明は、２の補数の乗算を行う
乗算器に係り、特に、消費電力の低減を図った乗算器に
関する。
乗算器に係り、特に、消費電力の低減を図った乗算器に
関する。
【０００２】
【従来の技術】従来、２進乗算は、基本的には筆算と同
じように、乗数の各桁と被乗数を乗算して部分積を求
め、この部分積の総和を積とすることによって行われて
いる。
じように、乗数の各桁と被乗数を乗算して部分積を求
め、この部分積の総和を積とすることによって行われて
いる。
【０００３】図１に従来の乗算器の概要を示す。
【０００４】又、オーディオ、ビデオ、通信等のデジタ
ル信号処理分野では、乗算が多用され、特に、画像、音
声データ、フィルタ係数の特性として、入力データは０
付近で変化することが多く、負の数を含む乗算が頻発す
る。
ル信号処理分野では、乗算が多用され、特に、画像、音
声データ、フィルタ係数の特性として、入力データは０
付近で変化することが多く、負の数を含む乗算が頻発す
る。
【０００５】負の数も含む２進数の乗算は、２の補数で
表示した負数をそのまま用いて乗算するか、又は、負数
を符号と絶対値で表わして絶対値について乗算すること
によって行われている。
表示した負数をそのまま用いて乗算するか、又は、負数
を符号と絶対値で表わして絶対値について乗算すること
によって行われている。
【０００６】特開平３−２５４５１８に、絶対値をと
り、正数値による乗算を行い、各符号に応じて所定の補
正処理を行う方法が開示されている。
り、正数値による乗算を行い、各符号に応じて所定の補
正処理を行う方法が開示されている。
【０００７】
【発明が解決しようとする課題】しかしながら、上述し
たように、オーディオ、ビデオ、通信等のデジタル信号
処理分野においては、入力データが０の付近で変化する
ことが多く、図２に示すように、２の補数表現では０、
１のビット変化が大きい。例えば、「０」が「−１」に
変化する場合、「００００」から「１１１１」となり、
４ビットの変化がある。
たように、オーディオ、ビデオ、通信等のデジタル信号
処理分野においては、入力データが０の付近で変化する
ことが多く、図２に示すように、２の補数表現では０、
１のビット変化が大きい。例えば、「０」が「−１」に
変化する場合、「００００」から「１１１１」となり、
４ビットの変化がある。
【０００８】又、ＣＭＯＳを用いた乗算器では、その消
費電力は稼動率、即ち演算回路内部のビット反転確率に
ほぼ比例するので、入力されるデータのビット変化が大
きいと、それだけ消費電力が増加するという問題点があ
る。
費電力は稼動率、即ち演算回路内部のビット反転確率に
ほぼ比例するので、入力されるデータのビット変化が大
きいと、それだけ消費電力が増加するという問題点があ
る。
【０００９】又、前記特開平３−２５４５１８のように
絶対値をとる方法では、ビット変化は少なくなるが、乗
算後に符号を補正する必要があり、そのための補正回路
を付加しなければならないという問題がある。
絶対値をとる方法では、ビット変化は少なくなるが、乗
算後に符号を補正する必要があり、そのための補正回路
を付加しなければならないという問題がある。
【００１０】本発明は、前記従来の問題点を解決するべ
くなされたもので、消費電力を低減し、且つ乗算後の符
号補正を必要としない乗算器を提供することを目的とす
る。
くなされたもので、消費電力を低減し、且つ乗算後の符
号補正を必要としない乗算器を提供することを目的とす
る。
【００１１】
【課題を解決するための手段】本発明は、２の補数の乗
算を行う乗算器において、２の補数の乗算を行う乗算手
段と、乗数の符号を選択的に反転させる手段と、被乗数
の符号を選択的に反転させる手段と、を備え、乗数又は
被乗数のどちらか一方の符号を常に一定にして乗算手段
に入力するようにして、前記目的を達成したものであ
る。
算を行う乗算器において、２の補数の乗算を行う乗算手
段と、乗数の符号を選択的に反転させる手段と、被乗数
の符号を選択的に反転させる手段と、を備え、乗数又は
被乗数のどちらか一方の符号を常に一定にして乗算手段
に入力するようにして、前記目的を達成したものであ
る。
【００１２】
【作用】図３に、被乗数Ｘ、乗数Ｙ、乗算結果Ｚ＝Ｘ×
Ｙの符号の組合せを示す。ここでＸが負のとき、Ｘ、Ｙ
の符号を同時に反転しても、図４に示すように、Ｚの符
号は変らず、乗算結果も正しい。
Ｙの符号の組合せを示す。ここでＸが負のとき、Ｘ、Ｙ
の符号を同時に反転しても、図４に示すように、Ｚの符
号は変らず、乗算結果も正しい。
【００１３】このようにすると、図４に示すように、Ｘ
の符号は常に一定となり、Ｘ、Ｙの符号変化がランダム
に発生すると仮定すれば、Ｙの符号の変化確率は変らな
い。従って、ビット変化は少なくてすみ、乗算器の消費
電力を低減させることができる。
の符号は常に一定となり、Ｘ、Ｙの符号変化がランダム
に発生すると仮定すれば、Ｙの符号の変化確率は変らな
い。従って、ビット変化は少なくてすみ、乗算器の消費
電力を低減させることができる。
【００１４】又、上に述べたように、この方法では、乗
算結果Ｚの符号は変らないので、乗算後の符号補正の必
要はない。
算結果Ｚの符号は変らないので、乗算後の符号補正の必
要はない。
【００１５】
【実施例】以下図面を参照して、本発明の実施例を詳細
に説明する。
に説明する。
【００１６】図５は、本実施例の乗算器の概要を示すブ
ロック線図である。
ロック線図である。
【００１７】図５において、１０、１２は２の補数器、
１４、１６はマルチプレクサ、１８は乗算手段であり、
補数器１０は被乗数Ｘを、補数器１２は乗数Ｙをそれぞ
れ符号反転する。
１４、１６はマルチプレクサ、１８は乗算手段であり、
補数器１０は被乗数Ｘを、補数器１２は乗数Ｙをそれぞ
れ符号反転する。
【００１８】以下、本実施例の作用を説明する。
【００１９】一般に、最上位ビット（ＭＳＢ）は符号ビ
ットで、０のときは正、１のときは負を表わす。被乗数
Ｘの最上位ビットが０でＸが正のときは、マルチプレク
サ１４はＸを、マルチプレクサ１６はＹを、それぞれそ
のまま出力し、乗算手段１８により乗算が行われる。
ットで、０のときは正、１のときは負を表わす。被乗数
Ｘの最上位ビットが０でＸが正のときは、マルチプレク
サ１４はＸを、マルチプレクサ１６はＹを、それぞれそ
のまま出力し、乗算手段１８により乗算が行われる。
【００２０】又、Ｘの最上位ビットが１でＸが負のとき
は、マルチプレクサ１４は、補数器１０によって反転さ
れたＸを、マルチプレクサ１６は補数器１２によって反
転されたＹを、それぞれ出力する。つまり、Ｘが負のと
きはＸ、Ｙ共に符号が反転されて、乗算手段１８で乗算
が行われる。
は、マルチプレクサ１４は、補数器１０によって反転さ
れたＸを、マルチプレクサ１６は補数器１２によって反
転されたＹを、それぞれ出力する。つまり、Ｘが負のと
きはＸ、Ｙ共に符号が反転されて、乗算手段１８で乗算
が行われる。
【００２１】又、ここで、２の補数は各ビットの０、１
を反転して最下位ビット（ＬＳＢ）に１を加えれば得ら
れるので、２の補数器は、例えば４ビットの場合、図６
に示すように４個のインバータ（Ｉ）と４個のハーフア
ダー（ＨＡ）によって構成することができる。
を反転して最下位ビット（ＬＳＢ）に１を加えれば得ら
れるので、２の補数器は、例えば４ビットの場合、図６
に示すように４個のインバータ（Ｉ）と４個のハーフア
ダー（ＨＡ）によって構成することができる。
【００２２】なお、図７に示すように、エクスクルーシ
ブオア（ＸＯＲ）を用いることにより、２の補数器にマ
ルチプレクサを加えた機能まで含めた回路を構成するこ
ともできる。図６の回路と図７の回路は等価である。
ブオア（ＸＯＲ）を用いることにより、２の補数器にマ
ルチプレクサを加えた機能まで含めた回路を構成するこ
ともできる。図６の回路と図７の回路は等価である。
【００２３】又、マルチプレクサ（ＭＵＸ）は、例えば
４ビットの場合、４個のＡＮＤ／ＯＲゲートを用いて構
成できる。
４ビットの場合、４個のＡＮＤ／ＯＲゲートを用いて構
成できる。
【００２４】被乗数Ｘのビット数（m ）、乗数Ｙのビッ
ト数（n ）がある程度大きければ、全体のゲート数増加
は小さく、回路追加による消費電力増は小さくて済む。
ト数（n ）がある程度大きければ、全体のゲート数増加
は小さく、回路追加による消費電力増は小さくて済む。
【００２５】本実施例においては、Ｘ側を＋に固定した
が、Ｘ側を−に固定、又はＹ側を＋に固定、あるいはＹ
側を−に固定してもよい。但し、−に固定すると、０と
−との変化の時にビット変化が大きく、やや不利であ
る。
が、Ｘ側を−に固定、又はＹ側を＋に固定、あるいはＹ
側を−に固定してもよい。但し、−に固定すると、０と
−との変化の時にビット変化が大きく、やや不利であ
る。
【００２６】更に、乗算器は、その構成によって、Ｘの
ビット変化による消費電力増加に対する影響度と、Ｙの
それは同じとは限らないので、影響度の大きい方の符号
を一定にすることにより、大きな効果を上げることがで
きる。
ビット変化による消費電力増加に対する影響度と、Ｙの
それは同じとは限らないので、影響度の大きい方の符号
を一定にすることにより、大きな効果を上げることがで
きる。
【００２７】
【発明の効果】以上説明した通り、本発明によれば、乗
算器に対する入力データが０の付近で頻繁に変化して
も、常に一方の符号を固定しているため、ビット変化を
少なくすることができ消費電力を低減することができ
る。
算器に対する入力データが０の付近で頻繁に変化して
も、常に一方の符号を固定しているため、ビット変化を
少なくすることができ消費電力を低減することができ
る。
【図１】従来の乗算器の概要を示すブロック線図
【図２】２の補数表現を示す説明図
【図３】乗数、被乗数、乗算結果の符号変化を表わす説
明図
明図
【図４】被乗数の符号を固定した場合の、符号変化を表
わす説明図
わす説明図
【図５】本実施例の概要を示すブロック線図
【図６】従来の２の補数器の構成例を示す回路図
【図７】従来の２の補数器の他の構成例を示す回路図
１０、１２…２の補数器 １４、１６…マルチプレクサ １８…乗算手段
Claims (1)
- 【請求項１】２の補数の乗算を行う乗算器において、 ２の補数の乗算を行う乗算手段と、 乗数の符号を選択的に反転させる手段と、 被乗数の符号を選択的に反転させる手段と、 を備え、乗数又は被乗数のどちらか一方の符号を常に一
定にして乗算手段に入力することを特徴とする乗算器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156423A JPH0713743A (ja) | 1993-06-28 | 1993-06-28 | 乗算器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5156423A JPH0713743A (ja) | 1993-06-28 | 1993-06-28 | 乗算器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0713743A true JPH0713743A (ja) | 1995-01-17 |
Family
ID=15627429
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5156423A Pending JPH0713743A (ja) | 1993-06-28 | 1993-06-28 | 乗算器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0713743A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369449B2 (en) | 2005-12-21 | 2008-05-06 | Fujitsu Limited | Semiconductor integrated circuit and data output method |
-
1993
- 1993-06-28 JP JP5156423A patent/JPH0713743A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7369449B2 (en) | 2005-12-21 | 2008-05-06 | Fujitsu Limited | Semiconductor integrated circuit and data output method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4953115A (en) | Absolute value calculating circuit having a single adder | |
| JPH06348455A (ja) | 乗算における丸め込み方法及び乗算回路 | |
| EP0209308B1 (en) | Circuitry for complementing binary numbers | |
| EP0416869B1 (en) | Digital adder/accumulator | |
| GB2262637A (en) | Padding scheme for optimized multiplication. | |
| JPH09222991A (ja) | 加算方法および加算器 | |
| JPH0713743A (ja) | 乗算器 | |
| JPH0519170B2 (ja) | ||
| EP0332215A2 (en) | Operation circuit based on floating-point representation | |
| JP3071607B2 (ja) | 乗算回路 | |
| JPH02287874A (ja) | 積和演算装置 | |
| JPH056263A (ja) | 加算器およびその加算器を用いた絶対値演算回路 | |
| JP3610564B2 (ja) | 情報処理装置 | |
| KR0182169B1 (ko) | 로그값 계산회로 | |
| JP2907276B2 (ja) | 演算処理装置 | |
| JP2870018B2 (ja) | 積和演算回路 | |
| SU1179322A1 (ru) | Устройство дл умножени двух чисел | |
| JPH0635668A (ja) | 全加算器 | |
| JP3803653B2 (ja) | 乗算処理装置 | |
| JP3284717B2 (ja) | バレルシフタ | |
| JPH0553768A (ja) | 除算器 | |
| JPH05224888A (ja) | 小数点位置可変型データの乗算回路 | |
| JPS616734A (ja) | 信号処理回路 | |
| JPS61143844A (ja) | ディジタル演算回路 | |
| JPH0644226B2 (ja) | 演算処理装置 |