JPS5899839A

JPS5899839A - 符号付き乗算補正回路

Info

Publication number: JPS5899839A
Application number: JP56198853A
Authority: JP
Inventors: Masahide Ohashi; 大橋　正秀
Original assignee: Toshiba Corp; Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1981-12-10
Filing date: 1981-12-10
Publication date: 1983-06-14
Also published as: JPH0157372B2; US4507749A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】発明の技術分野本発明は電子計算機等に用いられる乗算器に係シ、特に
符号付き乗算における補正を行なうための符号付き乗算
補正回路に関する。

発明の技術的背景先ず夫々ａピットからなる２の補数表示による被乗数Ｙ
と乗数Ｘとの符号付き乗算について考察する。すなわち
、Ｘ　＝＝　−Ｘ　−２”　＋Ｘ” Ｙ　＝　−Ｙ　−２ｎ−１＋Ｙ” 但し、ｘ、　、　ｙ、は符号ビットであシ、正の時０、
負の時１．Ｘｋ、Ｙｋはそれぞれ１または０と表わされ
るので、２数の積Ｘ−ＹはＸ　−Ｙ＝　（−Ｘ　２ｎ−’＋Ｘ”）（−Ｙ　２°−
１＋　Ｙ＊　）ｍ　　　　　　　　　　　　　　　　　
ａ＝Ｘ、−Ｙ、　＊　２２ｎ−２＋Ｘ”・Ｙ”−Ｘ、−
Ｙ＊−２”−ｙ−ｘ”・２２１−１　　・・・・・・・
・・　（１）となる。

いま、Ｘ＊　、　ｒ＊を２進表示し、そのビット毎の１
．０をすべて反転させた２進表示の数をそれぞれ？、７
９とおくと、となる。上式（２）よシ前式（１）を変形すると、Ｘ−
Ｙ＝（Ｘ”−Ｙ”）＋Ｘ　、２ｒｌ−１（ｙ＊−２°−
’＋１　）ＩＹ　−２ｎ−１（Ｘ”　−２”＋１　）＋
Ｘ、−Ｙ、”　２”２＝　（Ｘ　＊　拳　Ｙ”）　＋Ｘ、−Ｙ”　　−２””
’＋ｙ　　−ｘ”・２ｎ−１畠＋Ｘ　−２ＩＹ　−２” Ｉ＋２２ｎ−２（Ｘ　−Ｙ　−ｘ　−Ｙ　）・（３）畠易
畠− となる。特に、上式（３）のうちで（Ｘ＊・Ｙ＊）以外
の項は符号付き乗算に対する補正項となる。

？、〒９は２進表示でｎ−１ビツト、Ｘ、ＩＹ、は１マ
タは０であるから、Ｘ、−Ｙ、−Ｘ、−Ｙ、は−１また
は０を表わす。上記のＸ、Ｙの表わす数値の範囲は２ｍ１−１　１≧Ｘ≧−２１１−１２”　−１≧Ｙ　≧−２” であるから、乗算結果ｘ−ｙの数値範囲は２２　ｍ　−
２≧ｘ−ｙ≧−２＋２　　・・・・・・・・・（４）と
念る。２の補数による２進化表示では０１ヒシ０≧ｘ−
ｙ≧１１０−−−−−−　ｏ　１　ｕ」・（５）２ｎ−
２個　　　　　　　ｎ−２個　　ｎ−を個となる。ここ
で、左側の符号が成立するのは、Ｘ＝７＝−２の時のみ
である。つまＪ）、Ｘ−ｙ＝２ｎ−１以外のときは０１
・・・の如く０１で始まる表示と々ることはあり得ない
。

したがって、乗算結果を２の補数による符号化２進表示
した場合に２ｎピツトの最上位ビットをＭｅ　ｓ次のビ
ットをＭｌとおけば、通常はＭｌが符号化２進表示の符
号ビットを表わし、例外はＸ　＝　Ｙ　＝　−２のとき
のみであル、このときはＭｌでなくＭｅが符号を表わす
。まえ、符号付き乗算の結果がＭ・＝１でＭ１＝０とな
る場合はあシ得な込。何故ならばＭｅ　”　１　＋　Ｍ
ｅ　”　０　＃・・・と表示された数をＮとおくと、２２ｎ−１＋２２１１−２−１　＝−２２ｎ−２−１≧
Ｈ≧２２１−１＋０であるから、前式（４）よシＸ　−Ｙ）Ｎとなるからである。

背景技術の問題点ところで、従来の符号付き乗算器におりては、乗算結果
を２の補数による符号化２進表示を行なう場合に前記Ｍ
１を常に符号ビットとして処理し′〔おシ、このためＫ
は前記最上位ピッ）Ｍｅが符号ピットを表わす例外の場
合、すなわちＸ−Ｙ＝−２の場合が発生しないように入
力Ｘ、Ｙの数値範囲を限定していた。しかし、このよう
な限定は乗算器の操作者に対する制約を課すので好まし
くなく、あるいは乗算器の入力回路が複雑になるなどの
欠点があった。

発明の目的本発明は上記の欠点を除去すべくなされたもので、入力
がＸ　＝　Ｙ　＝−２”のときでも符号付き乗算を正し
く行なうことが可能な符号付き乗算補正回路を提供する
ものである。

発明の概要すなわち本発明は、それぞれｎビットの被乗数Ｙおよび
乗数Ｘのそれぞれの最上位ビット（符号ピッ）　）　Ｙ
、　、　Ｘ、の排他的論理和を求め、符号付き乗算結果
に対してＸ＝Ｙ＝−２ｎ−１の場合を除いて補正して得
た２ｎビツト出力のうちの最上位の次のビットＭ１が０
でありた場合は上配量上位ビットＭＯとして０を与えて
補正し、上記法のピッ）Ｍｌが１であった場合は最上位
ピッ）Ｍｅとして前記排他的論理和出力を与えて補正し
て補正乗算結果を出力し、これの最上位ビットにより常
に符号ピットを表わすことによって、ｘ　＝　ｙ　＝　
−２の場合も含めて正しい符号付き乗算結果が得ること
ができる。

発明の実施例それぞれｎビットの被乗数Ｙ１乗数Ｘの符号付き乗算に
おいて、乗算結果を２つの補数による符号化２進表示す
る場合、前述した考察から次のことが分る。すなわち、
Ｘ＝ｙ、＝　　２１−１の場合を除けば、符号付き乗算
の結果に対する補正は、たとえば創成（３）で表わされ
るように＊ｎ−１Ｘ−Ｙ−２＃Ｙ−Ｘ”−２ｎ−１＃Ｘ、−２ｎ−１＃Ｙ
−２”虐Ｓ畠ｔ−加、ｔ、サラＫ　２”−２（Ｘ、−Ｙ、−Ｘ、　−
Ｙ、　）　Ｏ代ワ、りに下から２ｎ−１ビツト目、っま
シ最上位の次のピッ）Ｍｓに（Ｘの符号ビットＸ、とＹ
の符号ピットＹ、との論理和出力）を加えればよい。な
お、従来の符号付き乗算器は、乗算結果に対して上記の
補正を行って出力する。

本発明では、さらにＸ　＝　Ｙ　＝−２ｎ−１の場合も
含めて補正を行なうために、上記補正乗算結果の最上位
の次のビットＭｌが０であったときは最上位ピットＭ、
を０とし、上記法のビットＭ１　　が１であったときは
最上位のビットＭＯを（Ｘ、とＹ、との排他的論理和出
力）とするものである。

このような補正が正しい理由を次に述べる。

（１）　　ｘ　＝　Ｙ　＝　−２”−’　Ｏ場合ニＩｒ
ｉ、Ｘ＝１゜、　　　８Ｙ、＝１であるからＭ、＝ｌであり、Ｘ、　、　Ｙ、の
排他的論理和出力が０とな夛、補正結果はＭ６　＝Ｏｒ
Ｍ１＝１である。なお、このように乗算結果がＭ、　＝
Ｑ　、　Ｍ！＝ｌとなるのは創成（４）　、　（５）か
ら明らかなようにＸ　＝　Ｙ　＝　　２−ｎ−１の場合
のみである。

（２）Ｘ、Ｙのいずれか一方が正、他方が負の場合には
、Ｘ、　、　Ｙ、の一方が０、他方が１であるからＭｌ
；１であシ１、ｘ、、ｙ、の排他的論理和出力は１とな
シ、補正結果はＭ６＝１．Ｍｌ＝ｌである。

（３）Ｘ、Ｙのいずれか一方が数値「０」の場合はＭ１
＝Ｏとなシ従ってＭ・＝０となる。補正結果はＭ６　”
”　ＯＰ　Ｍｌ　”　Ｏである。

（４）　　ＸｐＹのど？＋ら４負Ｏ数でＸ＝Ｙ＝−２”
−’ではない場合は、Ｍ１＝Ｑとな＃）（創成（４）　
、　（５）を参照）その時、ｘ、　、　ｙ、はどちらも
１であるからこれらの排他的論理和出力は０となシ、補
正結果はＭＯ＝Ｏ１Ｍｌ＝０である。

（ｓ）ｘ、ｙのどちらも正の数の場合は、Ｍｌ＝Ｑとな
シその時ｘ、、ｙ、はどちらも０であるからこれらの排
他的論理和出力は０となシ、補正結果はＭ・””　Ｏ＋
　Ｍｌ　”　０である。

以上の乗数Ｘと被乗数Ｙのあらゆる組合せ（１）〜（５
）に対して上記の補正が正しいことがわかる。

すなわち、乗算結果がＭ（１＝　１　ｅ　Ｍｌ　”　Ｏ
となるような符号付き乗算はあシ得ない（創成（４）　
＃　（５）参照）から、Ｍｌ　＝　０のときは必らずＭ
ｏ＝Ｏとなる。

次に、上記補正を行なうための構成を説明する。第１図
において、１１は公知の符号付き乗算器であシ、この乗
算器１１は前述したようにそれぞれｎビットの被乗数Ｙ
１乗数Ｘの符号付き乗算を行ない、乗算結果を２，１２
１の補数による符号化２進信号（２ｎピツト）で表わす
と共に、創成（３）で示したような補正を行なって最上
位ピットの次のピッ）　Ｍｌから最下位のビット量２ニ
ー。

までの２ｎ−１ビツトよシなる信号を出力する本のであ
る。１２はこの乗算器１１の出力のうちＭ１ピットが入
力されると共に前記被乗数Ｙの符号ピットＹ、および乗
数Ｘの符号ピットＸ、が入力され、前述の（１）〜（３
）項で示したような補正を行なう補正回路である。すな
わち、この補正回路１２は、Ｙ、入力とＸ、入力との排
他的論理和をとる排他的論理和回路１３と、こ、の論理
和回路１３の出力（Ｘ、＄Ｙ、）および１０”論理に固
定されたレベルが選択入力として導かれ、選択制御入力
として前記Ｍ１ビットが導かれ、このＭ１ピットの＠１
＃　、　−１ｏ”に応じて前記（Ｘ、■Ｙ、　）入力、
＠″Ｏ”入力を選択して、出力する選択回路１４とから
なる。そして、この選択回路１４の選択出力を、前記乗
算器１１の出力Ｍ！・・・Ｍ２ｎ−１に対して最上位ピ
ッ）Ｍｅとして付加するものである。

このような構成によれば、前述したように最上位ピット
Ｍ・を符号ビットとして利用することによｆｉ、Ｘ＝Ｙ
＝−２の場合も符号付き乗算を正しく行なうような補正
が可能になる。

なお、第１図の選択回路１４を相補型ＭＯ８）ランジス
タで構成した例を第２図に示す。すたわち、２１はＰチ
ャンネルトランジスタ、２２はＮチャンネルトランジス
タであシ、これらのダート入力として前記Ｍ１ビットが
導かれ、Ｐチャンネルトランジスタ２１の入力は接地端
に接続され、Ｎチャンネルトランジスタ２２の入力とし
て前記排他的論理和出力（Ｘ＄Ｙ）が導か畠Ｓれている。そして、これらのトランジスタ２１゜２２の
出力は一括接続されている。したがって、Ｍ１ビットが
＠１”のときにはＮチャンネルトランジスタ２２がオン
になって排他的論理和出力（Ｘ、ΦＹ、）が選択され、
逆にＭ１ビットが＠ＯｍのときにはＰチャンネルトラン
ジスタ２１がオンになって“０−レベルが選択される。

発明の効果本発明の符号付き乗算補正回路によれば、上述したよう
に、Ｘ＝Ｙ＝−２の場合も含めて正しい符号付き乗算結
果が得られ、しかも排他的論理和回路、選択回路よシな
る簡単な回路で実現することができる。

【図面の簡単な説明】

第１図は本発明に係る符号付き乗算補正回路の一実施例
を示すブロック図、第２図は第１図の選択回路を取シ出
して示す回路図である。１１・・・符号付き乗算器、・１３・・・排他的論理和
回路、１４・・・選択回路、２１・・・ＰチャンネルＭ
Ｏ８）ランジスタ、２２・・・ＮチャンネルＭＯ８）ラ
ンジスタ。

Claims

【特許請求の範囲】

（１）それぞれｎピ、トの２の補数による符号化２進符
号により表わされた被乗数Ｙおよび乗数Ｘを符号付き乗
算し、２ｎビツトの乗算結果を２の補数による符号化２
進符号によシ表わすと共に、補正を行って出力する符号
付き乗算器の出力側に設けられ、前記被乗数Ｙの最上位
の符号ピットＹ、および乗数Ｘの最上位の符号ピットＸ
、の排他的論理和をとる排他的論理和回路と、この排他
的論理和回路の出力および固定のｇ″Ｏ”論理レベルが
選択入力として導かれると共に前記符号付き乗算器の出
力のうち最上位の次のど、トＭ１信号が選択制御入力と
して導かれ、このピットＭ１の１″　＠Ｑ＃レベルに応
じて前記排他的論理和回路からの入力、′０”レベル入
力を選択して出力する選択回路とを具備し、この選択回
路の出力を前記符号付き乗算器の出力の最上位ビ。）Ｍｅとし、これを符号ピットとして次のピットＭ１な
いし最下位ピットと共に２ｎピツトの補正乗算出力を得
るようにしてなることを特徴とする符号付き乗算補正回
路。
（２）前記選択回路は、入力端が接地されたＰチャンネ
ルＭＯ８）ランジスタおよび前記排他的論理和回路から
の出力が入力されるＮチャンネルＭＯＢ　）ランジスタ
の各ダート入力として前記符号付き乗算器のＭ１ビット
出力が導かれ、上記各トランジスタの出力が結線されて
なることを特徴とする特許請求の範囲第１項記載の符号
付き乗算補正回路。