JPH0343645B2 - - Google Patents

Info

Publication number
JPH0343645B2
JPH0343645B2 JP59144691A JP14469184A JPH0343645B2 JP H0343645 B2 JPH0343645 B2 JP H0343645B2 JP 59144691 A JP59144691 A JP 59144691A JP 14469184 A JP14469184 A JP 14469184A JP H0343645 B2 JPH0343645 B2 JP H0343645B2
Authority
JP
Japan
Prior art keywords
mantissa
data
register
exponent
incrementer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59144691A
Other languages
English (en)
Other versions
JPS6125245A (ja
Inventor
Tosha Takahashi
Junichi Iwasaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14469184A priority Critical patent/JPS6125245A/ja
Priority to DE8585108715T priority patent/DE3584797D1/de
Priority to EP85108715A priority patent/EP0168787B1/en
Priority to US06/754,102 priority patent/US4796217A/en
Publication of JPS6125245A publication Critical patent/JPS6125245A/ja
Publication of JPH0343645B2 publication Critical patent/JPH0343645B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499—Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942—Significance control
    • G06F7/49947—Rounding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 （技術分野） 本発明は浮動小数点演算における丸め処理回路
に関するものである。
（従来技術） 一般に、浮動小数点のデータフオーマツトは第
１図に示されるように符号部、指数部、仮数部の
各フイールドが分離して表現される。浮動小数点
データでの四則演算においては、予め定められて
いる仮数部のデータ長を越えるような仮数データ
を取り扱うことがその演算過程で頻繁に起る。例
えば、浮動小数点の乗算の場合には、仮数部演算
は掛け算となり、真の仮数演酸結果は表わし得る
仮数データ長の２倍のデータ長になる可能性があ
る。この時、真の演算結果を表わし得る仮数デー
タ長の範囲内に収めようとするのが丸め処理と呼
ばれるものであり、この丸め処理を経て最終演算
結果を得ることになる。通常、浮動小数点データ
を扱う計算機においては、演算過程で発生するデ
ータ、すなわち仮数部の最下位ビツトからあふれ
るデータを何らかの形で記憶しておく為の手段を
有している。あふれ出たデータの値および指定さ
れた丸めのモードに応じて、仮数部の途中結果を
切り上げるかもしくは切り捨てるかして、最終演
算結果を得る。ここで言う丸めモードとは、、最
近似丸め、負の方向への丸め、正の方向への丸
め、ゼロ方向への丸め等を指す。丸め処理とは、
丸めモードとあふれ出た仮数演算結果の内容とに
より、仮数部途中結果のデータに対して現しうる
最下位ビツトに「１」を加えるのか、あるいはそ
のままにして現しうる最下位ビツトより下位のデ
ータを切り捨てるのかに帰着する。
しかしながら、第２図に示されるように、仮数
部の途中結果がオール「１」となつたデータを丸
める場合、丸め処理によつて現しうるデータの最
下位ビツトに「１」を加えると最上位よりキヤリ
ーが発生して仮数部はオール「０」となる。これ
は仮数部の最上位ビツトから桁あふれが生じたこ
とを意味する。したがつて、この場合は仮数結果
をキヤリーも含めて１ビツト右シフトし、かつ指
数を１だけインクリメントしなければならない。
この結果、仮数部は「10……０」という値にな
る。
従つて丸め処理は上記の特殊な場合を考慮して
行なう必要がある。
従来、丸め処理は第３図に示されるフローチヤ
ートの手順に従い行なわれていた。これより明ら
からように切上げの場合はまず仮数をインクリメ
ントした後に、その結果のキヤリーをチエツク
し、指数をインクリメントするかどうかを判断し
ていた。これはソフトウエア処理で行なわれる。
一方大量の浮動小数点データを扱う場合、上述し
たように丸め処理で仮数を１インクリメントした
結果のキヤリーが「１」になるような特殊なケー
スは頻繁には起こらないが、起つた場合のことを
考慮して、仮数インクリメント操作の後には必ず
キヤリーをチエツクする操作を行なつていた。従
つてキヤリーをチエツクするのに要する時間も丸
め処理時間に含まれていた。さらに、仮数のイン
クリメント結果でキヤリーが「１」となつた場合
には、仮数及び指数の補正を行なう為の処理が必
要で、これが丸め処理の実行速度を著しく低下さ
せる原因であつた。
（発明の目的） 本発明は上記欠点をなくし丸め処理を高速に実
現できる丸め制御回路を提供するものである。
（発明の構成） 上記目的を達成する為に、本発明の丸め処理回
路は仮数データを格納するレジスタと、指数デー
タを格納するレジスタと、仮数データをインクリ
メントする機能を有する仮数インクリメンタと、
指数データをインクリメントする機能を有す指数
インクリメンタと、丸め処理が切り上げか切り捨
てかを判断する判定回路と、前記仮数インクリメ
ンタからのキヤリーと前記判定回路からの判定信
号とを入力し選択信号を発生する選択回路とを有
し、前記判定回路により切り上げと判定され、か
つ前記仮数インクリメンタからのキヤリーが
「１」である場合には前記指数インクリメンタに
よりインクリメントされた値を指数部の結果とし
て選択し、かつ仮数部の結果は最上位ビツトのみ
が論理「１」でその他残りのビツトは全て論理
「０」となるデータを選択するようにしたことを
特徴とする。
（実施例の説明） まず図面に基いて実施例を説明する前に、丸め
処理による仮数及び指数の演算結果について説明
する。第４図は丸め処理が切り捨てか切り上げか
の情報と仮数データのインクリメントによるキヤ
リー情報とにより、丸め後の仮数及び指数がどの
ような値になるかを示した図である。図より明ら
かなように丸めが切り捨てであるなら仮数と指数
は元のままのデータとなる。一方、切り上げの場
合には仮数データのインクリメント結果により、
仮数、指数とも２種類の結果に分かれる。キヤリ
ーがない時には仮数データを１インクリメントし
たものが仮数結果で、指数は元のままとなる。ま
たキヤリーがある時には定数“10……０”が仮数
結果で、指数は１インクリメントしたものとな
る。
以下に本発明の一実施例を図面に基いて説明す
る。第５図は本発明の一実施例を示すブロツク図
である。まず、第５図に示される第１の実施例の
構成について説明する。第１の実施例では説明を
わかりやすくする為に現しうるデータとして仮数
部24ビツト長、指数部７ビツト長、符号部１ビツ
トの計32ビツト浮動小数点データの丸めを取り上
げる。
レジスタ１０１は丸め前の仮数データを格納す
る24ビツト長レジスタであり、仮数データバス１
０２へデータを出力することができる。レジスタ
１０３は丸め処理後の仮数データを前記仮数デー
タバス１０２より入力し、格納する24ビツト長レ
ジスタである。インクリメンタ１０４は仮数デー
タバス１０２上のデータを入力し、１インクリメ
ントする機能を有した24ビツト長の加算器であ
る。インクリメントしたデータは仮数データバス
１０２を介してレジスタ１０３にストアされる。
定数レジスタ１０５は最上位ビツトが「１」で残
り23ビツトすべてが「０」となる定数を格納した
24ビツト長レジスタで、出力端が仮数データバス
１０２に接続されている。レジスタ１０６は丸め
前の指数データを格納する７ビツト長レジスタで
あり、指数データバス１０７へデータを出力する
ことができる。レジスタ１０８は丸め処理後の指
数データを前記指数データバス１０７より入力し
格納する７ビツト長レジスタである。インクリメ
ンタ１０９は丸め前の指数データをレジスタ１０
６から指数データバス１０７を介して入力し、１
インクリメントする機能を有する７ビツト長の加
算器である。インクリメントしたデータは指数デ
ータバス１０７を介してレジスタ１０８に格納さ
れる。レジスタ選択回路１１０は仮数部の前記イ
ンクリメンタ１０４からのキヤリー信号１１１を
入力し、丸め結果を判断する。それによつて仮数
部に対してはR1信号１１２，R2信号１１３，R3
信号１１４のいずれかを出力し、指数部に対して
はR2信号１１２かR4信号１１５のいずれかを出
力してレジスタを選択する。R1信号１１２は仮
数部のインクリメンタ１０４の結果をデータバス
１０２に出力させる制御信号、R2信号１１３は
定数レジスタ１０５にて格納されている24ビツト
定数をデータバス１０２に出力させるとともに、
指数部のインクリメンタ１０９の結果をデータバ
ス１０７に出力させる制御信号、R3信号１１４
はレジスタ１０１に格納されている丸め前の24ビ
ツト仮数データをデータバス１０２に出力させる
制御信号、そしてR4信号１１５はレジスタ１０
６に格納されている丸め前の７ビツト指数データ
をデータバス１０７に出力させる制御信号であ
る。
次に第１の実施例の動作を第５図及び第６図を
参照して詳細に説明する。第６図は第１の実施例
における丸め処理過程を示す簡単なタイミング図
である。まず、T1のφ1の期間で丸め前のデータ
がインクリメンタへ転送される。つまりレジスタ
１０１に格納されている丸め前仮数データがデー
タバス１０２に出力されインクリメンタ１０４に
ラツチされる。さらに同時にレジスタ１０６に格
納されている丸め前指数データがデータバス１０
７に出力されインクリメンタ１０９にラツチされ
る。次にT2のφ2期間で仮数、指数のインクリメ
ント操作及びレジスタ選択の判定がなされる。つ
まり、インクリメンタ１０４では丸め前仮数デー
タのインクリメントが行なわれ、インクリメンタ
１０９では丸め前指数データのインクリメントが
行なわれる。さらに、レジスタ選択回路１１０で
は、第７図にて示される論理に従いR1〜R4の信
号を生成する。例えば丸めが切り上げでかつイン
クリメンタ１０４からのキヤリー情報が「１」で
あれば、R2信号１１３のみをアクテイブとし、
次のタイミングにて転送される丸めデータとして
定数レジスタ１０５のデータを仮数データとし、
インクリメンタ１０９の演算結果を指数データと
して選択する。最後にT2のφ1期間で丸め後のデ
ータが選択されて所定のレジスタへ転送される。
転送におけるデイステイネーシヨンは仮数が前記
レジスタ１０３で指数が前記レジスタ１０８であ
る。また転送におけるソースは、レジスタ選択回
路によつて指定されるレジスタであり、仮数は
R1，R2，R3信号によりインクリメンタ１０４，
定数レジスタ１０５，レジスタ１０１のいずれか
が選択されてデータバス１０２に丸めデータが出
力される。指数はR2，R4信号によりインクリメ
ンタ１０９，レジスタ１０６のいずれかが選択さ
れてデータバス１０７に丸めデータが出力され
る。
以上説明したように、本実施例では浮動小数点
データを丸めて所定のレジスタに格納するのにわ
ずか２クロツクで完了するので、丸め処理が極め
て高速に実現できる。
本実施例では仮数データ24ビツト長、指数デー
タ７ビツト長の浮動小数点データを取り上げた
が、拡張されたフオーマツトにおいても同様に構
成すればよいことは明らかである。尚第１の実施
例では24ビツト長定数「10…０」を格納した定数
レジスタ１０５を用いて、レジスタ選択回路１１
０よりR2信号が出力された時に定数レジスタ１
０５よりデータバス１０２へ「10…０」データを
出力するようにしていたが、前記仮数のインクリ
メンタ１０４は演算結果出力に関して、最上位ビ
ツトはキヤリーの値と論理和をとるように構成す
れば前記定数レジスタ１０５は不用となり、かつ
第１の実施例と同等の効果を得ることができる。
第９図は第１の実施例における定数レジスタ１
０５を用いることなく丸め処理制御を構成した時
のブロツク図である。ここで本実施例の第２の実
施例を第９図及び第１０図を用いて説明する。ま
ず第９図に示される第２の実施例の構成について
説明する。構成は第１の実施例とほとんど同じで
異なるのは第１の実施例で用いた定数レジスタ１
０５がなく、その代りに仮数インクリメンタ１０
４の出力を補正する補正回路１２０が備わつてい
ることとレジスタ選択回路１１０′の論理が異な
ることである。レジスタ１０１，仮数データバス
１０２，レジスタ１０３，仮数インクリメンタ１
０４，レジスタ１０６，指数データバス１０７，
レジスタ１０８，指数インクリメンタ１０９，及
びキヤリー信号１１１，R1信号１１２，R2信号
１１３，R3信号１１４，R4信号１１５について
は第１の実施例と全く同等のものである。補正回
路１２０は第１０図に示されるように、前記仮数
インクリメンタ１０４の演算結果を入力とし、そ
の演算結果の最上位ビツトに対しキヤリーとの論
理和をとつて前記仮数データバス１０２へ出力す
るものである。レジスタ選択回路１１０′は仮数
部の前記インクリメンタ１０４からのキヤリー信
号１１１を入力し、丸め結果は何かを判断して仮
数部に対してはR1信号１１２，R3信号１１４の
いずれかを出力し、指数部に対してはR2信号１
１３かR4信号１１５のいずれかを出力してレジ
スタを選択する。R1信号１１２は仮数部のイン
クリメンタ１０４の結果を補正したデータを補正
回路１２０よりデータバス１０２に出力させる制
御信号、R3信号１１４はレジスタ１０１に格納
されている丸め前仮数データをデータバス１０２
に出力させる制御信号、R2信号１１３は指数部
のインクリメンタ１０９の結果をデータバス１０
７に出力させる制御信号、R4信号１１５はレジ
スタ１０６に格納されている丸め前の指数データ
をデータバス１０７に出力させる制御信号であ
る。第８図は前記レジスタ選択回路１１０の真理
値表であり、この真理値表に従つて前記レジスタ
選択回路１１０′よりR1〜R4信号が出力される。
第２の実施例においては、仮数部の前記インクリ
メンタからのキヤリーがあつた場合には、補正回
路１２０により所定数「10…０」を出力すること
が可能であり、第１の実施例と同等の効果が得ら
れる。
（発明の効果） このように本発明によれば、どのような浮動小
数点データであつても、いちいちソフトウエアで
チエツクすることなく簡単なハードウエア回路構
成により極めて高速に丸め処理を実現することが
可能である。
【図面の簡単な説明】
第１図は浮動小数点データのフオーマツト図で
ある。第２図は特殊な仮数データ時の丸め処理を
示すフロー図である。第３図は従来の丸め処理の
手順を示すフローチヤートである。第４図は丸め
における一般的な処理を示した図である。第５図
は本発明の第１の実施例の簡単なブロツク図であ
る。第６図は本発明の第１の実施例における丸め
処理の動作タイミング図である。第７図は本発明
の第１の実施例におけるレジスタ選択回路１１０
の機能を表わす真理値図である。第８図は本発明
の第２の実施例におけるレジスタ選択回路１１
０′の機能を表わす真理値図である。第９図は本
発明の第２の実施例の簡単なブロツク図である。
第１０図は第６図における補正回路１２０の一例
を示す回路図である。 １０１……レジスタ、１０２……データバス、
１０３……レジスタ、１０４……インクリメン
タ、１０５……レジスタ、１０６……レジスタ、
１０７……データバス、１０８……レジスタ、１
０９……インクリメンタ、１１０，１１０′……
レジスタ選択回路、１１１……キヤリー、１１２
〜１１５……制御信号、１２０……補正回路。

Claims (1)

    【特許請求の範囲】
  1. １ 浮動小数点演算の丸め処理回路において、仮
    数データを格納するレジスタと、指数データを格
    納するレジスタと、仮数データをインクリメント
    する機能を有する仮数インクリメンタと、指数デ
    ータをインクリメントする機能を有する指数イン
    クルメンタと、丸め処理が切り上げか切り捨てか
    を判定する判定回路と、前記仮数インクリメンタ
    からの上位桁あふれと、前記判定回路からの判定
    信号とを入力し、選択信号を発生する選択回路と
    を有し、前記判定回路により切り上げと判定さ
    れ、かつ前記仮数インクリメンタからの上位桁あ
    ふれがある場合には前記指数インクリメンタによ
    りインクリメントされた値を指数部の結果として
    選択し、かつ仮数部の結果として最上位ビツトの
    みが論理「１」でそれにつづく残りのビツトが論
    理「０」となるデータを選択するようにしたこと
    を特徴とする丸め処理回路。
JP14469184A 1984-07-12 1984-07-12 丸め処理回路 Granted JPS6125245A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP14469184A JPS6125245A (ja) 1984-07-12 1984-07-12 丸め処理回路
DE8585108715T DE3584797D1 (de) 1984-07-12 1985-07-12 Abrundungseinheit zum gebrauch bei der arithmetischen verarbeitung von gleitkommadaten.
EP85108715A EP0168787B1 (en) 1984-07-12 1985-07-12 Rounding unit for use in arithmetic processing of floating point data
US06/754,102 US4796217A (en) 1984-07-12 1985-07-12 Rounding unit for use in arithmetic processing of floating point data

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14469184A JPS6125245A (ja) 1984-07-12 1984-07-12 丸め処理回路

Publications (2)

Publication Number Publication Date
JPS6125245A JPS6125245A (ja) 1986-02-04
JPH0343645B2 true JPH0343645B2 (ja) 1991-07-03

Family

ID=15368019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14469184A Granted JPS6125245A (ja) 1984-07-12 1984-07-12 丸め処理回路

Country Status (4)

Country Link
US (1) US4796217A (ja)
EP (1) EP0168787B1 (ja)
JP (1) JPS6125245A (ja)
DE (1) DE3584797D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988008606A1 (en) * 1987-04-28 1988-11-03 Fujitsu Ten Limited Method and apparatus for data transfer
JPH01169627A (ja) * 1987-12-25 1989-07-04 Toshiba Corp 高精度加算装置
US4941119A (en) * 1988-11-30 1990-07-10 Control Data Corporation Method and apparatus for predicting an overflow in an integer multiply
JP3076046B2 (ja) * 1989-01-31 2000-08-14 日本電気株式会社 例外検出回路
US4994996A (en) * 1989-02-03 1991-02-19 Digital Equipment Corporation Pipelined floating point adder for digital computer
US4941120A (en) * 1989-04-17 1990-07-10 International Business Machines Corporation Floating point normalization and rounding prediction circuit
US4926370A (en) * 1989-04-17 1990-05-15 International Business Machines Corporation Method and apparatus for processing postnormalization and rounding in parallel
US5278552A (en) * 1989-10-23 1994-01-11 Jeco Company Limited Indicator control circuit
US4977535A (en) * 1989-12-08 1990-12-11 Motorola, Inc. Method of computation of normalized numbers
CA2045662C (en) * 1989-12-29 1994-04-26 Clif Liu Binary floating point arithmetic rounding in conformance with ieee 754-1985 standard
US5258943A (en) * 1991-12-23 1993-11-02 Intel Corporation Apparatus and method for rounding operands
US5339266A (en) * 1993-11-29 1994-08-16 Motorola, Inc. Parallel method and apparatus for detecting and completing floating point operations involving special operands
US5563818A (en) * 1994-12-12 1996-10-08 International Business Machines Corporation Method and system for performing floating-point division using selected approximation values
US5892697A (en) * 1995-12-19 1999-04-06 Brakefield; James Charles Method and apparatus for handling overflow and underflow in processing floating-point numbers

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2455315B1 (fr) * 1979-04-23 1986-10-24 Anvar Procede pour fournir un resultat de calcul numerique avec le nombre de chiffres significatifs exacts dans ce resultat et dispositif de calcul numerique mettant en oeuvre ce procede
US4295203A (en) * 1979-11-09 1981-10-13 Honeywell Information Systems Inc. Automatic rounding of floating point operands
US4484259A (en) * 1980-02-13 1984-11-20 Intel Corporation Fraction bus for use in a numeric data processor
US4338675A (en) * 1980-02-13 1982-07-06 Intel Corporation Numeric data processor
US4468748A (en) * 1981-06-11 1984-08-28 Data General Corporation Floating point computation unit having means for rounding the floating point computation result
US4528640A (en) * 1982-07-13 1985-07-09 Sperry Corporation Method and a means for checking normalizing operations in a computer device
US4589067A (en) * 1983-05-27 1986-05-13 Analogic Corporation Full floating point vector processor with dynamically configurable multifunction pipelined ALU
US4562553A (en) * 1984-03-19 1985-12-31 Analogic Corporation Floating point arithmetic system and method with rounding anticipation

Also Published As

Publication number Publication date
EP0168787A2 (en) 1986-01-22
DE3584797D1 (de) 1992-01-16
EP0168787A3 (en) 1986-06-04
EP0168787B1 (en) 1991-12-04
US4796217A (en) 1989-01-03
JPS6125245A (ja) 1986-02-04

Similar Documents

Publication Publication Date Title
JP3076046B2 (ja) 例外検出回路
KR102447636B1 (ko) 부동 소수점 수를 누산하기 위한 산술 연산을 수행하는 장치 및 방법
US6099158A (en) Apparatus and methods for execution of computer instructions
EP0973089B1 (en) Method and apparatus for computing floating point data
US5469377A (en) Floating point computing device for simplifying procedures accompanying addition or subtraction by detecting whether all of the bits of the digits of the mantissa are 0 or 1
US4941120A (en) Floating point normalization and rounding prediction circuit
US9608662B2 (en) Apparatus and method for converting floating-point operand into a value having a different format
US10019231B2 (en) Apparatus and method for fixed point to floating point conversion and negative power of two detector
JPH0343645B2 (ja)
KR960003044B1 (ko) 수치표현 변환장치 및 그것을 사용한 벡터ㆍ프로세서ㆍ유니트
US4594680A (en) Apparatus for performing quadratic convergence division in a large data processing system
JP3248743B2 (ja) 符号付き加算器のためのオーバーフロー／アンダーフロー高速制限回路
US5337265A (en) Apparatus for executing add/sub operations between IEEE standard floating-point numbers
GB1579100A (en) Digital arithmetic method and means
JPH02294731A (ja) 浮動小数点数演算処理装置及び除数倍数生成装置
JP2511527B2 (ja) 浮動小数点演算器
US20170293467A1 (en) Apparatus and method for supporting a conversion instruction
JPH0519170B2 (ja)
US5408427A (en) Detection of exponent underflow and overflow in a floating point adder
JP2555135B2 (ja) 演算回路
US20060047738A1 (en) Decimal rounding mode which preserves data information for further rounding to less precision
JP2752698B2 (ja) 浮動小数点加減算回路
JPS5932038A (ja) 浮動小数点加算器
US4907185A (en) Program-controlled computer with an interrupt capability for floating-point operation
JP3139011B2 (ja) 固定小数点プロセッサ