JP2667864B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2667864B2 JP2667864B2 JP63067381A JP6738188A JP2667864B2 JP 2667864 B2 JP2667864 B2 JP 2667864B2 JP 63067381 A JP63067381 A JP 63067381A JP 6738188 A JP6738188 A JP 6738188A JP 2667864 B2 JP2667864 B2 JP 2667864B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processing device
- command
- decoding
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は主にマイクロプロセツサ（MPU）に接続され
るコプロセツサの制御方式に係り、特に、MPUからのコ
マンド転送のオーバーヘツドをなくし、高速なコプロセ
ツサインターフエイスを実現するのに好適なコプロセツ
サの制御方式に関する。
るコプロセツサの制御方式に係り、特に、MPUからのコ
マンド転送のオーバーヘツドをなくし、高速なコプロセ
ツサインターフエイスを実現するのに好適なコプロセツ
サの制御方式に関する。
チツプ外部に浮動小数点演算回路等のコプロセツサを
接続することがきる従来のマイクロプロセツサ（例え
ば、米モトローラ社のMC68020、以下、MPUと記す）で
は、コプロセツサに対する命令を一旦MPUが読み込み、
解読してから、バスサイクルを用いて、コマンドの形で
転送していた。その詳細は、モトローラ社、MC68881フ
ローテイングポイント コプロセツサユーザズマニユア
ル（Motorola Inc.MC68881 Floating−Point Coprocess
or User′Manual,1985）に記載されている。
接続することがきる従来のマイクロプロセツサ（例え
ば、米モトローラ社のMC68020、以下、MPUと記す）で
は、コプロセツサに対する命令を一旦MPUが読み込み、
解読してから、バスサイクルを用いて、コマンドの形で
転送していた。その詳細は、モトローラ社、MC68881フ
ローテイングポイント コプロセツサユーザズマニユア
ル（Motorola Inc.MC68881 Floating−Point Coprocess
or User′Manual,1985）に記載されている。
従来のコプロセツサでは、コプロセツサの演算能力が
それほど高くなかつたので、演算時間に比べて、コマン
ドの転送時間はそれほど目立たなかつた。しかし、最
近、LSI技術の進歩により、コプロセツサの演算能力が
向上し、演算時間が極端に短くなつたことに比べて、バ
スサイクルを利用したコマンド転送の時間はそれほど短
くならず、結果的に、コマンド転送のオーバヘツドが目
立つようになつてきた。
それほど高くなかつたので、演算時間に比べて、コマン
ドの転送時間はそれほど目立たなかつた。しかし、最
近、LSI技術の進歩により、コプロセツサの演算能力が
向上し、演算時間が極端に短くなつたことに比べて、バ
スサイクルを利用したコマンド転送の時間はそれほど短
くならず、結果的に、コマンド転送のオーバヘツドが目
立つようになつてきた。
そこで、本発明の目的は、上記のようなオーバーヘツ
ドをなくし、コプロセツサの演算能力を最大限に引出
し、処理性能を更に向上させることができるコプロセツ
サのコマンド転送方式を提供することにある。
ドをなくし、コプロセツサの演算能力を最大限に引出
し、処理性能を更に向上させることができるコプロセツ
サのコマンド転送方式を提供することにある。
上記の目的は、 （１）バスサイクルを用いずに、MPUからコプロセツサ
にコマンドを転送するための専用手段、 （２）MPUがパイプライン的に先行して命令コードをデ
コードするとき、上記の専用のコマンド転送手段を用い
て、命令コードをコプロセツサに転送する手段、 （３）上記の転送された命令コードをコプロセツサの中
で、解読する手段、 （４）上記の解読された命令の処理を、MPUと同期を取
りながら、実行する手段 を有することにより、達成される。
にコマンドを転送するための専用手段、 （２）MPUがパイプライン的に先行して命令コードをデ
コードするとき、上記の専用のコマンド転送手段を用い
て、命令コードをコプロセツサに転送する手段、 （３）上記の転送された命令コードをコプロセツサの中
で、解読する手段、 （４）上記の解読された命令の処理を、MPUと同期を取
りながら、実行する手段 を有することにより、達成される。
コプロセツサを接続して高速なデータ処理を行なうMP
Uでは、MPU内部の動作はパイプライン的に処理されてい
る。つまり、命令フエツチ，命令デコード，実行等のス
テージに分かれて、次に実行すべき命令を先行して処理
している。その結果、命令フエツチ，命令デコードに要
する時間が隠されて、見掛け上、実行ステージの時間だ
けで、１つの命令を実行できるようになる。
Uでは、MPU内部の動作はパイプライン的に処理されてい
る。つまり、命令フエツチ，命令デコード，実行等のス
テージに分かれて、次に実行すべき命令を先行して処理
している。その結果、命令フエツチ，命令デコードに要
する時間が隠されて、見掛け上、実行ステージの時間だ
けで、１つの命令を実行できるようになる。
しかし、コプロセツサで処理しなければならない命令
があると、上記のパイプライン処理が乱され、命令フエ
ツチ，命令デコード，コマンド転送，コマンドデコー
ド，実行という処理ステージになる。コプロセツサによ
る実行時間が長い場合は、コマンド転送，コマンドデコ
ードに要する時間はそれほど問題にならなかつたが、LS
I技術の進歩により、実行時間が短縮され、コマンド転
送，コマンドデコードに要する時間が問題になつてき
た。
があると、上記のパイプライン処理が乱され、命令フエ
ツチ，命令デコード，コマンド転送，コマンドデコー
ド，実行という処理ステージになる。コプロセツサによ
る実行時間が長い場合は、コマンド転送，コマンドデコ
ードに要する時間はそれほど問題にならなかつたが、LS
I技術の進歩により、実行時間が短縮され、コマンド転
送，コマンドデコードに要する時間が問題になつてき
た。
そこで、MPUが命令をデコードするとき、それと同時
に、コプロセツサでも同じ命令をデコードし、その命令
がコプロセツサ命令であつたら、MPUと同期をとつて実
行することにより、コマンド転送，コマンドデコードに
要する時間を隠することができる。
に、コプロセツサでも同じ命令をデコードし、その命令
がコプロセツサ命令であつたら、MPUと同期をとつて実
行することにより、コマンド転送，コマンドデコードに
要する時間を隠することができる。
なお、MPUがデコードする命令をコプロセツサへ転送
する専用の手段を設けることによつて、バスサイクルに
よつて命令を転送する必要がなく、他の命令を実行中に
先行してゴプロセツサ命令を転送できるので、実行のオ
ーバーヘツドとなることはない。
する専用の手段を設けることによつて、バスサイクルに
よつて命令を転送する必要がなく、他の命令を実行中に
先行してゴプロセツサ命令を転送できるので、実行のオ
ーバーヘツドとなることはない。
〔実施例〕 以下、本発明の一実施例を用いて説明する。
第１図は本発明の一実施例であるデータ処理装置の構
成図である。データ処理装置はマイクロプロセツシング
ユニツト（MPU）100とコプロセツサ（CP）200とメイン
メモリ300から成り、これらがバスライン400で接続され
ている。MPU100は制御回路110と命令レジスタ120と命令
デコーダ130と命令実行回路140から構成されている。制
御回路110はメインメモリ300から命令を読み出し、命令
レジスタ120にセツトする。命令デコーダ130は命令レジ
スタ120にセツトされた命令を解読し、その結果を命令
実行回路140へ送る。命令実行回路140は、この解読結果
を用いて、命令による処理を実行する。
成図である。データ処理装置はマイクロプロセツシング
ユニツト（MPU）100とコプロセツサ（CP）200とメイン
メモリ300から成り、これらがバスライン400で接続され
ている。MPU100は制御回路110と命令レジスタ120と命令
デコーダ130と命令実行回路140から構成されている。制
御回路110はメインメモリ300から命令を読み出し、命令
レジスタ120にセツトする。命令デコーダ130は命令レジ
スタ120にセツトされた命令を解読し、その結果を命令
実行回路140へ送る。命令実行回路140は、この解読結果
を用いて、命令による処理を実行する。
一般に、命令レジスタ120は命令読み出しステージと
命令解読ステージとの緩衝回路になるので、複数の命令
を保持できるFIFO（フアースト・イン、フアースト・ア
ウト）型のレジスタで実現される。
命令解読ステージとの緩衝回路になるので、複数の命令
を保持できるFIFO（フアースト・イン、フアースト・ア
ウト）型のレジスタで実現される。
一方、コプロセツサ200は命令デコーダ230、及び、コ
プロセツサ命令実行回路240からなる。命令デコーダ230
は専用の命令転送パス250を用いてMPU100の命令レジス
タ120からデコードすべき命令を受けとり、その命令を
解読し、その結果、コプロセツサで実行する命令であつ
たら、解読結果をコプロセツサ命令実行回路240へ送
る。コプロセツサ命令実行回路240は、この解読結果を
用いて、命令にしたがつて処理を実行する。なお、MPU
の実行とコプロセツサの実行との同期を取るためMPUの
制御回路110から、MPU命令実行回路140及び、コプロセ
ツサ命令実行回路240に対して、次命令実行開始指示信
号150を出力している。
プロセツサ命令実行回路240からなる。命令デコーダ230
は専用の命令転送パス250を用いてMPU100の命令レジス
タ120からデコードすべき命令を受けとり、その命令を
解読し、その結果、コプロセツサで実行する命令であつ
たら、解読結果をコプロセツサ命令実行回路240へ送
る。コプロセツサ命令実行回路240は、この解読結果を
用いて、命令にしたがつて処理を実行する。なお、MPU
の実行とコプロセツサの実行との同期を取るためMPUの
制御回路110から、MPU命令実行回路140及び、コプロセ
ツサ命令実行回路240に対して、次命令実行開始指示信
号150を出力している。
MPUの制御回路110は、命令デコーダ130から命令がMPU
処理されるのか、CPで処理されるのかを示す信号160を
受け、現在実行中の命令がMPUで処理する命令の場合はM
PU命令実行終了信号170をMPU命令実行回路140から受け
取り、CPで処理する命令の場合はCP命令実行終了信号27
0をCP側命令実行回路240から受け取ることによつて、次
命令実行開始指示信号150を生成している。
処理されるのか、CPで処理されるのかを示す信号160を
受け、現在実行中の命令がMPUで処理する命令の場合はM
PU命令実行終了信号170をMPU命令実行回路140から受け
取り、CPで処理する命令の場合はCP命令実行終了信号27
0をCP側命令実行回路240から受け取ることによつて、次
命令実行開始指示信号150を生成している。
第２図は本実施例のデータ処理装置におけるパイプラ
イン処理の状態を示すタイムチヤートである。MPU100の
命令デコードと同時に、コプロセツサ200においても命
令のデコードができるので、MPU100のパイプライン処理
を乱すことがない。
イン処理の状態を示すタイムチヤートである。MPU100の
命令デコードと同時に、コプロセツサ200においても命
令のデコードができるので、MPU100のパイプライン処理
を乱すことがない。
第３図は従来のコマンド転送方式を用いたときのタイ
ムチヤートである。コプロセツサ200に対するコマンド
転送をバスサイクルを用いて行なつているので、コプロ
セツサ200はMPU100の実行ステージにならないとコマン
ドを受け取ることができない。したがつて、その後、コ
プロセツサ200はコマンドの解読を行ない、実行を開始
するので、この間、MPU100は待たされることになり、パ
イプライン処理に空き時間ができてしまうことになる。
ムチヤートである。コプロセツサ200に対するコマンド
転送をバスサイクルを用いて行なつているので、コプロ
セツサ200はMPU100の実行ステージにならないとコマン
ドを受け取ることができない。したがつて、その後、コ
プロセツサ200はコマンドの解読を行ない、実行を開始
するので、この間、MPU100は待たされることになり、パ
イプライン処理に空き時間ができてしまうことになる。
本実施例によれば、命令転送パス250は命令レジスタ1
20の出力を転送しているので、命令自身の他にプログラ
ム中にあるイミデイエイトデータも転送できる利点があ
る。
20の出力を転送しているので、命令自身の他にプログラ
ム中にあるイミデイエイトデータも転送できる利点があ
る。
なお、本実施例では、命令転送パス250は命令レジス
タ120から直接、命令を取り出しているが、命令レジス
タ120の内容に若干の変換を施したもの、例えば、ビツ
ト数を圧縮したもの等を命令転送パス250によつて、転
送する場合も本発明の範囲である。
タ120から直接、命令を取り出しているが、命令レジス
タ120の内容に若干の変換を施したもの、例えば、ビツ
ト数を圧縮したもの等を命令転送パス250によつて、転
送する場合も本発明の範囲である。
また、本実施例では、主に命令だけを命令転送パス25
0によつて転送しているが、コプロセツサ側で命令以外
の制御情報（例えば、プロセツサ状態レジスタ等の情
報）が必要なシステムにおいては、命令転送パス250に
上記の制御情報を付加して転送する場合も本発明の範囲
である。
0によつて転送しているが、コプロセツサ側で命令以外
の制御情報（例えば、プロセツサ状態レジスタ等の情
報）が必要なシステムにおいては、命令転送パス250に
上記の制御情報を付加して転送する場合も本発明の範囲
である。
本実施例では、デコード後の命令のキユーを持つてい
ないが、これを持つようなMPUの場合には、CP側にもデ
コード後の命令キユーを持つことにより、容易に本発明
を適用できる。
ないが、これを持つようなMPUの場合には、CP側にもデ
コード後の命令キユーを持つことにより、容易に本発明
を適用できる。
また、本実施例では、コプロセツサ側のコマンド・デ
コードがMPU側の命令デコードの時間内に完了するシス
テムの場合を示したが、コプロセツサ側のコマンド・デ
コードがMPU側の命令デコードの時間内に完了しないシ
ステムの場合には、コプロセツサからデコード完了報告
信号をMPUの制御回路に対して出力し、MPUは、この信号
を持つて次の命令のデコードを開始することによつて、
容易に、MPUの動作とコプロセツサの動作との同期をと
ることができる。
コードがMPU側の命令デコードの時間内に完了するシス
テムの場合を示したが、コプロセツサ側のコマンド・デ
コードがMPU側の命令デコードの時間内に完了しないシ
ステムの場合には、コプロセツサからデコード完了報告
信号をMPUの制御回路に対して出力し、MPUは、この信号
を持つて次の命令のデコードを開始することによつて、
容易に、MPUの動作とコプロセツサの動作との同期をと
ることができる。
以上、本実施例のように本発明のコプロセツサ制御方
式を容易に実現することができる。
式を容易に実現することができる。
以上述べてきたように本発明によれば、MPUの外部に
コプロセツサを有し、プログラム中の一部の命令をコプ
ロセツサで実行するデータ処理装置において、MPUのパ
イプライン処理の命令デコードと同時に、コプロセツサ
においても命令をデコードできるので、パイプライン処
理の乱れをなくし、コプロセツサに対するコマンド転送
のオーバーヘツドを解消でき、結果的にコプロセツサ命
令の実行性能を向上できる効果がある。
コプロセツサを有し、プログラム中の一部の命令をコプ
ロセツサで実行するデータ処理装置において、MPUのパ
イプライン処理の命令デコードと同時に、コプロセツサ
においても命令をデコードできるので、パイプライン処
理の乱れをなくし、コプロセツサに対するコマンド転送
のオーバーヘツドを解消でき、結果的にコプロセツサ命
令の実行性能を向上できる効果がある。
また、メモリバスを監視していて、MPUが命令をフエ
ツチしたときに、同時にコプロセツサにも命令を取り込
む方式のコプロセツサに比べ、命令のプリフエツチキユ
ーをコプロセツサ側に持つ必要がないこと、および、そ
のプリフエツチキユーをMPUと同期して管理するための
制御回路が不要になるという効果がある。
ツチしたときに、同時にコプロセツサにも命令を取り込
む方式のコプロセツサに比べ、命令のプリフエツチキユ
ーをコプロセツサ側に持つ必要がないこと、および、そ
のプリフエツチキユーをMPUと同期して管理するための
制御回路が不要になるという効果がある。
更に、上記のようなコプロセツサの制御方式では、MP
U内にキヤツシユメモリ（特に、命令キヤツシユ）を内
蔵した場合、コプロセツサ命令の読み出しが内蔵キヤツ
シユメモリにヒツトするとき、コプロセツサがメモリバ
スから命令を読み取ることができなくなる。本発明によ
れば、コプロセツサのコマンドをメモリバスによらずに
転送できるので、MPU内に命令キヤツシユメモリを内蔵
するシステムにおいても、高速なコプロセツサ制御方式
を提供できるという効果がある。
U内にキヤツシユメモリ（特に、命令キヤツシユ）を内
蔵した場合、コプロセツサ命令の読み出しが内蔵キヤツ
シユメモリにヒツトするとき、コプロセツサがメモリバ
スから命令を読み取ることができなくなる。本発明によ
れば、コプロセツサのコマンドをメモリバスによらずに
転送できるので、MPU内に命令キヤツシユメモリを内蔵
するシステムにおいても、高速なコプロセツサ制御方式
を提供できるという効果がある。
第１図は本発明の一実施例であるデータ処理装置のブロ
ツク図、第２図は第１図のデータ処理装置の動作を示す
タイムチヤート図、第３図は従来の技術によるデータ処
理装置の動作を示すタイムチヤートである。 100……マイクロプロセツサ（MPU）、200……コプロセ
ツサ、300……メインメモリ、250……命令転送パス、23
0……コプロセツサ命令デコード、150……次命令実行開
始指示信号、160……CP命令検出信号、270……CP命令実
行終了報告信号。
ツク図、第２図は第１図のデータ処理装置の動作を示す
タイムチヤート図、第３図は従来の技術によるデータ処
理装置の動作を示すタイムチヤートである。 100……マイクロプロセツサ（MPU）、200……コプロセ
ツサ、300……メインメモリ、250……命令転送パス、23
0……コプロセツサ命令デコード、150……次命令実行開
始指示信号、160……CP命令検出信号、270……CP命令実
行終了報告信号。
Claims (9)
- 【請求項１】主に動作する第１の処理装置と、該第１の
処理装置の指示に従って動作する第２の処理装置を有す
るデータ処理装置において、該第１の処理装置は少なく
とも、命令フェッチ、命令デコード、実行の３ステージ
を有するパイプライン制御を行なう処理装置であり、ま
た、該第１の処理装置はフェッチした命令がセットされ
るレジスタの出力を含むコマンドを該第２の処理装置に
対して転送する手段を、該第１の処理装置と該第２の処
理装置とメインメモリとを接続するメモリバスとは別に
有し、該第２の処理装置は該転送手段によって転送され
たコマンドを解読するデコード手段を有し、該転送され
たコマンドの実行を該第１の処理装置と同期を取りなが
ら、実行する手段を有することを特徴とするデータ処理
装置。 - 【請求項２】上記第１の処理装置によって転送されるコ
マンドは、第１の処理装置がデコードする命令そのも
の、あるいは、第１の処理装置の制御情報を付加した命
令であることを特徴とする請求項第１項記載のデータ処
理装置。 - 【請求項３】上記第１の処理装置によって転送されるコ
マンドは、命令そのものではなく、該第１の処理装置が
命令を変換した結果であることを特徴とする請求項第１
項記載のデータ処理装置。 - 【請求項４】上記第１の処理装置のレジスタはフェッチ
した命令を複数個保持するFIFO（ファースト・イン、フ
ァースト・アウト）型レジスタであり、当該データ処理
装置は該FIFOレジスタから１命令ずつ取出して、該第１
の処理装置が有するデコード手段および前記第２の処理
装置が有する前記デコード手段によって解読することを
特徴とする請求項第１項乃至第３項記載のデータ処理装
置。 - 【請求項５】上記第２の処理装置は、第１の処理装置よ
り、次命令実行開始指示信号を受け、該第２の処理装置
によってデコードされた命令が該第２の処理装置で処理
する要がある命令であるとき、該次命令実行開始指示信
号によって該命令の処理を開始することを特徴とする請
求項第１項乃至第４項記載のデータ処理装置。 - 【請求項６】上記第１の処理装置は、実行中の命令が上
記第２の処理装置によって実行される命令であることを
検出する手段を有し、該第２の処理装置は、該第２の処
理装置によって実行されていた命令の処理が終了したこ
とを該第１の処理装置に報告する手段を有し、該第１の
処理装置は、該第２の処理装置で命令が実行されたとき
には、該第２の処理装置の実行終了報告信号を持って、
該次命令実行開始指示信号を発行することを特徴とする
請求項第１項乃至第５項記載のデータ処理装置。 - 【請求項７】上記第１の処理装置および第２の処理装置
は、それぞれ、別チップのLSI、または、別のボードの
ように、分離された実装手段によって実現されているこ
とを特徴とする請求項第１項乃至第６項記載のデータ処
理装置。 - 【請求項８】上記第２の処理装置は、コマンドの解読と
該コマンドの実行をパイプライン的に処理することを特
徴とする請求項第１項乃至第７項記載のデータ処理装
置。 - 【請求項９】上記第１および第２の処理装置は、命令
（コマンド）デコード、および、命令（コマンド）実行
の各ステージ毎に同期を取りながら、動作することを特
徴とする請求項第８項記載のデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067381A JP2667864B2 (ja) | 1988-03-23 | 1988-03-23 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63067381A JP2667864B2 (ja) | 1988-03-23 | 1988-03-23 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01240932A JPH01240932A (ja) | 1989-09-26 |
| JP2667864B2 true JP2667864B2 (ja) | 1997-10-27 |
Family
ID=13343377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63067381A Expired - Fee Related JP2667864B2 (ja) | 1988-03-23 | 1988-03-23 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2667864B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2987308B2 (ja) * | 1995-04-28 | 1999-12-06 | 松下電器産業株式会社 | 情報処理装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62269237A (ja) * | 1986-05-16 | 1987-11-21 | Matsushita Electric Ind Co Ltd | デ−タプロセツサ |
-
1988
- 1988-03-23 JP JP63067381A patent/JP2667864B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01240932A (ja) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100563012B1 (ko) | 처리기를보조처리기에인터페이스하는방법및그장치 | |
| EP0992907B1 (en) | Trace fifo management | |
| EP1099151B1 (en) | A system to reduce power consumption | |
| JP2002149442A (ja) | データプロセッサ | |
| US20240045593A1 (en) | Apparatus and method for accessing data, processing apparatus and computer system | |
| WO2021061626A1 (en) | Instruction executing method and apparatus | |
| JPH01177127A (ja) | 情報処理装置 | |
| US7051146B2 (en) | Data processing systems including high performance buses and interfaces, and associated communication methods | |
| JP2667864B2 (ja) | データ処理装置 | |
| EP0385136B1 (en) | Microprocessor cooperating with a coprocessor | |
| JPH01243167A (ja) | データ処理装置 | |
| WO2002027483A2 (en) | Trace buffer for loop compression | |
| JP3692115B2 (ja) | 命令幅に基づく効率的なエミュレーションの実行 | |
| US5148525A (en) | Microprogram-controlled type bus control circuit | |
| JPH02287857A (ja) | コンピュータ装置について命令シーケンスを処理する方法 | |
| JPH05324314A (ja) | データ処理装置 | |
| JPH11338735A (ja) | システムｌｓｉ | |
| US7594103B1 (en) | Microprocessor and method of processing instructions for responding to interrupt condition | |
| JP2002342301A (ja) | コプロセッサを備えたマイクロコンピュータ | |
| JP2806690B2 (ja) | マイクロプロセッサ | |
| JPS61237135A (ja) | 命令プリフエツチ方式 | |
| JPS63247861A (ja) | コプロセツサ制御方法 | |
| JP2002007119A (ja) | 例外処理システム及び方法、並びに、プロセッサ | |
| JP2885548B2 (ja) | パイプライン制御方式 | |
| JPH06337785A (ja) | 情報処理装置およびその命令実行制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |