JPH02150932A - 情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はキャッシュメモリと逐次実行型中央処理装置と
を備える情報処理装置に関し、特に実行履歴のトレース
方式に関する。

〔従来の技術〕

従来、第３図に示すように逐次実行型中央処理装置ｌを
備える情報処理装置５では、中央処理装置１と外部メモ
リ２との間に存在するバスを監視するためのトレース装
置３でプログラムの実行履歴のトレースを行なわれてい
る。一方、第４図に示すようにキャッジ−メモリ４と逐
次実行型中央処理装置１とを備える情報処理装置６では
、必要とするデータが、キャッジ−メモリ４に存在する
場合には、外部メモリ２へのアクセスは発生しない。こ
のため、トレース装置３で命令の観測ができず、プログ
ラムの実行履歴をトレースできない。

そこでキャッシュメモリ４をオフとするモードを特に設
けて中央処理装置１が直接外部メモリ２にアクセスする
ようにして、トレース装置３でプログラムの実行履歴の
トレースが行なっている。

〔発明が解決しようとする課題〕

従来のように、外部メモリ２へのアクセスが発生しない
場合には、キャッシュメモリをオフにしてプログラムの
実行履歴をトレースを行っているから情報処理装置の通
常の動作のタイミングでのプログラムの実行履歴のトレ
ースができないという問題がある。

本発明の目的は２通常の動作タイミングでのプログラム
の実行履歴のトレースを可能とする情報処理装置を提供
することにある。

〔課題を解決するだめの手段〕

本発明は、キャッシュメモリと逐次実行型中央処理装置
を備える情報処理装置において、プログラムの分岐発生
の際９分岐先のアドレスを情報処理装置の外部に出力す
る出力手段を備えることを特徴としている。

〔作　用〕

本発明では、プログラムの実行履歴のトレースをするに
は、プログラムの実行履歴の分岐をおさえれば、トレー
スが可能であるという点に着目して、プログラムの分岐
発生時に分岐先のアドレスと分岐発生のステータスを情
報処理装置の外部へ出力する。

〔実施例〕

以下本発明について実施例によって説明する。

第１図を参照して、情報処理装置６は分岐発生の際に分
岐先アドレスと分岐発生のステータスとを出力する回路
７を備えている。この回路７は実行履歴のトレース時に
情報処理装置６の動作タイミングを変えることなく、プ
ログラムの分岐発生時に分岐先のアドレスをトレース装
置３に出力する。

上記の回路７は、逐次実行型中央処理装置１と分岐発生
のステータスを得る信号線１２で接続されている。

上記の回路、７には、情報処理装置６の内部パス９と分
岐アドレスを得る信号線１３とが接続されている。

上記の回路７はトレース装置３と出力用信号線１４で接
続されている。

プログラムの分岐発生の際に、中央処理装置１から分岐
発生のステータスを得る信号線１２を通して上記の回路
７へ分岐発生のステータスの入力があると２回路７はこ
の分岐発生のステータスと。

分岐アドレスを得る信号線１３より得た分岐先アドレス
とを出力用信号線１４によってトレース装置３に出力す
る。トレース装置３は、この分岐アドレスと分岐発生の
ステータスとを記録する。

トレース装置３は、プログラムの実行履歴のトレースを
行なう。通常、トレース装置３は情報処理装置６の外部
パスｌＯ上のデータの授受を監視用信号線１１によって
受け、トレースする。

プログラムの分岐発生の際には９分岐先ア゛ドレスと分
岐発生のステータスを出力する回路７は。

分岐先アドレスと分岐発生のステータスを出力用信号線
１４よシトレース装置３に出力し、トレース装置３はそ
れを記録する。

これによって、トレース装置３のトレースデータから、
プログラムの実行履歴のどこで分岐があったのかを知る
ことができ、プログラムの流れを推測することができる
。

第４図に示す実施例では、情報処理装置は分岐発生時に
分岐先アドレスと分岐発生のステータスを出力する回路
７のほかマルチプレクサ８を備えている。

マルチプレクサ８はキャッシュメモリ４と信号線１５で
接続されており、さらに上記の回路７と出力用信号線１
４で接続されている。

マルチプレクサ８は通常は情報処理装置６内の信号線１
５によるキャッシュメモリ１５との接続を有効にしてい
る。一方２分岐発生時には、マルチプレクサ８は信号線
１４による上記の回路７との接続を有効にし１回路７か
らの分岐発生のステータスと分岐先アドレスを情報処理
装置６の外部のトレース装置３へ出力する。

通常、トレース装置３は情報処理装置６の外部バス１０
上のデータの授受を監視用信号線１１によシトレースす
る。

プログラムの分岐発生時には２分岐先アドレスと分岐発
生のステータスを出力する回路７は、信号線１４よりマ
ルチブレフタ８に分岐発生のステータスと分岐先アドレ
スを出力する。

マルチプレクサ８は情報処理装置６の外部との有効な接
続を信号線１４による接続に切換えて。

プログラムの分岐のタイミングで９分岐先アドレスと分
岐発生のステータスをトレース装置３に出力し、トレー
ス装置３は、それを記録する。

これによってトレース装置３のトレースデータから、プ
ログラムの実行履歴のどこで分岐があったのかを知るこ
とができ、プログラムの流れを推測することができる。

〔発明の効果〕

以上説明したように本発明はキャッシュメモリと逐次実
行型中央処理装置を備える情報処理装置の外部へプログ
ラムの分岐発生時に分岐先アドレスと分岐発生のステー
タスとを出力するようにしたからキャッシュメモリがオ
ンのときにもプログラムの実行履歴がトレースでき、プ
ログラムの流れを推測することができるという効果があ
る。

キャッシュメモリなし情報処理装置、６・・・キャッシ
ュメモリ付き情報処理装置、７・・・分岐先アドレスと
分岐発生のステータスを出力する回路、８・・・マルチ
プレクサ、９・・・情報処理装置の内部ハス。

１０・・・情報処理装置の外部バス、１１・・・トレー
ス装置の監視用信号線、１２・・・分岐発生のステータ
スを得る信号線、１３・・・分岐先のアドレスを得る信
号線、１４・・・分岐先アドレスと分岐発生のステータ
スを出力する回路の出力用信号線、１５・・・マルチプ
レクサとキャッシュメモリとの接続信号線。

【図面の簡単な説明】

第１図は本発明による情報処理装置の一実施例を示す構
成図、第２図は本発明による情報処理装置の他の実施例
を示す構成図、第３図及び第４図は従来の情報処理装置
を説明するだめの図である。 １・・・逐次実行型中央処理装置、２・・・外部メモリ
。 ３・・・トレース装置、４・・・キャッシュメモリ、５
・・・第４図

Claims (1)

【特許請求の範囲】
1. １、キャッシュメモリと逐次実行型中央処理装置とを備
   える情報処理装置において、プログラムの分岐発生の際
   、該分岐先のアドレスを出力する出力手段を備えている
   ことを特徴とする情報処理装置。