JP2007079828A - 信号処理装置 - Google Patents
信号処理装置 Download PDFInfo
- Publication number
- JP2007079828A JP2007079828A JP2005265652A JP2005265652A JP2007079828A JP 2007079828 A JP2007079828 A JP 2007079828A JP 2005265652 A JP2005265652 A JP 2005265652A JP 2005265652 A JP2005265652 A JP 2005265652A JP 2007079828 A JP2007079828 A JP 2007079828A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- memory
- processing
- block
- processing block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【課題】異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供すること。
【解決手段】各信号処理ブロックを実現するソフトウェアライブラリに、当該ブロックで得られた結果をメモリ7に書き込むルーチンを新たに設けるようにする。または、各信号処理ブロックで得られた結果をメモリ7に書き込むためのルーチンを信号処理部ブロックの次段に追加する。
【選択図】図2
【解決手段】各信号処理ブロックを実現するソフトウェアライブラリに、当該ブロックで得られた結果をメモリ7に書き込むルーチンを新たに設けるようにする。または、各信号処理ブロックで得られた結果をメモリ7に書き込むためのルーチンを信号処理部ブロックの次段に追加する。
【選択図】図2
Description
この発明は、例えばレーダ装置などに用いられる信号処理装置に関する。
レーダ装置などに用いられる信号処理装置においては、入力から複数の処理ブロックを経たのちに最終結果が出力される。このような処理手順においてはいずれか1つのブロックに異常が生じると、最終的な結果としての出力にも異常が生じることになる。各ブロックはハードウェアまたはソフトウェアのいずれによっても実現されており、異常の発生個所を特定することが難しい。
これに対処するためには、システムのプログラマは個々の信号処理結果を点検するプログラムを新たに記述するか、または外部へ出力するプログラムを記述するなどして、各ブロックにおける処理の結果をモニタする必要がある。また、専用のハードウェアを追加することにより個々の信号処理結果を点検することも行われている(例えば特許文献1を参照)。
しかしながら、システムにソフトウェアやハードウェアを新たに組み込むことにより、処理時間が遅延したり、データ処理経路の変更などが生じることになる。このため処理結果の確認が必ずしも容易ではなく、何らかの対処が望まれている。
特開2004−327015号公報
以上述べたように信号処理装置における各処理ブロックの正常性をモニタすることは容易ではなく、何らかの対処が望まれている。
この発明は上記事情によりなされたもので、その目的は、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することにある。
この発明は上記事情によりなされたもので、その目的は、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することにある。
上記目的を達成するためにこの発明の一態様によれば、それぞれ固有の信号処理機能を備える複数の信号処理ブロックと、ディジタルデータを記憶するメモリと、このメモリに動的にアクセスしてその内容をモニタするモニタ手段とを具備し、前記複数の信号処理ブロックは、それぞれ信号処理の結果を前記メモリに書き込む書き込み手段を備えることを特徴とする信号処理装置が提供される。特にこの発明においては、前記複数の信号処理ブロックをソフトウェアによる処理機能により実現し、前記書き込み手段を、それぞれの信号処理ブロックを実現するソフトウェアライブラリ内に記述したことを特徴とする。
このような手段を講じることにより、各信号処理ブロックによる処理の結果はメモリに逐一書き込まれ、モニタ手段によるアクセスにより読み取られる。これにより信号処理ブロックごとの処理結果を個別に検証することができ、異常の生じたブロックを特定することが容易になる。しかも各信号処理ブロックを実現するソフトウェアライブラリ内に書き込み手段のルーチンを記述するようにしたので、書き込み手段の機能はプログラマから隠蔽される。従ってプログラマの負荷を軽減することが可能になる。
この発明によれば、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することができる。
図1は、この発明に係わる信号処理装置の実施の形態を示す機能ブロック図である。この装置はCPUボード5に基板状のモニタハードウェア1を装着して構成される。CPUボード5は標準で装備される、PCIやVMEなどの標準バス13を備える。標準バス13はバスブリッジ6を介してCPUボード5内のメモリ7、および複数のプロセッサ8、9に接続される。CPUボード5は標準バス13を介してモニタハードウェア1に接続される。モニタハードウェア1はバスインタフェース(I/F)4から標準バス13およびバスブリッジ6を経由し、CPUボード内のメモリ7に能動的にアクセスする。モニタハードウェア1は能動的にメモリ7にアクセスするのでプロセッサ8,9の動作には影響が及ばない。このためプロセッサ8,9はモニタハードウェア1が接続されているか否かを問わずに動作することができる。
プロセッサ8,9はその信号処理動作に係わるデータをメモリ7に書き込み、蓄積する。その内容はモニタハードウェア1からメモリスヌープ処理12によって読みだされ、D/A(Digital / Analog)変換器2でアナログ出力に変換されオシロスコープ10により観察される。また、同様にデジタルI/F3により、USB(Universal Serial Bus)等のデジタルインターフェイスを介して外部のPC(Personal Computer)11に出力される。
図2は、図1の信号処理装置の動作を説明するためのフローチャートである。図2の処理は主にプロセッサ8,9によるソフトウェア処理により実現される。図2において、信号処理装置にレーダ受信信号などのアナログ信号が入力されると、まずアナログ/デジタル(A/D)変換処理が実施されたのち(ステップS1)、処理A、処理B、処理Cが順次実行される(ステップS2,S3,S4)。これらの各信号処理ブロックは、レーダ装置においては例えばパルス圧縮処理、MTI処理、FFT処理などである。
ところでこの実施形態では、各処理ブロックの間にそれぞれモニタ処理ブロック(ステップS5,S6,S7)を挿入する。これらのモニタ処理ブロックは、それぞれステップS1,S2,S3における信号処理の結果をメモリ7(図1)に書き込む処理を行うもので、ステップS1,S2,S3の処理を実現するソフトウェアライブラリの外部に記述される。また本実施形態では、モニタ信号処理ブロックS8のように、信号処理ブロック(ステップS4)を実現するソフトウェアライブラリの内部に記述されるブロックを設けるようにする。モニタ信号処理ブロックS8は、ステップS4の信号処理ブロックの結果をメモリ7に書き込む処理を行う。モニタ信号処理ブロックS8のように、信号処理ブロック処理用のライブラリにモニタ処理を組み込んだモジュールを構成することにより、プログラマはその組み込みを意識する必要は無くなる。
図3は、モニタ信号処理ブロックS5,S6,S7,S8における処理手順を示すフローチャートである。図3において、モニタデータベースを参照したのち(ステップS11)、データの入力時刻やサイズ等の固有情報を含むヘッダ情報を作成し(ステップS12)、データベースを参照して得たメモリへヘッダ情報付きで入力されたデータをメモリ7に書き出す(ステップS13)。このような処理により、外部から見れば入力と同じ出力が得られるだけに見えるが、その内部では各信号処理ブロックの結果得られたデータが確実にメモリ7に蓄積される。
図4は、比較のため既存の信号処理装置における処理手順を示すフローチャートである。図示するように既存の装置では、A/D変換処理(ステップS21)から処理A,処理
B、処理Cに至る手順を経て(ステップS22,S23,S24)最終結果が出力され、各ブロックで得られた処理の結果を保存するブロックが設けられていない。このためいずれかのブロックにおいて異常が生じた場合に、そのブロックを特定することが困難である。
B、処理Cに至る手順を経て(ステップS22,S23,S24)最終結果が出力され、各ブロックで得られた処理の結果を保存するブロックが設けられていない。このためいずれかのブロックにおいて異常が生じた場合に、そのブロックを特定することが困難である。
これに対して本実施形態では、各信号処理ブロックを実現するソフトウェアライブラリに、当該ブロックで得られた結果をメモリ7に書き込むルーチンを新たに設けるようにする。または、各信号処理ブロックで得られた結果をメモリ7に書き込むためのルーチンを信号処理部ブロックの次段に追加するようにする。このような構成により、データ取得の実動作を目的とするモニタハードウェア1のプログラマに意識させることなく、リアルタイムにデータを収集することができる。また、モニタ側が能動的にデータをメモリから回収するため、モニタ目的の処理能力をほとんど損なうことがない。
すなわち、モニタ用のソフトウェアライブラリの組み込み、及びモニタ用のハードウェアにより、リアルタイムに信号のモニタ、監視、収集を行うことができ、効果的なデバッグ支援を実現できる。また、信号処理装置の性能を損なわず、内部の処理過程をプログラマに意識させることなく処理の途中結果をアナログまたはデジタルで参照または監視することができ、最小のプログラマの負担でリアルタイムで実働させながら、データを収集、監視可能な装置を得ることができる。これらのことから、異常の発生した信号処理ブロックを容易に検出可能とした信号処理装置を提供することが可能となる。
なお、この発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。
1…モニタハードウェア、2…D/A変換器、3…デジタルインタフェース(I/F)、4…バスインタフェース(I/F)、5…CPUボード、6…バスブリッジ、7…メモリ、8,9…プロセッサ、10…オシロスコープ、11…PC(Personal Computer)、12…メモリスヌープ処理、13…標準バス
Claims (3)
- それぞれ固有の信号処理機能を備える複数の信号処理ブロックと、
ディジタルデータを記憶するメモリと、
このメモリに動的にアクセスしてその内容をモニタするモニタ手段とを具備し、
前記複数の信号処理ブロックは、それぞれ信号処理の結果を前記メモリに書き込む書き込み手段を備えることを特徴とする信号処理装置。 - 前記複数の信号処理ブロックはソフトウェアによる処理機能であり、
前記書き込み手段は、それぞれの信号処理ブロックを実現するソフトウェアライブラリ内に記述されることを特徴とする請求項1に記載の信号処理装置。 - 前記複数の信号処理ブロックはソフトウェアによる処理機能であり、
前記書き込み手段は、それぞれの信号処理ブロックを実現するソフトウェアライブラリの外部に記述される処理ルーチンであることを特徴とする請求項1に記載の信号処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265652A JP2007079828A (ja) | 2005-09-13 | 2005-09-13 | 信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005265652A JP2007079828A (ja) | 2005-09-13 | 2005-09-13 | 信号処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007079828A true JP2007079828A (ja) | 2007-03-29 |
Family
ID=37940083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005265652A Pending JP2007079828A (ja) | 2005-09-13 | 2005-09-13 | 信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007079828A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105510915A (zh) * | 2015-11-30 | 2016-04-20 | 中国人民解放军国防科学技术大学 | 一种逆合成孔径雷达成像流程定制系统 |
-
2005
- 2005-09-13 JP JP2005265652A patent/JP2007079828A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105510915A (zh) * | 2015-11-30 | 2016-04-20 | 中国人民解放军国防科学技术大学 | 一种逆合成孔径雷达成像流程定制系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9507688B2 (en) | Execution history tracing method | |
JP4846493B2 (ja) | デバッグシステム及びデバッグ回路 | |
US20060161818A1 (en) | On-chip hardware debug support units utilizing multiple asynchronous clocks | |
US9092560B2 (en) | Trace based measurement architecture | |
JP2006507586A (ja) | 埋め込みシステムの解析装置及び方法 | |
JP2008287319A (ja) | 半導体デバイス、電子装置及びアクセスログ取得方法 | |
JP2006318412A (ja) | 半導体装置 | |
US20060179380A1 (en) | On-chip electronic hardware debug support units having execution halting capabilities | |
JP2007079828A (ja) | 信号処理装置 | |
US9164868B2 (en) | Multi-tier trace | |
JPH11282709A (ja) | インサーキットエミュレータ | |
JP6070220B2 (ja) | 電子機器用のデバイス | |
JP3419392B2 (ja) | メモリアクセス監視装置、メモリアクセス監視方法およびメモリアクセス監視用プログラムを記録した記録媒体 | |
JP2016091277A (ja) | トレースシステムおよびicチップ | |
JP2009037574A (ja) | 半導体集積回路 | |
JP2020140380A (ja) | 半導体装置及びデバッグシステム | |
WO2017163302A1 (ja) | 制御装置 | |
JP2005165825A (ja) | トレース情報記録装置 | |
JP2019160148A (ja) | データ採取装置、メモリコントローラ、演算装置、情報処理装置、データ採取システム、データ採取方法 | |
US20060117225A1 (en) | Electronic device with debugging function and method thereof | |
JP4957188B2 (ja) | Cpuバスアクセス補助回路 | |
JP2016066273A (ja) | 制御装置 | |
JP2006011969A (ja) | デバイス及び該デバイスを使用する画像形成装置 | |
JP4899620B2 (ja) | バストレース方式 | |
JP2022112559A (ja) | プログラマブルデバイス、システム、検証支援方法、およびプログラム |