KR102057504B1 - 어플리케이션 프로세서, 이를 구비하는 모바일 디바이스 및 전력 관리 방법 - Google Patents

Abstract

어플리케이션 프로세서는 메모리 컨트롤러, 디스플레이 블록 및 전력 관리 유닛을 포함한다. 상기 메모리 컨트롤러는 디스플레이 유닛에서 디스플레이될 영상 신호가 저장되는 외부 메모리를 제어한다. 상기 디스플레이 블록은 내부 프레임 버퍼와 상기 디스플레이될 영상 신호가 상기 디스플레이 유닛에 디스플레이되도록 제어하는 디스플레이 컨트롤러를 구비한다. 상기 전력 관리 유닛은 상기 디스플레이될 영상 신호의 특성과 전력 제어 오버헤드 인덱스에 기초하여 상기 디스플레이 블록이 속하는 제1 전력 영역, 상기 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑(top) 전력 영역의 전력 모드를 적응적으로 제어한다.

Description

어플리케이션 프로세서, 이를 구비하는 모바일 디바이스 및 전력 관리 방법{Application Processor, mobile device including the same and a method of managing power of application processor}

본 발명은 전력 관리에 관한 것으로, 보다 상세하게는 어플리케이션 프로세서, 이를 구비하는 모바일 디바이스 및 어플리케이션 프로세서의 전력 관리 방법에 관한 것이다.

영상 해상도가 증가함에 따라, 모바일 어플리케이션 프로세서(mobile application processor)와 디스플레이 드라이버 IC(display driver IC) 사이의 데이터 트래픽(data traffic)이 급속도로 증가하고 있다.

이에 따라 상기 모바일 어플리케이션 프로세서 및/또는 상기 디스플레이 드라이버 IC에서 소모되는 전력도 꾸준히 증가하고 있다.

상기 모바일 어플리케이션 프로세서는 각종 멀티미디어(multimedia) 기기들에 내장되어 사용되고 있으며 정지 영상(still image) 신호 또는 동영상 신호(moving image) 신호와 같은 멀티미디어 데이터를 처리한다. 일반적으로 멀티미디어 데이터의 전송량이 많고 전원이 공급되는 기능 블록이 많을수록 어플리케이션은 프로세서는 전력을 소모하게 되며, 모바일 멀티미디어 기기에서 배터리 사용시간의 문제를 야기시킨다.

이에 따라 정지 영상 신호와 동영상 신호를 처리하는 스마트폰과 같은 이동 통신 장치의 배터리 지속시간을 늘릴 수 있는 방법이 필요하다.

본 발명의 일 목적은 전력 소모를 감소시킬 수 있는 어플리케이션 프로세서를 제공하는 것이다.

본 발명의 일 목적은 상기 어플리케이션 프로세서를 구비하는 모바일 디바이스를 제공하는 것이다.

본 발명의 일 목적은 전력 소모를 감소시킬 수 있는 어플리케이션 프로세서의 전력 관리 방법을 제공하는 것이다.

다만, 본 발명이 해결하고자 하는 과제는 상술한 과제들에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 어플리케이션 프로세서는 메모리 컨트롤러, 디스플레이 블록 및 전력 관리 유닛을 포함한다. 상기 메모리 컨트롤러는 디스플레이 유닛에서 디스플레이될 영상 신호가 저장되는 외부 메모리를 제어한다. 상기 디스플레이 블록은 내부 프레임 버퍼와 상기 디스플레이될 영상 신호가 상기 디스플레이 유닛에 디스플레이되도록 제어하는 디스플레이 컨트롤러를 구비한다. 상기 전력 관리 유닛은 상기 디스플레이될 영상 신호의 특성과 전력 제어 오버헤드 인덱스에 기초하여 상기 디스플레이 블록이 속하는 제1 전력 영역, 상기 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑(top) 전력 영역의 전력 모드를 적응적으로 제어한다.

예시적인 실시예에 있어서, 상기 전력 관리 유닛은 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 서로 다른 전력 깊이(depth)를 갖는 복수의 저전력 모드들 중 하나에서 동작하도록 상기 전력 모드를 제어할 수 있다.

상기 복수의 저전력 모드들은 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함할 수 있다.

상기 전력 관리 유닛은 상기 내부 프레임 버퍼의 메모리 자원과 상기 정지 영상 신호의 메모리 요구량에 기초하여 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 제1 저전력 모드 및 상기 제2 저전력 모드 중 하나의 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

실시예에 있어서, 상기 전력 관리 유닛은 상기 메모리 자원이 상기 메모리 요구량보다 작은 경우에는 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 제2 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

상기 제2 저전력 모드에서는 상기 정지 이미지 신호는 상기 외부 메모리로부터 상기 메모리 컨트롤러 및 상기 디스플레이 컨트롤러를 경유하는 제2 데이터 경로를 통하여 상기 디스플레이 유닛으로 제공될 수 있다.

상기 제2 저전력 모드에서, 상기 전력 관리 유닛은 상기 제1 전력 영역 및 상기 제2 전력 영역에는 상응하는 전력이 공급되도록 하고, 상기 탑 전력 영역 중 상기 제2 데이터 경로가 지나는 데이터 경로 영역에는 해당하는 전력들을 공급하고 상기 데이터 경로 영역을 제외한 나머지 영역에는 전력을 차단할 수 있다

상기 어플리케이션 프로세서는 상기 정지 영상 신호가 업데이트되어야 할 경우에 상기 제2 저전력 모드를 탈출하여 노멀 모드로 진입할 수 있다.

실시예에 있어서, 상기 전력 관리 유닛은 상기 메모리 자원이 상기 메모리 요구량보다 큰 경우에는 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 제1 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

상기 제1 저전력 모드에서는 상기 외부 메모리로부터 상기 메모리 컨트롤러, 상기 내부 프레임 버퍼 및 상기 디스플레이 컨트롤러를 경유하는 제1 데이터 경로를 통하여 상기 정지 이미지 신호가 상기 디스플레이 유닛으로 제공될 수 있다.

상기 제1 저전력 모드는 상기 정지 이미지의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 서로 다른 깊이들을 갖는 복수의 서브 저전력 모드들을 포함할 수 있다.

상기 복수의 서브 저전력 모드들은 각 서브 저전력 모드에서의 전력 소모량에 따라 상기 서로 다른 깊이를 가질 수 있다.

상기 제1 저전력 모드에서는 상기 정지 이미지는 상기 내부 프레임 버퍼를 사용하여 상기 디스플레이 유닛으로 제공될 수 있다. 상기 제1 저전력 모드에서는 상기 외부 메모리에 저장된 정지 영상 신호의 일부가 상기 내부 프레임 버퍼에 복사되고, 상기 전력 관리 유닛은 상기 내부 프레임 버퍼에 복사된 정지 영상 신호의 일부가 미리 정해진 기준 양만큼 남기고 소모될 때까지 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 서브 저전력 모드들 중 하나의 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

상기 디스플레이 컨트롤러는 상기 내부 프레임 버퍼에 복사된 상기 정지 영상 신호의 일부가 미리 정해진 기준 양만큼 남기고 소모되면 활성화된 트리거 신호를 상기 전력 관리 유닛에 제공할 수 있다.

상기 전력 관리 유닛은 상기 활성화된 트리거 신호에 응답하여 상기 내부 프레임 버퍼에 정지 영상 신호를 복사하는데 관련된 전력 영역들에 해당하는 전력을 공급할 수 있다.

상기 어플리케이션 프로세서는 상기 내부 프레임 버퍼에 복사된 상기 정지 영상 신호의 모두가 상기 디스플레이 유닛으로 모두 제공되거나 상기 정지 영상 신호가 업데이트되어야 할 경우에 상기 제1 저전력 모드를 탈출하여 노멀 모드로 진입할 수 있다.

예시적인 실시예에 있어서, 상기 어플리케이션 프로세서는 상기 디스플레이될 영상이 정지 영상 신호인지 동영상 신호인지 여부를 나타내는 모드 신호를 생성하는 CPU 코어를 더 포함할 수 있다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 모바일 디바이스는 디스플레이 유닛, 외부 메모리 및 어플리케이션 프로세서를 포함한다. 상기 디스플레이 유닛은 영상 신호를 디스플레이한다. 상기 외부 메모리는 상기 디스플레이될 영상 신호가 저장된다. 상기 어플리케이션 프로세서는 상기 디스플레이될 영상 신호를 상기 디스플레이 유닛으로 전송한다. 상기 어플리케이션 프로세서는 메모리 컨트롤러, 디스플레이 블록 및 전력 관리 유닛을 포함한다. 상기 메모리 컨트롤러는 상기 외부 메모리를 제어한다. 상기 디스플레이 블록은 내부 프레임 버퍼와 상기 디스플레이 유닛을 제어하는 디스플레이 컨트롤러를 구비한다. 상기 전력 관리 유닛은 적어도 상기 디스플레이될 영상 신호의 특성과 전력 제어 오버헤드 인덱스에 기초하여 상기 디스플레이 블록이 속하는 제1 전력 영역, 상기 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑 전력 영역의 전력 모드를 적응적으로 제어한다.

예시적인 실시예에 있어서, 상기 디스플레이 유닛은 상기 영상 신호가 디스플레이되는 디스플레이 패널 및 상기 디스플레이 패널로 상기 영상 신호를 전송하는 디스플레이 드라이버를 포함하고, 상기 디스플레이 드라이버는 상기 영상 신호가 동영상 신호인지 정지 연상 신호인지 여부에 따라 서로 다른 경로로 상기 디스플레이 패널로 전송할 수 있다.

예시적인 실시예에 있어서, 상기 전력 관리 유닛은 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 서로 다른 전력 깊이(depth)를 갖는 복수의 저전력 모드들 중 하나에서 동작하도록 상기 전력 모드를 제어하고, 상기 복수의 저전력 모드들은 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함할 수 있다.

본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 어플리케이션 프로세서의 전력 관리 방법은 디스플레이 유닛에서 디스플레이될 영상 신호가 동영상 신호인지 정지 영상 신호인지 여부를 판단하는 단계; 및 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 영상 신호의 특성과 전력 제어 오버헤드 인덱스에 기초하여 상기 영상 신호를 상기 디스플레이 유닛에 전송하는 디스플레이 컨트롤러를 구비하는 디스플레이 블록이 속하는 제1 전력 영역, 상기 디스플레이될 영상 신호가 저장되는 외부 메모리를 제어하는 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑 전력 영역의 전력 모드를 적응적으로 제어하는 단계를 포함한다.

예시적인 실시예에 있어서, 상기 전력 모드를 적응적으로 제어하는 단계는 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 서로 다른 전력 깊이(depth)를 갖는 복수의 저전력 모드들 중 하나에서 동작하도록 할 수 있다.

상기 복수의 저전력 모드들은 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함할 수 있다.

상기 제1 저전력 모드에서는 상기 디스플레이 블록에 포함되는 내부 프레임 버퍼를 이용하여 상기 디스플레이될 영상 신호를 상기 디스플레이 유닛에 전송하고, 상기 제2 저전력 모드에서는 상기 내부 프레임 버퍼를 이용하지 않고 상기 디스플레이될 영상 신호를 상기 디스플레이 유닛에 전송할 수 있다.

본 발명의 실시예들에 따르면 디스플레이 패널에 디스플레이될 영상 신호가 정지 영상 신호인 경우에 전력 관리 유닛은 어플리케이션 프로세서의 각 전력 영역들이 서로 다른 전력 깊이를 가지는 복수의 저전력 모드들 중 하나의 모드에서 동작하도록 각 전력 영역들의 전력 모드를 제어함으로써 영상 신호를 디스플레이할 때 전력 소모를 감소시킬 수 있다.

다만, 본 발명의 효과는 이에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.

도 1은 본 발명의 일 실시예에 따른 영상 신호 처리 시스템(또는 모바일 디바이스)을 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 도 1의 어플리케이션 프로세서의 구성을 나타내는 블록도이다.
도 3a는 전력 영역 관점에서의 도 1의 어플리케이션 프로세서의 구성을 나타내는 블록도이다.
도 3b는 도 3a에서 제2 전력 영역과 탑 전력 영역을 보다 상세히 나타낸다.
도 4는 본 발명의 일 실시예에 따른 도 2의 전력 관리 유닛의 구성을 나타내는 블록도이다.
도 5는 본 발명의 실시예에 따른 도 2의 어플리케이션 프로세서의 동작 모드를 나타내는 표이다.
도 6은 본 발명의 일 실시예에 따른 어플리케이션 프로세서의 전력 관리 방법을 나타내는 흐름도이다.
도 7은 어플리케이션 프로세서의 제1 저전력 모드에서 동작하는 단계의 세부 단계를 나타내는 흐름도이다.
도 8은 어플리케이션 프로세서의 제2 저전력 모드에서 동작하는 단계의 세부 단계를 나타내는 흐름도이다.
도 9는 제1 저전력 모드에서 도 3의 어플리케이션 프로세서의 각 전력 영역을 나타낸다.
도 10은 제2 저전력 모드에서 도 3의 어플리케이션 프로세서의 각 전력 영역을 나타낸다.
도 11은 제1 저전력 모드에서 외부 메모리와 내부 프레임 버퍼의 동작을 나타낸다.
도 12는 제1 저전력 모드에서 영상 신호의 데이터 경로를 나타낸다.
도 13은 제2 저전력 모드에서 영상 신호의 데이터 경로를 나타낸다.
도 14는 본 발명의 일 실시예에 따른 도 1의 디스플레이 유닛의 구성을 나타내는 블록도이다.
도 15는 도 14에 도시된 디스플레이 드라이버의 구성을 나타내는 블록도이다.
도 16은 도 15에 도시된 디스플레이 드라이버의 동작 모드들에 따른 영상 신호 경로의 일 실시예를 나타낸다.
도 17은 도 15에 도시된 디스플레이 드라이버의 신호들을 나타내는 타이밍도이다.
도 18은 본 발명의 실시예들에 따른 어플리케이션 프로세서를 포함하는 전자 장치를 나타내는 블록도이다.
도 19는 본 발명의 실시예들에 따른 모바일 디바이스를 나타내는 블록도이다.
도 20은 도 19의 모바일 디바이스가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.
도 21은 도 2에 도시된 어플리케이션 프로세서를 포함하는 전자 장치를 나타내는 블록도이다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 일 실시예에 따른 영상 신호 처리 시스템(또는 모바일 디바이스)을 나타내는 블록도이다.

도 1을 참조하면, 모바일 디바이스(10)는 정지 영상 신호(또는 정지 영상) 또는 동영상 신호(또는 동영상)를 디스플레이 유닛(300)에서 디스플레이할 수 있는 이동 전화기(mobile device), 스마트폰(smartphone), 태블릿 PC(tablet personal computer), PDA(personal digital assitant) 또는 PMP(portabel multimedia player) 등과 같은 모바일 디바이스, 소형 기기(handheld device) 또는 소형 컴퓨터(handheld)를 의미한다.

모바일 디바이스(10)는 어플리케이션 프로세서(100), 외부 메모리(external memory, 50) 및 디스플레이 유닛(300)을 포함하여 구성될 수 있다.

어플리케이션 프로세서(100)는 어플리케이션 프로세서(100) 안에 구현된 코덱(codec)의 실행 여부에 따라 디스플레이 유닛(300)에서 디스플레이될 영상 신호(DATA)를 디스플레이 유닛(300)으로 전송할 수 있다. 이 때 상기 영상 신호(DATA)에는 상기 디스플레이될 영상 신호(DATA)가 정지 영상 신호인지 동영상 신호인지를 나타내는 모드 전환 명령을 포함할 수 있다. 상기 모드 전환 명령은 상기 디스플레이 유닛(300)에 포함되는 디스플레이 드라이버의 동작 모드를 제어하기 위한 제어 신호들이다.

상기 영상 신호(DATA)는 클럭 신호(CLK)에 응답하여 디스플레이 유닛(300)에 포함되는 디스플레이 드라이버로 전송될 수 있다.

어플리케이션 프로세서(100)는 디스플레이 유닛(300, 보다 상세하게는 디스플레이 드라이버)으로부터 출력된 TE(tearing effect) 제어 신호(TE)를 수신하고, 수신된 TE 제어 신호(TE)의 레벨에 따라 영상 신호(DATA)의 전송 타이밍을 제어할 수 있다. 여기서, 상기 TE 제어 신호(TE)는 티어링(tearing) 또는 스크린 티어링(tearing)을 방지하기 위한 제어 신호이다.

디스플레이 유닛(300)은 어플리케이션 프로세서(100)로부터 출력된 모드 전환 명령에 따라 디스플레이 유닛(300)에 포함되는 디스플레이 드라이버 안에 구현된 정지 영상 신호를 처리하는 인터페이스와 동영상 신호를 처리하는 인터페이스 중에서 어느 하나를 선택하고, 어플리케이션 프로세서(100)로부터 출력된 영상 신호(DATA), 예를 들어 정지 영상 신호 또는 동영상 신호를 선택된 인터페이스를 통하여 출력 영상 신호로서 디스플레이 유닛(300)에 포함되는 디스플레이 패널로 전송할 수 있다.

디스플레이 유닛(300)은 디스플레이 드라이버와 디스플레이 패널로 구성될 수 있다. 상기 디스플레이 패널은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.

외부 메모리(50)는 디스플레이 유닛(300)에서 디스플레이될 영상 신호를 저장한다.

도 2는 본 발명의 일 실시예에 따른 도 1의 어플리케이션 프로세서의 구성을 나타내는 블록도이다.

도 2를 참조하면, 어플리케이션 프로세서(100)는 CPU 코어(110), 디스플레이 블록(120), 메모리 제어 블록(150), 이미지 처리 블록(170) 및 전력 관리 유닛(190)을 포함하여 구성될 수 있다.

CPU 코어(110)는 복수의 IP(intellectural property)들(111~114)을 포함할 수 있는데 복수의 IP들(111~114)은 각각 프로세싱 코어(Processing Core)들일 수 있다. 즉 CPU 코어(110)는 멀티-코어일 수 있다.

디스플레이 블록(120)은 디스플레이 컨트롤러(130), 내부 프레임 버퍼(140) 및 복수의 디스플레이 IP들(121, 122)을 포함할 수 있다. 여기서 디스플레이 IP(121)는 레지스터일 수 있고, 디스플레이 IP(122)는 인터페이스 일 수 있다.

메모리 제어 블록(150)은 상기 외부 메모리(150)를 제어하는 메모리 컨트롤러(160), 메모리 IP들(161, 162)을 포함할 수 있다. 메모리 IP(161)는 휘발성 메모리일 수 있고 메모리 IP(162)는 플래시 메모리와 같은 비휘발성 메모리 일 수 있다.

이미지 처리 블록(170)은 이미지 처리 IP들(171, 173) 및 코덱(180)을 포함할 수 있다.

여기서, IP라 함은 모바일 디바이스(10), 예컨대 시스템-온-칩(SoC)에 집적될 수 있는 회로(circuit), 로직(logic), 또는 이들의 조합을 의미한다. 또한 상기 시스템-온-칩(SoC)에는 코드(code)가 저장될 수 있다.

예를 들어, IP는 CPU(central processing unit), 상기 CPU에 포함된 복수의 코어들(cores) 각각, MFC(multi-Format Codec), 비디오 모듈(예컨대, 카메라 인터페이스(camera interface), JPEG(Joint Photographic Experts Group) 프로세서, 비디오 프로세서(video processor), 또는 믹서(mixer), 등), 3D 그래픽 코어(graphic core), 오디오 시스템(audio system), 드라이버(driver), 디스플레이 드라이버 (display driver), 휘발성 메모리(volatile memory device), 비휘발성 메모리(non-volatile memory), 메모리 컨트롤러(memory controller), 또는 캐시 메모리(cache memory) 등을 포함할 수 있다.

어플리케이션 프로세서(100)의 동작을 전반적으로 제어할 수 있는 CPU 코어(110)는 디스플레이 블록(120), 메모리 제어 블록(150), 이미지 처리 블록(170) 및 전력 관리 유닛(190)의 동작을 제어할 수 있고, 메모리 IP(161)에 로드되는 실행 코드(CODE)를 실행시킬 수 있다.

사용자가 동영상 신호(MI)를 디스플레이 유닛(300)에서 재생하고자 할 때, 예를 들어 실행 코드(CODE)에 의하여 코덱(180)이 실행될 때, CPU 코어(110)는 상기 코덱(180)의 실행을 감지하고, 감지 결과에 따라 모드 신호(MS) 및 모드 전환 명령(MCC)을 생성할 수 있다. CPU 코어(110)는 생성된 모드 신호(MS)는 전력 관리 유닛(190)에 전송하고 생성된 모드 전환 명령(MCC)은 레지스터(121)로 전송할 수 있다.

예컨대, 동영상 신호(MI)의 재생에 관련된 이벤트(event)가 발생하면, 실행 코드(CODE)의 메인(main) 함수 내에서 상기 이벤트에 관련된 이벤트 처리 함수가 호출(call)되고, 상기 이벤트 처리 함수가 코덱(180)을 호출할 때 CPU 코어(110)는 실행 코드(CODE)의 실행 및/또는 상기 호출에 따라 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호(MI)임을 판단할 수 있다.

디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호(MI)임을 나타내는 모드 신호(MS)에 응답하여 전력 관리 유닛(190)은 어플리케이션 프로세서(100)가 노멀(normal, 정상) 모드에서 동작하도록 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)의 전력 모드를 제어할 수 있다.

또한, 사용자가 정지 영상 신호(SI)를 디스플레이 유닛(300)에서 재생하고자 할 때, 예컨대 실행 코드(CODE)에 의하여 코덱(180)의 실행이 종료될 때 또는 코덱 (180)이 실행되지 않을 때, CPU 코어(110)는 코덱(180)의 실행의 종료 또는 코덱 (180)이 실행되지 않음을 감지하고, 감지 결과에 따라 모드 신호(MS)와 모드 전환 명령(MCC)을 생성할 수 있다. CPU 코어(110)는 생성된 모드 신호(MS)는 전력 관리 유닛(190)에 전송하고 생성된 모드 전환 명령(MCC)은 레지스터(121)로 전송할 수 있다.

예컨대, 정지 영상 신호(SI)를 디스플레이 유닛(300)에서 디스플레이하기 위하여, 실행중인 코덱(180)이 종료 이벤트에 따라 종료되고, 코덱(180)을 실행시키기 위해 호출된 이벤트 처리 함수가 메인 함수로 리턴(return)될 때, CPU 코어(110)는 상기 리턴을 검출하고 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호(SI)임을 판단할 수 있다.

어플리케이션 프로세서(100)가 부팅될 때, 메모리 IP(162)에 저장된 실행 코드(CODE)는 메모리 IP(161)에 로드되고, 메모리 IP(161)에 로드된 실행 코드(CODE)는 순차적으로 실행될 수 있다. 실시예에 따라 메모리 IP(162)에 저장된 실행 코드(CODE)는 CPU 코어(110)의 제어에 따라 실시간으로 메모리 IP(162)에 로드될 수 있다.

메모리 IP(162)는 정지 영상 신호, 동영상 신호, 게임 프로그램, 시작 프로그램, 예컨대 실행 코드, 및/또는 애플리케이션을 저장할 수 있다. 예컨대, 메모리 IP(162)에 저장된 상기 정지 영상 신호, 상기 동영상 신호, 상기 게임 프로그램, 상기 시작 프로그램, 예컨대 상기 실행 코드, 및/또는 상기 애플리케이션은 CPU 코어(110)의 제어에 따라 메모리 IP(161)로 로드될 수 있다.

코덱(180)은 데이터 스트림(data stream) 또는 신호를 인코딩(encoding) 및/또는 디코딩(decoding)할 수 있는 하드웨어 또는 컴퓨터 프로그램이다. 예컨대, 코덱(180)은 메모리 제어 블록(150)으로부터 출력된 동영상 신호(MI)를 디코딩하고 디코드된 동영상 신호를 메모리 제어 블록(150)으로 전송한다.

디스플레이 컨트롤러(130)는 메모리 제어 블록(150)로부터 출력된 정지 영상 신호(SI) 또는 동영상 신호(MI)를 인터페이스(122)로 전송하는 것을 제어한다.

인터페이스(122)는 클락 신호(CLK), 및 영상 신호(DATA), 예컨대 정지 영상 신호 또는 동영상 신호를 디스플레이 유닛(300)으로 전송한다. 디스플레이 컨트롤러(130)의 제어에 따라, 인터페이스(122)는 정지 영상 신호를 명령 모드(command mode)에 적합한 정지 영상 신호로 변환하여 출력하고 동영상 신호를 비디오 모드(video mode)에 적합한 동영상 신호로 변환하여 출력한다.

실시예에 따라 인터페이스(122)는 레지스터(121)에 저장된 모드 전환 명령(MCC)을 참조하여 정지 영상 신호를 명령 모드에 적합한 정지 영상 신호로 변환하여 출력하고 동영상 신호를 비디오 모드에 적합한 동영상 신호로 변환하여 출력할 수 있다.

인터페이스(122)는 디스플레이 유닛(300)으로부터 전송된 TE 제어 신호 (TE)를 CPU 코어(110)로 전송한다. TE 제어 신호(TE)에 응답하여, CPU 코어(110) 모드 전환 명령(MCC)의 발생 타이밍 및/또는 영상 신호(DATA)의 전송 타이밍을 제어하기 위하여 인터페이스(122)의 동작을 제어할 수 있다.

디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호(SI)임을 나타내는 모드 신호(MS)에 응답하여 전력 관리 유닛(190)은 어플리케이션 프로세서(100)가 복수의 저전력 모드들 중 하나에서 동작하도록 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)의 전력 모드를 적응적으로 제어할 수 있다.

즉 전력 관리 유닛(190)은 디스플레이 유닛(300)에서 디스플레이될 영상 신호의 특성과 전력 제어 오버헤드 인덱스에 기초하여 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170) 각각이 속하는 전력 영역의 전력 모드를 적응적으로 제어할 수 있다. 여기서 전력 제어 오버헤드 인덱스는 복수의 저전력 모드들 각각으로부터 다른 저전력 모드나 노멀 모드로의 전환에 필요한 시간을 나타낼 수 있다. 예를 들어, 전력 제어 오버헤드 인덱스가 크다는 것은 해당 저전력 모드에서 다른 저전력 모드나 노멀 모드로의 전환에 시간이 많이 걸린다는 의미이고, 전력 제어 오버헤드 인덱스가 작다는 것은 해당 저전력 모드에서 다른 저전력 모드나 노멀 모드로의 전환에 시간이 적게 걸린다는 의미이다. 또한 상기 복수의 저전력 모드들은 각각 서로 다른 전력 깊이를 가질 수 있다. 여기서 전력 깊이는 복수의 저전력 모드들에서 소모되는 전력의 양을 의미한다. 전력 깊이가 깊다는 것은 해당 저전력 모드에서 소모되는 전력이 적다는 것을 의미하고, 전력 깊이가 얕다는 것은 해당 저전력 모드에서 소모되는 전력이 많다는 것을 의미한다. 예를 들어 노멀 모드의 전력 깊이는 저전력 모드의 전력 깊이보다 얕을 수 있다.

모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호(SI)임을 나타내는 경우, 상기 전력 관리 유닛(190)은 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)들 각각이 속하는 전력 영역(power domain)들이 서로 다른 전력 깊이를 가지는 복수의 저전력 모드들 중 하나에서 동작하도록 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)의 전력 모드를 적응적으로 제어할 수 있다.

여기서 상기 저전력 모드는 상기 디스플레이될 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함할 수 있다. 전력 관리 유닛(190)은 내부 프레임 버퍼(140)의 메모리 자원과 상기 디스플레이될 정지 영상 신호의 메모리 요구량에 기초하여 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)들 각각이 속하는 전력 영역(power domain)들이 제1 저전력 모드 및 제2 저전력 모드 중 하나의 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다. 여기서 상기 메모리 요구량은 상기 정지 영상 신호가 디스플레이되기 위하여 필요한 메모리의 양일 수 있다. 여기서 내부 프레임 버퍼(140)의 메모리 자원은 내부 프레임 버퍼(140)가 저장할 수 있는 데이터의 양일 수 있다.

예를 들어, 상기 프레임 버퍼(140)의 메모리 자원이 상기 디스플레이될 정지 영상 신호의 메모리 요구량보다 작은 경우에는 전력 관리 유닛(190)은 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)들 각각이 속하는 전력 영역(power domain)들이 제2 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

상기 제2 저전력 모드에서는 외부 메모리(50)에 저장된 정지 영상 신호가 디스플레이 컨트롤러(130)에 구비되는 내부 프레임 버퍼(140)를 이용하지 않고 디스플레이 유닛(300)으로 전송될 수 있다. 즉 상기 제2 저전력 모드에서는 외부 메모리(50)에 저장된 정지 영상 신호가 메모리 컨트롤러(160) 및 디스플레이 컨트롤러(130)를 경유하는 제2 데이터 경로를 통하여 디스플레이 유닛(300)으로 제공될 수 있다. 이 때, 상기 전력 관리 유닛(190)은 메모리 컨트롤러(160)가 속하는 전력 영역 및 디스플레이 유닛(300)이 속하는 전력 영역에는 해당하는 전력을 공급하고, 메모리 컨트롤러(160)가 속하는 전력 영역 및 디스플레이 유닛(300)이 속하는 전력 영역을 제외한 탑 전력 영역에는 제2 데이터 경로가 지나는 데이터 경로 영역에만 전력을 공급하고, 데이터 경로 영역을 제외한 나머지 영역에는 전력을 차단할 수 있다.

예를 들어, 상기 내부 프레임 버퍼(140)의 메모리 자원이 상기 디스플레이될 정지 영상 신호의 메모리 요구량보다 큰 경우에는 전력 관리 유닛(190)은 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)들 각각이 속하는 전력 영역(power domain)들이 제1 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

상기 제1 저전력 모드에서는 외부 메모리(50)에 저장된 정지 영상 신호가 디스플레이 컨트롤러(130)에 구비되는 내부 프레임 버퍼(140)를 이용하여 디스플레이 유닛(300)으로 전송될 수 있다. 즉, 상기 제1 저전력 모드에서는 정지 영상 신호가 메모리 컨트롤러(160), 내부 프레임 버퍼(140) 및 디스플레이 컨트롤러(130)를 경유하는 제1 데이터 경로를 통하여 디스플레이 유닛(300)으로 전송된다. 즉, 상기 제1 저전력 모드에서는 외부 메모리(50)에 저장된 정지 영상 신호의 일부를 내부 프레임 버퍼(140)에 복사한 후, 전력 관리 유닛(190)은 디스플레이 블록(120), 메모리 제어 블록(150) 및 이미지 처리 블록(170)들 각각이 속하는 전력 영역(power domain)들이 제1 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다.

내부 프레임 버퍼(140)에 복사된 정지 영상 신호의 일부가 미리 정해진 기준 양만큼 남기고 소진되면 디스플레이 컨트롤러(130)는 활성화된 트리거 신호(TRG) 신호를 전력 관리 유닛(190)에 제공한다. 전력 관리 유닛(190)은 활성화된 트리거 신호(TRG)에 응답하여 메모리 컨트롤러(150)가 속한 전력 영역에 전력 공급을 재개할 수 있다.

즉 상기 제1 저전력 모드에서는 전력 관리 유닛(190)은 외부 메모리(50)에 저장된 정지 영상 신호가 내부 프레임 버퍼(140)에 복사되는 동안에 이 복사 동작과 관련된 전력 영역들에만 전력을 공급하고, 복사가 완료된 경우에는 디스플레이 블록(120)에만 전력이 공급되도록 하는 동작을 반복함으로써 전력 소모를 감소시키면서 정지 영상 신호를 디스플레이 유닛(300)에 제공할 수 있다.

상기 제1 저전력 모드는 상기 정지 이미지의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 서로 다른 깊이들을 갖는 복수의 서브 저전력 모드들을 포함할 수 있다. 예를 들어, 상기 복수의 서브 저전력 모드들은 상기 디스플레이 블록(120)이 속하는 제1 전력 영역에는 해당하는 전력을 공급하고, 상기 메모리 컨트롤러(160)가 속하는 제2 전력 영역에는 파워 게이팅을 수행하고, 상기 외부 메모리(50)에도 파워 게이팅을 수행하고, 상기 제1 전력 영역과 상기 제2 전력 영역을 제외한 탑 전력 영역에는 해당하는 전력을 차단하는 제1 서브 저전력 모드를 포함할 수 있다. 또한 상기 복수의 서브 저전력 모드들은 상기 탑 전력 영역의 전력은 차단하고, 상기 제2 전력 영역에는 파워 게이팅을 수행하고, 상기 외부 메모리(50)에는 해당하는 전력을 공급하고, 상기 제1 전력 영역에는 해당하는 전력을 공급하는 제2 서브 저전력 모드를 포함할 수 있다. 또한 상기 복수의 서브 저전력 모드들은 상기 탑 전력 영역에는 파워 게이팅을 수행하고, 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 외부 메모리(50)에는 해당하는 전력을 각각 공급하는 제3 서브 저전력 모드를 포함할 수 있다.

여기서 파워 게이팅은 해당 전력 영역에 공급되는 전력을 직접 차단하는 것이 아니라 해당 전력 영역과 공급되는 전력을 연결하는 트랜지스터를 턴-오프시키는 것을 의미함으로써, 파워 게이팅을 수행하는 경우에는 해당 전력을 공급하는 레귤레이터를 턴-오프 시키는 것이 아니기 때문에 노멀 모드로의 전환에 시간이 덜 걸릴 수 있다.

전력 관리 유닛(190)은 모드 신호(MS) 및 트리거 신호(TRG)에 응답하여 디스플레이 블록(120)에 제1 전력 모드 제어 신호(PCTR1)를 제공하고, 메모리 제어 블록(150)에 제2 전력 모드 제어 신호(PCTR2)를 제공하고, 이미지 처리 블록(170)에 제3 전력 모드 제어 신호(PCTR3)를 제공하고, CPU 코어(110)에 제4 전력 모드 제어 신호(PCTR4)를 제공할 수 있다. 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)은 각각 해당 전력 영역에 제공되는 전력의 차단과 공급을 결정하는 전력 제어 신호와 게이팅 제어 신호를 포함할 수 있다.

모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호임을 나타내는 경우, 전력 관리 유닛(190)은 어플리케이션 프로세서(100)가 노멀 모드에서 동작하도록 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)을 생성할 수 있다.

노멀 모드에서는 디스플레이 블록(120) 내의 IP들은 외부 메모리(50)에서 직접 데이터를 액세스하고 처리하므로 내부 프레임 버퍼(140)는 아이들 상태가 된다. 따라서 디스플레이 블록(120)에 어드레스 리매퍼를 구비하여 디스플레이 블록(120) 내의 IP들 각각에 구비되었던 프레임 버퍼를 제거하고, 내부 프레임 버퍼(140)를 디스플레이 블록(120) 내의 IP들이 사용하게 할 수 있도록 하여 비용을 감소시키고 메모리의 효율성도 높일 수 있다.

도 3a은 전력 영역 관점에서의 도 1의 어플리케이션 프로세서의 구성을 나타내는 블록도이다.

도 3a를 참조하면, 전력 영역 관점에서의 어플리케이션 프로세서(100)는 전력 관리 유닛(190) 및 복수의 전력 영역들(101, 102, 103, 104)을 포함하여 구성될 수 있다.

제1 전력 영역(101)은 디스플레이 블록(120)을 포함하고, 제2 전력 영역(102)은 메모리 제어 블록(150)을 포함하고, 탑 전력 영역(103)은 제1 전력 영역(101)과 제2 전력 영역(102)을 제외한 나머지 전력 영역이며 적어도 CPU 코어(110)와 이미지 처리 블록(180)을 포함할 수 있다. 외부 전력 영역(104)은 외부 메모리(50)를 포함할 수 있다.

배터리로부터 제공되는 외부 전력(EXPWR)에 기초하여 전력 공급 회로(198)는 전력 영역들(101, 102, 103, 104) 각각에 제1 내지 제4 전력들(PWR1, PWR2, PWR3, PWR4)을 공급할 수 있다.

전력 관리 유닛(190)은 모드 제어 신호(MS) 및/또는 트리거 신호(TRG) 신호에 응답하여 전력 영역들(101, 102, 103, 104)의 전력 모드를 제어하기 위한 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)를 제공한다. 여기서 전력 모드 제어 신호들(PCTR1~PCTR4) 각각은 제1 내지 제4 전력들(PWR1, PWR2, PWR3, PWR4) 각각을 차단 또는 공급하기 위한 전력 제어 신호(PC1~PC4)와 제1 내지 제4 전력들(PWR1, PWR2, PWR3, PWR4)을 게이팅하기 위한 게이팅 제어 신호(PG1~PG4)를 포함할 수 있다.

모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호임을 나타내는 경우, 전력 관리 유닛(190)은 제1 내지 제4 전력 영역들(101, 102, 103, 104)이 노멀 모드에서 동작하도록 전력 영역들(101, 102, 103, 104) 각각에 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)을 제공한다. 즉 모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호임을 나타내는 경우, 전력 관리 유닛(190)은 전력 영역들(101, 102, 103, 104)에 제1 내지 제4 전력들(PWR1, PWR2, PWR3, PWR4)이 공급되도록 전력 영역들(101, 102, 103, 104) 각각과 전력 공급 회로(198)에 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)을 제공한다.

모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호임을 나타내는 경우, 전력 관리 유닛(190)은 전력 영역들(101, 102, 103, 104)이 제1 저전력 모드 또는 제2 저전력 모드에서 동작하도록 전력 영역들(101, 102, 103, 104) 각각과 전력 공급 회로(198)에 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)을 제공한다. 즉 모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호임을 나타내는 경우, 전력 관리 유닛(190)은 정지 이미지 신호의 특성과 시스템에서 요구하는 응답 특성에 따라 전력 영역들(101, 102, 103, 104)을 제1 저전력 모드 또는 제2 저전력 모드에서 동작하도록 할 수 있다. 이를 위하여 전력 관리 유닛(190)은 전력 영역들(101, 102, 103, 104)의 일부에 공급되는 전력이 게이팅되도록 하고, 다른 일부에 공급되는 전력이 차단되도록 할 수 있다.

예를 들어, 상기 프레임 버퍼(140)의 메모리 자원이 상기 디스플레이될 정지 영상 신호의 메모리 요구량보다 작은 경우에는 전력 관리 유닛(190)은 전력 영역들(101, 102, 103, 104)이 제2 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다. 이를 위하여 전력 관리 유닛(190)은 탑 전력 영역(103)에서 제2 데이터 경로(106)를 제외한 나머지 영역들(105, 110, 180)에 제공되는 전력이 차단되도록 전력 제어 신호(PC3)를 전력 공급 회로(198)에 제공하고, 게이팅 제어 신호(PG3)를 탑 전력 영역(103)에 제공할 수 있다. 또한 전력 관리 유닛(190)은 전력 영역들(101, 102, 104)에 해당하는 전력이 공급되도록 전력 제어 신호들(PC1, PC2, PC4)을 전력 공급 회로(198)에 제공하고 게이팅 제어 신호들(PG1, PG2, PG4)을 전력 영역들(101, 102, 104)에 제공할 수 있다.

예를 들어, 상기 프레임 버퍼(140)의 메모리 자원이 상기 디스플레이될 정지 영상 신호의 메모리 요구량보다 큰 경우에는 전력 관리 유닛(190)은 전력 영역들(101, 102, 103, 104)이 제1 저전력 모드에서 동작하도록 상기 전력 모드를 제어할 수 있다. 상술한 바와 같이 제1 저전력 모드는 복수의 서브 저전력 모드들을 포함할 수 있다. 제1 서브 저전력 모드에서는 탑 전력 영역(103)에 제공되는 전력(PWR3)이 차단되고, 제1 전력 영역(101)에 상응하는 전력(PWR1)이 공급되고, 제2 전력 영역(102)에 공급되는 전력(PWR2)이 게이팅되고, 외부 전력 영역(104)에 공급되는 전력(PWR4)이 게이팅되도록 전력 제어 신호들(PC1~PC4)을 전력 공급 회로(198)에 제공하고, 게이팅 제어 신호들(PG1~PG4)을 전력 영역들(101~104)에 제공할 수 있다.

마찬가지로, 제2 서브 저전력 모드에서는 탑 전력 영역(103)에 제공되는 전력(PWR3)이 차단되고, 제1 전력 영역(101)에 상응하는 전력(PWR1)이 공급되고, 제2 전력 영역(102)에 공급되는 전력(PWR2)이 게이팅되고, 외부 전력 영역(104)에 전력(PWR4)이 공급되도록 전력 제어 신호들(PC1~PC4)을 전력 공급 회로(198)에 제공하고, 게이팅 제어 신호들(PG1~PG4)을 전력 영역들(101~104)에 제공할 수 있다. 제3 서브 저전력 모드에서는 탑 전력 영역(103)에 제공되는 전력(PWR3)이 게이팅되고, 제1 전력 영역(101)에 상응하는 전력(PWR1)이 공급되고, 제2 전력 영역(102)에 전력(PWR2)이 공급되고, 외부 전력 영역(104)에 전력(PWR4)이 공급되도록 전력 제어 신호들(PC1~PC4)을 전력 공급 회로(198)에 제공하고, 게이팅 제어 신호들(PG1~PG4)을 전력 영역들(101~104)에 제공할 수 있다.

도 3b는 도 3a에서 제2 전력 영역과 탑 전력 영역을 보다 상세히 나타낸다.

도 3b를 참조하면, 제2 전력 영역(102)는 제2 전력(PWR2)가 인가되는 전력 라인(1021), 전력 라인(1021)과 메모리 제어 블록(150) 사이에 연결되는 피모스 트랜지스터(MP1) 및 메모리 제어 블록(150)을 포함할 수 있다. 피모스 트랜지스터(MP1)의 게이트에는 게이팅 제어 신호(PG2)가 인가되고, 피모스 트랜지스터(MP1)는 게이팅 제어 신호(PG2)에 응답하여 메모리 제어 블록(150)에 공급되는 제2 전력(PWR2)을 게이팅할 수 있다.

또한 탑 전력 영역(103)은 CPU 코어(110), 이미지 처리 블록(180), 서브 전력(PWR31)이 인가되는 전력 라인(1031), 전력 라인(1031)과 CPU 코어(110) 및 이미지 처리 블록(180) 사이에 연결되는 피모스 트랜지스터들(MP2, MP3)를 포함한다. 또한 탑 전력 영역(103)은 제1 데이터 경로 영역(150), 제2 데이터 경로 영역(106), 서브 전력(PWR32)이 인가되는 전력 라인(1032), 전력 라인(1032)과 제1 데이터 경로 영역(150) 및 제2 데이터 경로 영역(106) 사이에 연결되는 피모스 트랜지스터들(MP4, MP5)를 포함한다. 서브 전력들(PWR31, PWR32)는 제2 전력(PWR3)에 포함될 수 있다. 피모스 트랜지스터들(MP2~MP5) 각각의 게이트에는 게이팅 제어 신호들(PG31~PG34)가 인가될 수 있다. 전력 관리 유닛(190)은 제2 저전력 모드에서 탑 영역(103)의 제2 데이터 경로 영역(106)에만 해당하는 전력이 공급되고 나머지 영역들(110, 180, 105)에는 전력이 차단되도록 전력 제어 신호들(PC1~PC4)을 전력 공급 회로(198)에 제공하고, 게이팅 제어 신호들(PG1~PG4)을 전력 영역들(101~104)에 제공할 수 있다.

도 4는 본 발명의 일 실시예에 따른 도 2의 전력 관리 유닛의 구성을 나타내는 블록도이다.

도 4를 참조하면, 전력 관리 유닛(190)은 복수의 유한 상태 머신들(finite state machines(FSM); 193~196)을 포함한다. 복수의 유한 상태 머신들(193~196) 각각은 CPU 코어(110), 탑 전력 영역(103)에 구현된 CPU 코어(110)의 제어에 따라, 특히 상기 CPU 코어(110)로부터 출력된 환경설정 레지스터 값들에 따라 복수의 전력 영역들(193~196) 각각을 독립적으로 제어할 수 있다. 즉 복수의 유한 상태 머신들(193~196) 각각은 전력 영역들(101~104)의 전력 모드를 제어하는 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4)을 전력 영역들(101~104) 각각에 제공할 수 있다. 상술한 바와 같이, 제1 내지 제4 전력 모드 제어 신호들(PCTR1~PCTR4) 각각은 전력 영역들(101~104) 각각에 제공되는 전력을 차단 또는 공급할 수 있는 전력 제어 신호(PC1~PC4)와 전력 영역들(101~104) 각각에 제공되는 전력을 게이팅하는 게이팅 제어 신호(PG1~PG4)를 포함할 수 있다.

복수의 유한 상태 머신들(193~196) 각각은 그 안에(therein) 포함된 환경설정 레지스터(configuration register)에 설정된 환경설정 레지스터 값들에 따라 전력 영역들(101~104) 각각에 대한 전력 상태(power state) 및/또는 동작 상태(operation state)를 독립적으로 제어할 수 있다. 상기 환경설정 레지스터는 1-비트 또는 그 이상의 비트들을 포함하는 환경설정 레지스터 값들을 저장할 수 있는 스토리지(storage)의 일예이다.

예컨대, 상기 환경설정 레지스터 값들은 다수의 비트들(bits)을 포함하며, 상기 다수의 비트들 중에서 일부의 비트들은 다수의 유한 상태 머신들(193~196) 각각을 구분하기 위한 식별 비트들(identification bits)로서 사용될 수 있다.

여기서, 전력 상태라 함은 파워-업(power-up) 상태(또는 파워-온(power-on) 상태), 파워-다운(power-down) 상태(또는 파워-오프(power-off) 상태), 또는 파워 게이팅 상태(power-gating) 상태를 의미한다. 상기 파워-업 상태는 제어될 전력 영역(예컨대, 타겟(target) 전력 영역)의 전력(또는 전압)이 완전히 파워-업(fully powered up)된 상태를 의미한다. 상기 파워-다운 상태는 타겟 전력 영역의 전력이 오프된 상태를 의미한다. 상기 파워 게이팅 상태는 상기 타겟 영역에 제공되는 전력이 파워-오프되지는 않고 게이팅되는 것을 의미한다.

상기 동작 상태(operation state)는 복수의 전력 영역들(193~196) 각각에 포함되는 복수의 IP들 각각으로의 각 IP에 구현된 데이터 저장 장치(data storage device)에 저장된 데이터의 유지(data retention) 여부, 각 IP의 버스(bus) 사용 여부, 각 IP에 구현된 패드 (pad)의 분리 또는 접속 여부, 또는 각 IP에 구현된 인터페이스(interface)의 활성화 여부 등에 따라 결정될 수 있다.

CPU 코어(110)가 복수의 코어들(cores)을 포함할 때, 상기 복수의 코어들 각각의 전력 상태(예컨대, 전력 공급 여부)와 동작 상태(예컨대, 리셋(reset) 여부) 각각은 코어 단위로 독립적으로 제어될 수도 있다.

예컨대, CPU 코어(110)는 복수의 전력 영역들(101~104) 각각에 포함된 다수의 IP들 각각의 동작(예컨대, 각 IP가 파워를 얼마만큼 소모하고 있는지의 여부, 각 IP가 특정 동작을 수행하고 있는지의 여부, 또는 각 IP가 아이들 상태(idle state)인지의 여부)을 감시하고, 감시 결과에 따라 복수의 전력 영역들(101~104) 중에서 제어될 전력 영역, 즉 타겟 전력 영역을 지시하는 환경설정 레지스터 값들을 생성하고, 생성된 환경설정 레지스터 값들을 전력 관리 유닛(190)으로 출력할 수 있다.

상기 타겟 전력 영역의 전력 상태를 제어할 수 있는 유한 상태 머신은 상기 CPU 코어(110)로부터 출력된 상기 환경설정 레지스터 값들을 해석하고, 해석 결과에 따라 전력 영역 단위로 상기 타겟 전력 영역의 전력 상태를 제어할 수 있다.

또한, 상기 유한 상태 머신은 상기 환경설정 레지스터 값들에 따라 상기 타겟 전력 영역에 포함된 다수의 IP들 각각의 동작 상태를 독립적으로 제어할 수 있다.

실시 예에 있어서, 전력 관리 유닛(190)은 그 안에 포함된 중앙 환경설정 레지스터(197)에 설정된 적어도 하나의 중앙 환경 설정 레지스터 값에 따라 복수의 유한 상태 머신들(193~196)의 활성화(activation) 순서 또는 활성화 여부를 결정하는 중앙 순서기(central sequencer; 191)를 더 포함할 수 있다. 중앙 순서기(191)는 중앙 환경설정 레지스터(197)에 설정된 적어도 하나의 중앙 환경 설정 레지스터 값, 모드 제어 신호(MS) 및 트리거 신호(TRG)에 기초하여 복수의 유한 상태 머신들(193~196)의 활성화(activation) 순서 또는 활성화 여부를 결정할 수 있다.

상기 중앙 환경 설정 레지스터(197)에는 전력 영역들(101~104)이 복수의 저전력 모드들 중 하나로 동작할 때, 저전력 모드에서 노말 모드로의 전환에 필요한 시간을 기초로 한 전력 제어 오버헤드 인덱스와 각 저전력 모드에서의 전력 소모량이 저장될 수 있다. 이러한 전력 제어 오버헤드 인덱스와 전력 소모량은 모바일 디바이스(10)의 테스트 과정에서 결정되어 상기 중앙 환경 설정 레지스터(197)에 저장될 수 있다.

중앙 순서기(191)는 다수의 상태들(states)을 포함하는 유한 상태 머신으로 구현될 수 있다. 예컨대, 상태(state)는 회로, 로직, 코드, 또는 이들의 조합으로 구현될 수 있다.

상기 복수의 상태들 각각의 활성화 순서 또는 활성화 여부는 상기 적어도 하나의 중앙 환경설정 레지스터 값에 따라 결정되고, 상기 다수의 상태들 각각의 활성화 순서 또는 활성화 여부에 따라 다수의 유한 상태 머신들(예를 들어, 193~196) 각각의 활성화 순서 또는 활성화 여부가 결정될 수 있다.

중앙 순서기(191)는 복수의 유한 상태 머신들(193~196) 각각의 활성화 순서 또는 활성화 여부만을 결정할 뿐, 복수의 유한 상태 머신들(193~196) 각각의 동작 여부 또는 동작 결과는 결정하지 않는다. 따라서, 활성화된 유한 상태 머신이라도 어떠한 행위(action) 또는 어떠한 일(work)도 하지 않을 수 있다.

예를 들어, 모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호(MI)임을 나타내는 경우 중앙 순서기(191)는 복수의 유한 상태 머신들(193~196)의 활성화를 결정하고, 이에 따라 제1 내지 제4 전력 영역들(101~104)이 노멀 모드에서 동작하도록 할 수 있다.

예를 들어, 모드 신호(MS)가 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호(SI)임을 나타내는 경우 중앙 순서기(191)는 복수의 유한 상태 머신들(193~196) 중 저전력 모드에서 활성화되어야 하는 상태 머신들(예를 들어 상태 머신들(193, 192)의 활성화 여부를 결정하여 이에 따라 제1 내지 제4 전력 영역들(101~104)이 복수의 저전력 모드들 중 하나의 모드에서 동작하도록 할 수 있다.

중앙 순서기(191)는 복수의 유한 상태 머신들(193~196) 각각과 핸드세이킹(handshaking)을 통하여 서로 통신할 수 있다.

실시예에 있어서, 전력 관리 유닛(190)은 리셋 이벤트(예컨대, 하드웨어 리셋 (hardware reset), 소프트웨어(software) 리셋, 웜 리셋(warm reset), 또는 웨이크업(wakeup) 리셋)에 따라 복수의 유한 상태 머신들(192~196) 중에서 리셋 기능을 수행할 수 있는 다수의 유한 상태 머신들 각각의 리셋 동작을 제어할 수 있는 리셋 순서기(reset sequencer; 192)를 더 포함할 수 있다.

리셋 순서기(192)는 다수의 상태들을 포함하는 유한 상태 머신으로 구현될 수 있다. 리셋 순서기(1023)는 각 유한 상태 머신(193, 194, 191)의 리셋 동작을 제어할 수 있다.

도 5는 본 발명의 실시예에 따른 도 2의 어플리케이션 프로세서의 동작 모드를 나타내는 표이다.

도 2 내지 도 5를 참조하면, 도 2의 어플리케이션 프로세서(10)는 노멀 모드와 제1 저전력 모드(LPD1)와 제2 저전력 모드(LPD2)를 포함하는 저전력 모드에서 동작할 수 있다. 상술한 바와 같이, 어플리케이션 프로세서(10)는 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호인 경우에는 노멀 모드에서 동작하고 이 노멀 모드에서는 전력 영역들(101~104) 모두에 해당하는 전력들(PWR1~PWR4)이 공급된다.

하지만 어플리케이션 프로세서(10)는 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호인 경우에는 저전력 모드에서 동작하고, 이 저전력 모드는 제1 저전력 모드(LPD1)와 제2 저전력 모드(LPD2)로 구분된다. 상술한 바와 같이, 제2 저전력 모드(LPD2)에서는 제1 전력 영역(101), 제2 전력 영역(102) 및 외부 전력 영역(104)에는 해당하는 전력들(PWR1, PWR2, PWR4)이 각각 공급되고, 탑 전력 영역(103)에서는 제2 데이터 경로 영역(106)에만 전력이 공급될 수 있다.

또한 상술한 바와 같이, 제1 저전력 모드(LPD1)는 정지 이미지의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 서로 다른 깊이를 가지는 복수의 서브 저전력 모드들을 포함할 수 있다. 상술한 바와 같이 제1 저전력 모드(LPD1)은 제1 내지 제3 서브 저전력 모드들을 포함할 수 있다. 도 5의 표에서 PG는 해당하는 전력 영역에 공급되는 전력이 게이팅되는 것을 의미하고, ON은 해당하는 전력이 공급되는 것을 의미하고 OFF는 해당하는 전력이 차단되는 것을 의미한다. 즉 OFF는 어느 전력 영역에 해당 전력을 공급하는 레귤레이터가 턴-오프되는 것을 의미한다. 이러한 레귤레이터는 도 3a의 전력 공급 회로에 포함될 수 있다.

도 6은 본 발명의 일 실시예에 따른 어플리케이션 프로세서의 전력 관리 방법을 나타내는 흐름도이다.

이하 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 어플리케이션 프로세서의 전력 관리 방법을 상세히 설명한다.

도 1 내지 도 6을 참조하면, 어플리케이션 프로세서(100)가 노멀 모드로 동작한다(S110). 어플리케이션 프로세서(100)의 CPU 코어(110)에서 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호인지 여부를 판단한다(S120). 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 동영상 신호인 경우(S120에서 NO), 어플리케이션 프로세서(100)는 계속 노멀 모드로 동작한다(S110). 디스플레이 유닛(300)에서 디스플레이될 영상 신호가 정지 영상 신호인 경우(S120에서 YES), 영상 신호의 특성(메모리 자원과 메모리 요구량과의 관계) 및 중앙 환경설정 레지스터(197)에 저장된 전력 제어 오버헤드 인덱스에 기초하여 어플리케이션 프로세서(100)가 제2 저전력 모드(LPD2)에서 동작 가능한지 여부를 판단한다(S130).

어플리케이션 프로세서(100)가 제2 저전력 모드(LPD2)에서 동작 가능하지 않으면(S130에서 NO), 전력 관리 유닛(190)은 어플리케이션 프로세서(100)가 제1 저전력 모드(LPD1)에서 동작하도록 전력 모드 제어 신호들(PCTR1~PCTR4)을 생성한다(S140). 어플리케이션 프로세서(100)가 제1 저전력 모드(LPD1)에서 동작하다가 일정 조건이 되면 노멀 모드로 복귀한다.

어플리케이션 프로세서(100)가 제2 저전력 모드(LPD2)에서 동작 가능하면(S130에서 YES), 전력 관리 유닛(190)은 어플리케이션 프로세서(100)가 제2 저전력 모드(LPD2)에서 동작하도록 전력 모드 제어 신호들(PCTR1~PCTR4)을 생성한다(S150). 어플리케이션 프로세서(100)는 제2 저전력 모드에서 동작하다가 일정 조건이 되면 노멀 모드로 복귀한다.

도 7은 어플리케이션 프로세서의 제1 저전력 모드에서 동작하는 단계의 세부 단계를 나타내는 흐름도이다.

도 1 내지 도 7을 참조하면, 어플리케이션 프로세서(100)가 제1 저전력 모드(LPD1)에서 동작하도록 결정되면, 외부 메모리(50)에 저장된 정지 영상 신호의 일부를 내부 프레임 버퍼(140)에 복사한다(S141). 이미지 신호의 특성 및 오버헤드 인덱스를 고려하여 제1 저전력 모드(LPD1)를 구성하는 복수의 서브 저전력 모드들 중 하나를 결정하고(S142), 어플리케이션 프로세서(100)가 결정된 서브 저전력 모드로 진입하여 동작하도록 한다(S143). 내부 프레임 버퍼(140)에 복사된 정지 영상 신호의 일부를 이용하여 정지 이미지를 디스플레이 유닛(300)에 디스플레이한다(S144). 이 때, 전력 관리 유닛(190)은 디스플레이 블록(102)한 제1 전력 영역(101)에는 전력이 공급되도록 하고, 나머지 전력 영역들(102, 103, 104)은 모바일 디바이스(10)가 요구하는 응답 특성에 따라서 전력이 게이팅되거나 전력이 차단될 수 있다.

내부 프레임 버퍼(140)에 복사된 정지 영상 신호의 일부의 모두가 디스플레이 유닛(300)으로 전송되었거나 또는 정지 영상 신호의 업데이트가 필요한지 여부를 판단한다(S145). 단계(S145)에서 NO이면, 단계(S143)으로 복귀하고, 단계(S145)에서 YES이면 노멀 모드로 복귀한다.

도 8은 어플리케이션 프로세서의 제2 저전력 모드에서 동작하는 단계의 세부 단계를 나타내는 흐름도이다.

도 1 내지 도 6 및 도 8을 참조하면, 어플리케이션 프로세서(100)가 제2 저전력 모드(LPD2)에서 동작하도록 결정되면, 어플리케이션 프로세서(100)는 제2 저전력 모드(LPD2)로 진입한다(S151). 외부 메모리(50)에서 직접 디스플레이 유닛(300)에 표시될 정지 영상 신호를 액세스하여 디스플레이 유닛(300)에 정지 이미지를 디스플레이한다(S152). 정지 영상 신호의 업데이트 여부를 판단하고(S153), 업데이트가 필요하지 않으면(S153에서 NO), 단계(S152)로 복귀하고 업데이트가 필요하면(S153에서 NO), 노멀 모드로 복귀한다.

어플리케이션 프로세서(100)가 제2 저전력 모드에서 동작할 때는 도 5의 표에 나타난 바와 같이 , 제2 저전력 모드(LPD2)에서는 제1 전력 영역(101), 제2 전력 영역(102) 및 외부 전력 영역(104)에는 해당하는 전력들(PWR1, PWR2, PWR4)이 각각 공급되고, 탑 전력 영역(103)에서는 제2 데이터 경로 영역(106)에만 전력이 공급되도록 전력 관리 유닛(190)은 전력 영역들(101~104)의 전력 모드를 제어할 수 있다.

도 9는 제1 저전력 모드에서 도 3의 어플리케이션 프로세서의 각 전력 영역을 나타낸다.

도 9를 참조하면, 디스플레이 블록(120)이 속하는 제1 전력 영역, 메모리 컨트롤러(160)가 속하는 제2 전력 영역(102) 및 탑 전력 영역(103)이 도시되어 있다. 탑 전력 영역(103)은 제1 저전력 모드에서 메모리 컨트롤러(160)로부터 디스플레이 블록(120)의 내부 프레임 버퍼(140)로 정지 이미지의 일부가 복사되는 경로인 제1 데이터 경로(DP1)가 지나는 제1 데이터 경로 영역(105)가 제1 데이터 경로(DP1)가 지나지 않는 나머지 영역(107)을 포함할 수 있다. 도 9에서 외부 메모리(50)에 저장된 정지 영상 신호의 일부가 내부 프레임 버퍼(140)에 복사되는 동안에는 전력 관리 유닛(190)은 제1 전력 영역(101)과 제2 전력 영역(102) 및 제1 데이터 경로 영역(105)에만 전력이 공급되도록 하고, 나머지 영역(107)에는 전력이 차단되도록 한다. 또한 전력 관리 유닛(190)은 복사가 완료된 후에는 제1 전력 영역(101)에만 전력이 공급되도록 하고, 제2 전력 영역(102), 제1 데이터 경로 영역(105) 및 나머지 영역(107)에는 전력이 차단되도록 한다. 또한 전력 관리 유닛(190)은 내부 프레임 버퍼(140)에 복사된 정지 영상 신호의 일부가 일정량만큼 소진되면, 트리거 신호(TRG) 신호에 응답하여 다시 1 전력 영역(101)과 제2 전력 영역(102) 및 제1 데이터 경로 영역(105)에만 전력이 공급되도록 하여 외부 메모리(50)에 저장된 정지 영상 신호의 다른 일부가 내부 프레임 버퍼(140)에 복사되도록 한다. 이러한 동작을 반복함으로써 어플리케이션 프로세서(10)는 제1 저전력 모드에서 전력 소모를 감소시킬 수 있다.

도 10은 제2 저전력 모드에서 도 3의 어플리케이션 프로세서의 각 전력 영역을 나타낸다.

도 10을 참조하면, 디스플레이 블록(120)이 속하는 제1 전력 영역, 메모리 컨트롤러(160)가 속하는 제2 전력 영역(102) 및 탑 전력 영역(103)이 도시되어 있다. 탑 전력 영역(103)은 제2 저전력 모드에서 메모리 컨트롤러(160)로부터 디스플레이 블록(120)의 디스플레이 컨트롤러(130)로 정지 이미지가 제공되는 경로인 제2 데이터 경로(DP2)가 지나는 제2 데이터 경로 영역(106)과 제2 데이터 경로(DP2)가 지나지 않는 나머지 영역(108)을 포함할 수 있다. 도 10에서는 어플리케이션 프로세서(100)가 전력 관리 유닛(190)의 제어에 따라 제2 저전력 모드(LPD2)에서 동작하는 경우에 외부 메모리(50)에 저장된 정지 영상 신호를 내부 프레임 버퍼(140)를 이용하지 않고 디스플레이 유닛(300)에 전송하는 경우를 나타낸다. 외부 메모리(50)에 저장된 정지 영상 신호를 내부 프레임 버퍼(140)를 이용하지 않고 디스플레이 유닛(300)에 전송하게 되므로 전력 관리 유닛(190)은 제1 전력 영역(101), 제2 전력 영역(102) 및 제2 데이터 경로 영역(106)에만 전력이 공급되도록 전력 모드를 제어할 수 있다.

도 11은 제1 저전력 모드에서 외부 메모리와 내부 프레임 버퍼의 동작을 나타낸다.

도 11를 참조하면, 외부 메모리(50)에 저장된 전체 영상 신호(60)가 복수의 서브 프레임들(61~6n)을 포함한다고 가정한다. 즉 내부 프레임 버퍼(140)의 메모리 자원이 영상 신호(60)의 메모리 요구량보다 큰 경우이다. 이 때, 서브 프레임들(61~6n) 각각의 데이터 크기는 내부 프레임 버퍼(140)의 크기와 동일할 수 있다.

제1 저전력 모드(LPD1)에서 서브 프레임(61)에 해당하는 영상 신호의 일부가 내부 프레임 버퍼(140)에 복사된 후, 화살표(141) 방향을 따라 순차적으로 디스플레이 유닛(300)에 전송되어 소비된다. 서브 프레임(61)에 해당하는 영상 신호의 일부가 미리 정해진 기준 양(143)만큼 남기고 양(142)만큼 소비되었을 때, 디스플레이 컨트롤러(130)를 트리거 신호(TRG)를 활성화시켜 전력 관리 유닛(190)에 제공한다. 전력 관리 유닛(190)은 활성화된 트리거 신호(TRG)에 응답하여 외부 메모리(50)에 저장된 영상 신호의 일부를 내부 프레임 버퍼(140)에 복사하는데 관련되는 전력 영역들에만 전력이 공급되도록 전력 모드 제어 신호들(PCTR1~PCTR4)을 생성한다. 서브 프레임(62)에 해당하는 영상 신호의 일부(144)가 내부 프레임 버퍼(140)에 복사된 후에, 전력 관리 유닛(190)은 디스플레이 블록(120)이 속하는 전력 영역(101)에만 전력이 공급되도록 한다. 영상 신호의 일부(144)가 양(145)만큼 남기고 소비되었을 때 디스플레이 컨트롤러(130)를 트리거 신호(TRG)를 활성화시켜 전력 관리 유닛(190)에 제공한다. 전력 관리 유닛(190)은 활성화된 트리거 신호(TRG)에 응답하여 외부 메모리(50)에 저장된 영상 신호의 일부를 내부 프레임 버퍼(140)에 복사하는데 관련되는 전력 영역들에만 전력이 공급되도록 전력 모드 제어 신호들(PCTR1~PCTR4)을 생성한다.

도 12는 제1 저전력 모드에서 영상 신호의 데이터 경로를 나타낸다.

도 12를 참조하면, 제1 저전력 모드(LPD1)에서 외부 메모리(50)에 저장된 영상 신호는 메모리 컨트롤러(160), 내부 프레임 버퍼(130) 및 디스플레이 컨트롤러(130)의 제1 데이터 경로(DP1)를 통하여 반복적으로 디스플레이 유닛(300)에 제공된다. 상술한 바와 같이, 내부 프레임 버퍼(140)에 복사된 정지 영상 신호의 일부가 미리 정해진 기준 양만큼 남기고 소진되면 디스플레이 컨트롤러(130)는 활성화된 트리거 신호(TRG) 신호를 전력 관리 유닛(190)에 제공한다. 전력 관리 유닛(190)은 활성화된 트리거 신호(TRG)에 응답하여 메모리 컨트롤러(150)가 속한 전력 영역에 전력 공급을 재개할 수 있다.

도 13은 제2 저전력 모드에서 영상 신호의 데이터 경로를 나타낸다.

도 13을 참조하면, 제2 저전력 모드(LPD2)에서 외부 메모리(50)에 저장된 영상 신호는 메모리 컨트롤러(160) 및 디스플레이 컨트롤러(130)의 제2 경로(PATH2)를 통하여 디스플레이 유닛(300)에 제공된다. 즉 제2 저전력 모드(LPD2)에서는 내부 프레임 버퍼(140)를 이용하지 않고 외부 메모리(50)에 저장된 영상 신호가 디스플레이 유닛(300)으로 제공될 수 있다.

도 14는 본 발명의 일 실시예에 따른 도 1의 디스플레이 유닛의 구성을 나타내는 블록도이다.

도 14를 참조하면, 디스플레이 유닛(300)은 디스플레이 드라이버(또는 디스플레이 드라이버 IC; 400) 및 디스플레이 패널(500)을 포함하여 구성될 수 있다.

디스플레이 드라이버(400)는 어플리케이션 프로세서(100)로부터 출력된 모드 전환 명령에 따라 디스플레이 드라이버(400) 안에 구현된 정지 영상 신호를 처리하는 인터페이스와 동영상 신호를 처리하는 인터페이스 중에서 어느 하나를 선택하고, 어플리케이션 프로세서(100)로부터 출력된 영상 신호(DATA), 예컨대 정지 영상 신호 또는 동영상 신호를 선택된 인터페이스를 통하여 출력 영상 신호(DDATA)로서 디스플레이 패널(500)로 전송할 수 있다.

디스플레이 패널(500)은 디스플레이 드라이버(400)로부터 출력된 출력 영상 신호 (DDATA)를 디스플레이할 수 있다. 예컨대, 디스플레이 패널(500)은 LCD(liquid crystal display), LED(light emitting diode) 디스플레이, OLED(Organic LED) 디스플레이, 또는 AMOLED(active-matrix OLED) 디스플레이로 구현될 수 있다.

도 15는 도 14에 도시된 디스플레이 드라이버의 구성을 나타내는 블록도이다.

도 15에 도시된 디스플레이 드라이버(400)는 어플리케이션 프로세서(100)로부터 출력되고 영상 신호(DATA)에 포함된 모드 전환 명령(MCC)에 따라 복수의 동작 모드 중에서 어느 하나를 수행할 수 있다.

도 15를 참조하면, 디스플레이 드라이버(400)는 수신기(410), 제1 인터페이스(420), 제2 인터페이스(430), 제어 회로(440), 제1 선택 회로(450), 출력 회로 (460) 및 타이밍 컨트롤러(442)를 포함한다. 디스플레이 드라이버(400)는 오실레이터(444)와 전력 회로(446)를 더 포함할 수 있다.

수신기(410)는 디스플레이 패널(500)에서 디스플레이될 영상 신호(DATA)가 정지 영상 신호(SI)인지 또는 동영상 신호(MI)인지를 지시하는 모드 전환 명령(MCC)을 포함하는 영상 신호(DATA)를 수신한다. 이때 영상 신호(DATA)는 클럭 신호(CLK)에 동기되어 전송된다.

수신기(410)는 영상 신호(DATA)에 포함된 모드 전환 명령(MCC)을 제어 회로(440)로 전송한다.

수신기(410)는 직렬로 입력되고 명령 모드에 따른 영상 신호(DATA), 즉 정지 영상 신호의 포맷(format)을 제1 인터페이스(420)가 처리할 수 있는 신호의 포맷으로 변환하고 변환된 정지 영상 신호(SI)를 제1 인터페이스(420)로 출력한다. 또한, 수신기(410)는 직렬로 입력되고 비디오 모드에 따른 영상 신호(DATA), 즉 동영상 신호의 포맷을 제2 인터페이스(430)가 처리할 수 있는 신호의 포맷으로 변환하고 변환된 동영상 신호(MI)를 제2 인터페이스(430)로 출력한다.

제어 회로(440)는 수신기(410)로부터 출력된 모드 전환 명령(MCC)에 응답하여 제1 제어 신호들(CTRL1)과 제2 제어 신호들(CTRL2)을 생성하고, 제1 제어 신호들(CTRL1)을 제1 인터페이스(420)로 전송하고 제2 제어 신호들(CTRL2)을 제2인터페이스(430)로 전송한다. 제어 회로(440)는 수신기(410)로부터 출력된 모드 전환 명령(MCC)에 응답하여 제1인터페이스(420)를 제어하기 위한 제1 인터페이스 제어 신호들(CRTL1, MMC[0]), 및 SWC_OFF)를 생성한다.

예컨대, 제1 인터페이스(420)는 정지 영상 신호를 처리하기 위해 메모리를 사용하는 MIPI 명령 모드(command mode)를 지원하는 인터페이스, CPU(central processing unit) 인터페이스 또는 MPU(micro controller unit) 인터페이스 일수 있다. 제2 인터페이스(430)는 메모리를 사용하지 않고 동영상 신호를 처리하는 MIPI 비디오 모드(vodeo mode)를 지원하는 인터페이스 또는 RGB 인터페이스 일수 있다.

제1 제어 신호들(CTRL1)에 응답하여, 제1 인터페이스(420)는 수신기(410)로부터 출력된 정지 영상 신호(SI)를 메모리(423)를 이용하여 출력한다. 제1 인터페이스(420)는 제1 스위칭 회로(421), 제2 선택 회로(422), 메모리(423) 및 스캔 스위칭 회로(424)를 포함한다.

제1 스위칭 회로(421)는 제1 제어 신호들(CTRL1)에 응답하여 정지 영상 신호 (SI)가 제2 선택 회로(422)로 전송되는 것을 제어한다. 제1 스위칭 회로(421)는 정지 영상 신호(SI)가 전송되는 버스(bus)를 제어하는 로직 회로로서의 기능을 수행한다. 제2 선택 신호(MMC[0])에 응답하여, 제2 선택 회로(422)는 제1 스위칭 회로(421)로부터 출력된 정지 영상 신호(SI)와 제2 인터페이스(430)의 제2 스위칭 회로(431)로부터 출력된 동영상 신호(MI) 중에서 하나를 메모리(423)로 선택적으로 전송한다.

예컨대, 제2 선택 신호(MMC[0])가 0일 때 제2 선택 회로(422)는 제1 스위칭 회로(421)로부터 출력된 정지 영상신호(SI)를 메모리(423)로 전송하고, 제2선택 신호(MMC[0])가 1일 때 제2 선택 회로(422)는 제2 스위칭 회로(431)로부터 출력된 동영상 신호(MI)를 메모리(423)로 전송한다.

그래픽 메모리(graphic memory)로 구현될 수 있는 메모리(423)는 제2 선택 회로(422)로부터 출력된 영상 신호를 수신하여 저장한다. 메모리(423)에 대한 액세스 동작, 예컨대 기입 동작과 독출 동작은 타이밍 컨트롤러(442)에 의하여 제어된다. 모드에 따라 메모리(423)에 저장된 정지 영상 신호 또는 동영상 신호는 스캔 스위칭 회로(424)를 통하여 제1 선택 회로(450)와 출력 회로(460)를 통하여 디스플레이 패널(500)로 전송된다. 즉, 스캔 스위칭 회로(424)는 제어 회로(440)로부터 출력된 스캔 스위칭 신호(SWC_OFF)에 따라 메모리(243)에 저장된 정지 영상 신호 또는 동영상 신호를 제1 선택 회로(450)로 전송한다.

제2 인터페이스(430)의 제2 스위칭 회로(431)는 수신기(410)로부터 출력된 동영상 신호(MI)를 제2 제어 신호들(CTRL2)에 따라 제1 선택 회로(450)와 제1 인터페이스(420)의 제2선택 회로(422) 중에서 적어도 하나로 출력한다. 제2 스위칭 회로(431)는 동영상 신호가 전송되는 버스(bus)를 제어하는 로직 회로로서의 기능을 수행한다.

제어 회로(440)는 수신기(410)로부터 출력된 모드 전환 명령(MCC)에 응답하여 제1선택 신호(MMC[1]), 스캔 스위칭 신호(SWC) 및 제2선택 신호(MMC[0])를 더 생성한다.

제1 선택 회로(450)는 제1 선택 신호(MMC[1])에 응답하여 제1 인터페이스(420)의 출력 포트, 즉 메모리(423)와 스캔 스위칭 회로(424)로부터 출력되는 정지 영상 신호와 제2 인터페이스(430)의 출력 포트로부터 출력되는 동영상 신호를 선택적으로 출력 회로(460)로 출력한다. 실시 예에 따라 각 선택 회로(422와 450)는 멀티플렉서로 구현될 수 있다. 예컨대, 제1 선택 신호(MMC[1])가 0일 때 제1 선택 회로(450)는 제1 인터페이스 (420)로부터 출력된 영상 신호를 출력 회로(460)로 전송하고, 제1 선택 신호 (MMC[1])가 1일 때 제1 선택 회로(450)는 제2 인터페이스(430)로부터 출력된 동영상 신호를 출력 회로(460)로 전송한다.

출력 회로(460)는 제1 선택 회로(450)로부터 출력된 영상 신호, 예컨대 정지 영상 신호 또는 동영상 신호를 처리하고 처리된 영상 신호(DDATA)를 디스플레이 패널(500)로 전송한다.

예컨대, 출력 회로(460)는 휘도 조절 회로(461)와 드라이버 블록(462)을 포함할 수 있다. 휘도 조절 회로(461)는 알고리즘에 의해서 디스플레이 패널(500)에서 디스플레이되는 영상 신호에 따라 백라이트 유닛(back light unit)의 밝기(brightness)와 감마 곡선을 조절하여 상기 영상 신호의 왜곡을 제거한다. 휘도 조절 회로(461)의 동작은 제어 회로(440)로부터 출력된 제어 신호에 의하여 제어될 수 있다. 드라이버 블록(462)은 휘도 조절 회로(461)로부터 출력된 영상 신호를 디스플레이 패널(300)로 출력한다. 드라이버 블록(462)은 다수의 소스 드라이버들(미도시)을 포함하며, 상기 다수의 소스 드라이버들 각각은 디스플레이 패널(500)의 다수의 데이터 라인들(또는 소스 라인들) 각각으로 영상 신호에 따른 그레이스케일(grayscale)전압을 공급할 수 있다. 실시 예에 따라, 드라이버 블록(462)은 적어도 하나의 게이트 드라이버(또는 스캔 드라이버; 미도시)를 포함할 수 있다. 드라이버 블록(462)은 타이밍 컨트롤러 (442)로부터 출력된 제어 신호에 의하여 제어된다.

타이밍 컨트롤러(442)는 제어 회로(440)로부터 출력된 제어 신호에 따라 드라이버 블록(462)의 동작을 제어한다. 또한, 타이밍 컨트롤러(442)는 제어 회로(440)로부터 출력된 제어 신호에 따라 티어링 또는 스크린 티어링을 방지하기 위하여 TE 제어 신호(TE)를 생성하고, 생성된 TE 제어 신호(TE)를 어플리케이션 프로세서(100)로 전송한다.

어플리케이션 프로세서(100)의 CPU 코어(128)는 TE 제어 신호(TE)를 모니터하고 모니터 결과에 따라 상기 티어링 또는 상기 스크린 티어링을 방지하기 위하여 정지 영상 신호의 전송 타이밍 또는 동영상 신호의 전송 타이밍을 제어할 수 있다. 또한, 타이밍 컨트롤러(442)는 클럭 신호(CLK) 또는 오실레이션 신호(OSC)에 응답하여 파워 기준 클럭 신호(BCLK)를 생성한다. 전력 회로(446)는 파워 기준 클럭 신호(BCLK)에 따라 디스플레이 드라이버(200)의 전력을 승압하고 승압된 전력(BPWR)을 출력한다.

타이밍 컨트롤러(442)는 동영상 신호의 전송에 관련된 내부 수직 동기 신호(IVsync)를 생성할 수 있다. 내부 수직 동기 신호(IVsync)의 펄스 폭은 TE 제어 신호(TE)의 펄스 폭보다 작다.

오실레이터(444)는 제어 회로(440)의 제어에 따라 오실레이션 신호(OSC)를 생성하고 오실레이션 신호(OSC)를 타이밍 컨트롤러(442)로 전송한다.

도 16은 도 15에 도시된 디스플레이 드라이버의 동작 모드들에 따른 영상 신호 경로의 일 실시 예를 나타내고, 도 17은 도 15에 도시된 디스플레이 드라이버의 신호들을 나타내는 타이밍도이다.

도 15부터 도 17을 참조하여, 정지 영상 신호, 동영상 신호, 및 정지 영상 신호가 순차적으로 디스플레이 패널(500)에서 디스플레이되는 과정을 설명하면 다음과 같다.

어플리케이션 프로세서(100)가 디스플레이 드라이버(300)로 정지 영상 신호(SI)를 전송하고자 할 때, CPU 코어(110)는 코덱(120)이 실행되지 않음을 감지하고 감지 결과에 따라 모드 전환 명령(MCC[1:0]=00)을 디스플레이 드라이버(400)로 전송한다. 수신기(410)는 모드 전환 명령(MCC[1:0]=00)을 제어 회로(440)로 전송한다. 제어 회로(440)는 수신기(410)로부터 출력된 모드 전환 명령(MCC[1:0]=00)에 응답하여 제1 인터페이스(420)의 제1 스위칭 회로(421)를 인에이블시키기 위한 제1 제어 신호들(CTRL1), 제2 인터페이스(430)의 제2스위칭 회 (431)를 디스에이블시키기 위한 제2 제어 신호들(CTRL2), 제1스위칭 회로(421)의 출력 신호를 제2 선택 회로(422)로 전송하기 위한 제2선택 신호(MMC[0]=0), 메모리(423)의 출력 신호를 제1 선택 회로(450)로 전송하기 위한 스캔 스위칭 신호(SWC_OFF), 및 제1인터페이스(420)의 출력 신호를 출력 회로(460)로 전송하기 위한 제1 선택 신호(MMC[1]=0)를 발생한다). 즉, 제1인터페이스(420)가 선택됨에 따라 제1경로(PATH21)가 형성된다.

어플리케이션 프로세서(100)는 모드 전환 명령(MCC[1:0]=00)을 출력한 후 정지 영상 신호(SI)를 출력한다(S104). 따라서 어플리케이션 프로세서(100)로부터 출력된 정지 영상 신호(DATA=SI)는 제1 인터페이스(420) 또는 제1 경로(PATH21)를 통하여 디스플레이 패널(400)로 전송되므로, 디스플레이 패널(500)에서는 정지 영상 신호(SI)가 디스플레이된다.

모드 전환 명령(MCC[1:0]=00)에 따라 정의된 명령 모드(COMMAND MODE) 동안(도 17의 1A), 정지 영상 신호(SI)는 디스플레이 패널(500)에서 디스플레이된다.

어플리케이션 프로세서(100)가 동영상 신호를 디스플레이 드라이버(400)로 전송하고자 할 때, 코덱(120)이 실행되면(S107), CPU 코어(110)는 코덱(180)의 실행에 따라 모드 전환 명령(MCC[1:0]=10)을 생성하고, 인터페이스(122)는 모드 전환 명령 (MCC[1:0]=10)을 포함하는 영상 신호(DATA)를 디스플레이 드라이버(300)로 전송한다.

제어 회로(440)는 수신기(410)로부터 출력된 모드 전환 명령(MCC[1:0]=10)에 응답하여 제1 인터페이스(420)의 제1 스위칭 회로(421)를 디스에이블시키기 위한 제1 제어 신호들(CTRL1), 제2 인터페이스(430)의 제2 스위칭 회로(431)를 인에이블시키기 위한 제2 제어 신호들(CTRL2), 2A구간 동안 메모리(423)의 출력 신호를 제1 선택 회로(450)로 전송하기 위한 스캔 스위칭 신호(SWC_OFF) 및 제2 인터페이스(430)의 출력 신호를 출력 회로(460)로 전송하기 위한 제1 선택 신호(MMC[1]=1)를 발생한다. 즉, 제2 인터페이스(430)가 선택됨에 따라 제2 경로(PATH22)가 형성된다.

스캔 스위칭 회로(424)는 스캔 스위칭 신호(SWC_OFF)가 제1레벨, 예컨대 로우 레벨일 때 온(on)되고 스캔 스위칭 신호(SWC_OFF)가 제2레벨, 예컨대 하이 레벨일 때 오프(off)된다.

3A 구간은 명령 모드(COMMAND MODE)로부터 비디오 모드(VIDEO MODE)로의 [0152] 스위칭 준비 구간, 즉 오버랩 구간(overlap interval)으로서, 출력 회로(460)는 타이밍 컨트롤러(442)의 제어에 따라 디스에이블된다. 따라서 디스플레이 패널(500)은 출력 회로(460)가 디스에이블되지 직전의 정지 영상 신호의 프레임(PF)을 유지한다.

1A 구간부터 3A 구간 동안, 오실레이터(444)는 제어 회로(440)의 제어에 따라 오실레이션 신호(OSC)를 발생한다. 오실레이션 신호(OSC)는 디스플레이 패널(500)에서 디스플레이되는 프레임의 주파수가 될 수 있다. 실시 예에 따라 디스플레이 패널(500)가 TFT-LCD로 구현될 때, 상기 TFT-LCD에서 플리커(flicker)가 발생하는 것을 방지하기 위하여 상기 TFT-LCD로 공급되는 전압의 극성은 이전 프레임의 극성을 유지한다.

3A 구간이 지난 후, 디스플레이 드라이버(400)는 명령 모드로부터 비디오 모드로 스위칭된다. 즉, 4A 구간 동안, 어플리케이션 프로세서(100)는 동영상 신호(DATA=MI)를 디스플레이 드라이버(400)로 전송하고, 디스플레이 드라이버(400)는 제2 인터페이스(430) 또는 제2 경로(PATH22)를 이용하여 어플리케이션 프로세서(100)로부터 출력된 동영상 신호(MI)를 디스플레이 패널(500)로 전송한다. 따라서 디스플레이 패널(500)는 동영상 신호(MI)를 도트 클락 신호를 이용하여 디스플레이할 수 있다. 이때, 오실레이터(444)는 제어 회로 (440)의 제어에 따라 오실레이션 신호(OSC)를 생성하지 않는다.

어플리케이션 프로세서(100)가 동영상 신호 다음으로 정지 영상 신호를 디스플레이 패널(500)로 전송하고자 할 때, CPU 코어(110)는 코덱(180)의 실행의 종료를 판단하고, 판단 결과에 따라 모드 전환 명령(MCC[1:0]=00)을 생성하여 레지스터(121)로 전송한다. 인터페이스(122)는 모드 전환 명령(MCC[1:0]=00)을 포함하는 영상 신호(DATA)를 디스플레이 드라이버(400)로 전송한다.

모드 전환 명령(MCC[1:0]=00)은 X 시점에서 영상 신호(DATA)에 포함되어 전송될 수도 있고 Y 시점, 즉 수직 동기 신호 또는 수직 블랭킹 구간(vertical blanking interval)에 포함되어 전송될 수 있다. 제어 회로(440)는 수신기(410)로부터 출력된 모드 전환 명령(MCC[1:0]=00)에 응답하여 제1인터페이스(420)의 제1 스위칭 회로(421)를 인에이블시키기 위한 제1 제어 신호들(CTRL1), 제2 인터페이스(430)의 제2 스위칭 회로(431)를 디스에이블시키기 위한 제2 제어 신호들(CTRL2), 제1 스위칭 회로(421)의 출력 신호를 제2 선택 회로(422)로 전송하기 위한 제2 선택 신호(MMC[0]=0), 메모리(423)의 출력 신호를 제1 선택 회로(450)로 전송하기 위한 스캔 스위칭 신호(SWC_OFF) 및 제1 인터페이스(420)의 출력 신호를 출력 회로(460)로 전송하기 위한 제1 선택 신호(MMC[1]=0)를 발생한다. 즉, 디스플레이 드라이버(400)의 동작 모드는 비디오 모드로부터 명령 모드로 스위칭 된다. 제1인터페이스(204)가 선택됨에 따라 제1 경로(PATH21)가 형성된다.

디스플레이 드라이버(400)의 동작 모드는 비디오 모드로부터 명령 모드로 스위칭되지만, 상기 비디오 모드에서 메모리(423)는 액세스되지 않으므로 명령 모드에서 입력된 정지 영상 신호를 메모리(423)에 기입하기 위한 시간이 필요하다. 따라서, 도 17의 5A 구간 동안, 즉 오버랩 구간 동안, 출력 회로(460)의 드라이버 블록(462)은 타이밍 컨트롤러(442)의 제어에 따라 디스에이블된다. 따라서, 디스플레이(300)는 출력 회로(460)가 디스에이블되기 직전에 디스플레이된 동영상 (PF)을 유지한다. 5A 구간 동안, 제1 스위칭 회로(421)를 통하여 전송된 정지 영상신호는 메모리(424)에 기입된다. 또한, 5A 구간 동안, 스캔 스위칭 신호(SWC_OFF)는 하이 레벨을 유지하므로, 메모리(423)에 기입된 정지 영상 신호는 출력되지 않는다.

6A 구간 동안, 즉, 비디오 모드(VIDEO MODE)로부터 명령 모드(COMMAND MODE)로 스위칭 된 후, 메모리(423)에 기입된 정지 영상 신호는 제1 경로(PATH21)를 통하여 디스플레이 패널(500)로 전송된다. 즉, 디스플레이 드라이버(200)는 메모리(423)에 기입된 정지 영상 신호를 스캔하여 스캔된 정지 영상 신호를 디스플레이 패널(500)로 출력하므로, 정지 영상 신호(SI)는 디스플레이 패널(500)에서 디스플레이된다.

도 18은 본 발명의 실시예들에 따른 어플리케이션 프로세서를 포함하는 전자 장치를 나타내는 블록도이다.

도 18을 참조하면, 전자 장치(600)는 어플리케이션 프로세서(610) 및 디스플레이 장치(640)를 포함한다. 전자 기기(600)는 메모리 장치(620), 저장 장치(630), 입출력 장치(650) 및 전원 장치(660)를 더 포함할 수 있다.

어플리케이션 프로세서(610)는 CPU 코어(611), 내부 프레임 버퍼(613)를 포함하는 디스플레이 블록(612) 및 전력 관리 유닛(614) 등이 집적된 하나의 칩 형태로 구현될 수 있다. 어플리케이션 프로세서(610)는 도 2의 어플리케이션 프로세서(100)일 수 있다.

어플리케이션 프로세서(610)는 상술한 바와 같이, 디스플레이 장치(640)에서 디스플레이될 영상 신호가 동영상 신호일 때는 노멀 모드에서 동작하고 디스플레이될 장치(640)에서 디스플레이될 영상 신호가 정지 영상 신호일 때는 정지 영상 신호의 특성 및 전력 제어 오버헤드 인덱스에 기초하여 제1 저전력 모드(LPD1) 또는 제2 저전력 모드(LPD2) 중 하나로 동작하여 전력 소모를 감소시킬 수 있다. 즉 전력 관리 유닛(614)은 디스플레이 장치(640)에서 디스플레이될 영상 신호가 정지 영상 신호일 때는 어플리케이션 프로세서(610)의 전력 영역들이 서로 다른 전력 깊이를 가지는 복수의 저전력 모드들 중 하나의 모드에서 동작하도록 각 전력 영역들의 전력 모드를 제어할 수 있다. 여기서 전력 제어 오버헤드 인덱스는 복수의 저전력 모드들 각각으로부터 노멀 모드로의 전환에 필요한 시간에 기초할 수 있다. 어플리케이션 프로세서(610)가 제1 저전력 모드(LPD1)에서 동작할 때는 메모리 장치(620)에 저장된 영상 신호의 일부를 내부 프레임 버퍼(613)에 복사하고, 복사된 영상 신호가 일정한 양만큼 남기고 소모되면 디스플레이 블록(612)의 디스플레이 컨트롤러는 트리거 신호(TRG)를 활성화하여 전력 관리 유닛(614)에 제공한다. 전력 관리 유닛(614)은 트리거 신호(TRG)에 응답하여 메모리 장치(620)에 저장된 영상 신호의 일부를 내부 프레임 버퍼(613)에 복사하는데 관련되는 전력 영역들에만 전력이 공급되고, 다른 전력 영역들에는 전력이 차단되거나 게이팅되도록 제어할 수 있다. 어플리케이션 프로세서(610)가 제2 저전력 모드(LPD2)에서 동작하는 경우에는 메모리 장치(620)에 저장된 영상 신호가 내부 프레임 버퍼(613)를 이용하지 않고 디스플레이 장치(640)에 전송되므로 전력 관리 유닛(614)은 이에 관련된 전력 영역에만 전력이 공급되고, 다른 전력 영역에는 전력이 차단되거나 게이팅되도록 제어할 수 있다.

디스플레이 장치(640)는 어플리케이션 프로세서(610)에서 제공된 상기 영상 신호를 표시한다. 디스플레이 장치(640)는 액정 표시 장치(Liquid Crystal Display; LCD), LED(Light Emitting Diode) 장치, OLED(Organic LED) 장치 및 FED(Field Emission Display) 장치 등과 같은 다양한 디스플레이 장치들 중 하나일 수 있다.

메모리 장치(620)는 전자 장치(600)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(620)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM), 플래시 메모리 장치(flash memory device), 상변화 랜덤 액세스 메모리(Phase change Random Access Memory; PRAM), 강유전체 랜덤 액세스 메모리(Ferroelectric Random Access Memory; FRAM), 저항 랜덤 액세스 메모리(Resistive Random Access Memory; RRAM), 강자성 랜덤 액세스 메모리(Magnetic Random Access Memory; MRAM) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.

저장 장치(630)는 솔리드 스테이트 드라이브(solid state drive), 하드 디스크 드라이브(hard disk drive) 및 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(650)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(660)는 전자 장치(600)의 동작에 필요한 동작 전압을 공급할 수 있다.

전자 장치(600) 또는 전자 장치(600)의 구성요소들은 다양한 형태들의 패키지를 이용하여 실장될 수 있는데, 예를 들어, PoP(Package on Package), BGAs(Ball grid arrays), CSPs(Chip scale packages), PLCC(Plastic Leaded Chip Carrier), PDIP(Plastic Dual In-Line Package), Die in Waffle Pack, Die in Wafer Form, COB(Chip On Board), CERDIP(Ceramic Dual In-Line Package), MQFP(Plastic Metric Quad Flat Pack), TQFP(Thin Quad Flat-Pack), SOIC(Small Outline Integrated Circuit), SSOP(Shrink Small Outline Package), TSOP(Thin Small Outline Package), TQFP(Thin Quad Flat-Pack), SIP(System In Package), MCP(Multi Chip Package), WFP(Wafer-level Fabricated Package), WSP(Wafer-Level Processed Stack Package) 등과 같은 패키지들을 이용하여 실장될 수 있다.

실시예에 따라서, 전자 장치(600)는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(Personal Digital Assistant; PDA), 휴대형 멀티미디어 플레이어(Portable Multimedia Player; PMP), 디지털 카메라(Digital Camera), 음악 재생기(Music Player), 휴대용 게임 콘솔(Portable Game Console), 네비게이션(Navigation) 시스템 등과 같은 임의의 모바일 시스템일 수도 있고, 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 휴대용 게임 콘솔(portable game console), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수도 있다.

도시하지는 않았지만, 전자 장치(600)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 장치들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다. 또한 전자 장치(600)는 베이스밴드 칩셋(baseband chipset), 응용 칩셋(application chip set) 및 이미지 센서 등을 더 포함할 수 있다.

도 19는 본 발명의 실시예들에 따른 모바일 디바이스를 나타내는 블록도이고, 도 20은 도 19의 모바일 디바이스가 스마트폰으로 구현되는 일 예를 나타내는 도면이다.

도 19 및 도 20을 참조하면, 모바일 디바이스(700)는 어플리케이션 프로세서(710), 메모리 장치(720), 스토리지 장치(730), 복수의 기능 모듈들(740, 750, 760, 770) 및 어플리케이션 프로세서(710), 메모리 장치(720), 스토리지 장치(730) 및 기능 모듈들(740, 750, 760, 770)에 각각 동작 전압을 제공하는 전력 관리 집적 회로(780)를 포함할 수 있다. 한편, 도 20에 도시된 바와 같이, 모바일 디바이스(700)는 스마트폰으로 구현될 수 있다.

어플리케이션 프로세서(710)는 모바일 디바이스(700)의 전반적인 동작을 제어할 수 있다. 즉, 어플리케이션 프로세서(710)는 메모리 장치(720), 스토리지 장치(730) 및 복수의 기능 모듈들(740, 750, 760, 770)을 제어할 수 있다. 한편, 어플리케이션 프로세서(700)는 CPU 코어(711), 내부 프레임 버퍼(713)를 포함하는 디스플레이 블록(712) 및 전력 관리 유닛(714) 등이 집적된 하나의 칩 형태로 구현될 수 있다. 어플리케이션 프로세서(710)는 도 2의 어플리케이션 프로세서(100)일 수 있다.

어플리케이션 프로세서(710)는 상술한 바와 같이, 디스플레이 모듈(760)에서 디스플레이될 영상 신호가 동영상 신호일 때는 노멀 모드에서 동작하고 디스플레이될 모듈(760)에서 디스플레이될 영상 신호가 정지 영상 신호일 때는 정지 영상 신호의 특성 및 전력 제어 오버헤드 인덱스에 기초하여 제1 저전력 모드(LPD1) 또는 제2 저전력 모드(LPD2) 중 하나로 동작하여 전력 소모를 감소시킬 수 있다. 즉 전력 관리 유닛(714)은 디스플레이 모듈(760)에서 디스플레이될 영상 신호가 정지 영상 신호일 때는 어플리케이션 프로세서(710)의 각 전력 영역들이 서로 다른 전력 깊이를 가지는 복수의 저전력 모드들 중 하나의 모드에서 동작하도록 각 전력 영역들의 전력 모드를 제어할 수 있다. 여기서 전력 제어 오버헤드 인덱스는 복수의 저전력 모드들 각각으로부터 노멀 모드로의 전환에 필요한 시간에 기초할 수 있다. 어플리케이션 프로세서(710)가 제1 저전력 모드(LPD1)에서 동작할 때는 메모리 장치(720)에 저장된 영상 신호의 일부를 내부 프레임 버퍼(713)에 복사하고, 복사된 영상 신호가 일정한 양만큼 남기고 소모되면 디스플레이 블록(712)의 디스플레이 컨트롤러는 트리거 신호(TRG)를 활성화하여 전력 관리 유닛(614)에 제공한다. 전력 관리 유닛(714)은 트리거 신호(TRG)에 응답하여 메모리 장치(720)에 저장된 영상 신호의 일부를 내부 프레임 버퍼(713)에 복사하는데 관련되는 전력 영역들에만 전력이 공급되고, 다른 전력 영역들에는 전력이 차단되거가 게이팅되도록 제어할 수 있다. 어플리케이션 프로세서(710)가 제2 저전력 모드(LPD2)에서 동작하는 경우에는 메모리 장치(720)에 저장된 영상 신호가 내부 프레임 버퍼(713)를 이용하지 않고 디스플레이 모듈(760)에 전송되므로 전력 관리 유닛(714)은 이에 관련된 전력 영역에만 전력이 공급되고, 다른 전력 영역에는 전력이 차단되거나 게이팅되도록 제어할 수 있다.

메모리 장치(720) 및 스토리지 장치(7530)는 모바일 디바이스(700)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들어, 메모리 장치(720)는 DRAM(dynamic random access memory) 장치, SRAM(static random access memory) 장치, 모바일 DRAM 장치 등과 같은 휘발성 메모리 장치에 상응할 수 있고, 스토리지 장치(730)는 EPROM(erasable programmable read-only memory) 장치, EEPROM(electrically erasable programmable read-only memory) 장치, 플래시 메모리(flash memory) 장치, PRAM(phase change random access memory) 장치, RRAM(resistance random access memory) 장치, NFGM(nano floating gate memory) 장치, PoRAM(polymer random access memory) 장치, MRAM(magnetic random access memory) 장치, FRAM(ferroelectric random access memory) 장치 등과 같은 비휘발성 메모리 장치에 상응할 수 있다. 실시예에 따라, 스토리지 장치(530)는 솔리드 스테이트 드라이브(solid state drive; SSD), 하드 디스크 드라이브(hard disk drive; HDD), 씨디롬(CD-ROM) 등을 더 포함할 수도 있다.

전력 관리 집적 회로(780)는 모바일 디바이스(700)의 전력을 관리할 수 있다.

복수의 기능 모듈들(740, 750, 760, 770)은 모바일 디바이스(700)의 다양한 기능들을 각각 수행할 수 있다. 예를 들어, 모바일 디바이스(700)는 통신 기능을 수행하기 위한 통신 모듈(740)(예를 들어, CDMA(code division multiple access) 모듈, LTE(long term evolution) 모듈, RF(radio frequency) 모듈, UWB(ultra wideband) 모듈, WLAN(wireless local area network) 모듈, WIMAX(worldwide interoperability for microwave access) 모듈 등), 카메라 기능을 수행하기 위한 카메라 모듈(750), 표시 기능을 수행하기 위한 표시 모듈(760), 터치 입력 기능을 수행하기 위한 터치 패널 모듈(770) 등을 포함할 수 있다. 실시예에 따라, 모바일 디바이스(700)는 GPS(global positioning system) 모듈, 마이크 모듈, 스피커 모듈, 자이로스코프(gyroscope) 모듈 등을 더 포함할 수 있다. 다만, 모바일 디바이스(700)에 구비되는 기능 모듈들(740, 750, 760, 770)의 종류는 그에 한정되지 않음은 자명하다.

도 21은 도 2에 도시된 어플리케이션 프로세서를 포함하는 전자 장치를 나타내는 블록도이다.

도 2 및 도 21을 참조하면, 전자 장치(800)는 PC(personal computer), 랩탑 컴퓨터(laptop computer), 이동 전화기(mobile phone), 스마트 폰(smart phone), 태블릿 PC(tablet PC), PDA(personal digital assistant), 또는 PMP(portable multimedia player)로 구현될 수 있다.

전자 장치(800)는 어플리케이션 프로세서(100)와 복수의 인터페이스들(interfaces; 811~823)을 포함한다. 어플리케이션 프로세서(100)의 CPU 코어는 전자 장치(800)의 전반적인 동작을 제어한다.

어플리케이션 프로세서(100)는 복수의 인터페이스들(811~823) 각각을 통하여 다수의 주변 장치들 각각과 통신할 수 있다. 예컨대, 복수의 인터페이스들(811~823) 각각은 각 전력 영역에 구현된 다수의 IP들 중에서 상응하는 IP로부터 출력된 적어도 하나의 제어 신호를 상기 다수의 주변 장치들 각각으로 전송할 수 있다.

예컨대, 어플리케이션 프로세서(100)는 각 디스플레이 인터페이스(811과 812)를 통하여 각 평판 디스플레이 장치(flat panel display)의 전력 상태와 동작 상태를 제어할 수 있다. 평판 디스플레이 장치는 LCD(liquid crystal device) 디스플레이, LED(light emitting diode) 디스플레이, OLED(Organic Light Emitting Diode) 디스플레이, 또는 AMOLED(Active Matrix Organic Light-Emitting Diode) 디스플레이를 포함한다. 상술한 바와 같이, 어플리케이션 프로세서(100)는 각 평판 디스플레이 장치에서 디스플레이될 영상 신호가 동영상 신호일 때는 노멀 모드에서 동작하고 각 평판 디스플레이 장치에서 디스플레이될 영상 신호가 정지 영상 신호일 때는 정지 영상 신호의 특성 및 전력 제어 오버헤드 인덱스에 기초하여 제1 저전력 모드(LPD1) 또는 제2 저전력 모드(LPD2) 중 하나로 동작하여 전력 소모를 감소시킬 수 있다. 즉 어플리케이션 프로세서(100)에 구비되는 전력 관리 유닛은 각 평판 디스플레이 장치에서 디스플레이될 영상 신호가 정지 영상 신호일 때는 어플리케이션 프로세서(100)의 각 전력 영역들이 서로 다른 전력 깊이를 가지는 복수의 저전력 모드들 중 하나의 모드에서 동작하도록 각 전력 영역들의 전력 모드를 제어할 수 있다. 여기서 전력 제어 오버헤드 인덱스는 복수의 저전력 모드들 각각으로부터 노멀 모드로의 전환에 필요한 시간에 기초할 수 있다.

어플리케이션 프로세서(100)는 캠코더 인터페이스(813)를 통하여 캠코더의 전력 상태와 동작 상태를 제어할 수 있고, TV 인터페이스(814)를 통하여 TV 모듈의 전력 상태와 동작 상태를 제어할 수 있고, 이미지 센서 인터페이스(815)를 통하여 카메라 모듈 또는 이미지 센서 모듈의 전력 상태와 동작 상태를 제어할 수 있다.

어플리케이션 프로세서(100)는 GPS 인터페이스(816)를 통하여 GPS 모듈의 전력 상태와 동작 상태를 제어할 수 있고, UWB 인터페이스(817)를 통하여 UWB(ultra wideband) 모듈의 전력 상태와 동작 상태를 제어할 수 있고, USB 드라이브 인터페이스(818)를 통하여 USB 드라이브의 전력 상태와 동작 상태를 제어할 수 있다.

어플리케이션 프로세서(100)는 DRAM 인터페이스(dynamic random access memory interface; 819)를 통하여 DRAM의 전력 상태와 동작 상태를 제어할 수 있고, 불휘발성 메모리 인터페이스(820), 예컨대 플래시 메모리 인터페이스를 통하여 불휘발성 메모리, 예컨대 플래시 메모리의 전력 상태와 동작 상태를 제어할 수 있고, 오디오 인터페이스(821)를 통하여 오디오 모듈의 전력 상태와 동작 상태를 제어할 수 있고, MFC 인터페이스(822)를 통하여 MFC의 전력 상태를 제어할 수 있고, MP3 플레이어 인터페이스(823)를 통하여 MP3플레이어의 전력 상태를 제어할 수 있다. 여기서 모듈(module) 또는 인터페이스는 하드웨어 또는 소프트웨어로 구현될 수 있다.

상술한 바와 같이, 본 발명의 실시예들에 따르면 디스플레이 패널에 디스플레이될 영상 신호가 정지 영상 신호인 경우에 전력 관리 유닛은 어플리케이션 프로세서의 각 전력 영역들이 서로 다른 전력 깊이를 가지는 복수의 저전력 모드들 중 하나의 모드에서 동작하도록 각 전력 영역들의 전력 모드를 제어함으로써 영상 신호를 디스플레이할 때 전력 소모를 감소시킬 수 있다.

본 발명은 어플리케이션 프로세서를 포함하는 전자 기기에 다양하게 적용될 수 있다. 예를 들어, 본 발명은 컴퓨터, 노트북, 디지털 카메라, 비디오 캠코더, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어, 차량용 네비게이션, 비디오폰, 감시 시스템, 추적 시스템, 동작 감지 시스템, 이미지 안정화 시스템 등에 적용될 수 있다.

이상에서는 본 발명의 예시적인 실시예들을 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

10, 700: 모바일 디바이스
100, 610, 710;어플리케이션 프로세서
190, 614, 714; 전력 관리 유닛
110, 611, 711: CPU 코어 120: 디스플레이 블록
150: 메모리 제어 블록 180: 코덱
300: 디스플레이 유닛 400: 디스플레이 드라이버
500: 디스플레이 패널

Claims (20)

1. 디스플레이 유닛에서 디스플레이될 영상 신호가 저장되는 외부 메모리를 제어하는 메모리 컨트롤러;
   내부 프레임 버퍼와 상기 디스플레이될 영상 신호가 상기 디스플레이 유닛에 디스플레이되도록 제어하는 디스플레이 컨트롤러를 구비하는 디스플레이 블록; 및
   상기 디스플레이될 영상 신호의 특성과 전력 제어 오버헤드 인덱스 및 상기 내부 프레임 버퍼의 메모리 자원과 상기 디스플레이될 영상 신호의 메모리 요구량의 비교에 기초하여 상기 디스플레이 블록이 속하는 제1 전력 영역, 상기 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑(top) 전력 영역의 전력 모드를 적응적으로 제어하는 전력 관리 유닛을 포함하고,
   상기 전력 제어 오버헤드 인덱스는 저전력 모드들 각각으로부터 다른 저전력 모드나 노멀 모드로의 전환에 필요한 시간을 나타내는 어플리케이션 프로세서(application processor).
2. 제1항에 있어서,
   상기 전력 관리 유닛은 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 서로 다른 전력 깊이(depth)를 갖는 복수의 저전력 모드들 중 하나에서 동작하도록 상기 전력 모드를 제어하고,
   상기 복수의 저전력 모드들은 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함하는 것을 특징으로 하는 어플리케이션 프로세서.
3. 제2항에 있어서,
   상기 전력 관리 유닛은 상기 내부 프레임 버퍼의 상기 메모리 자원과 상기 정지 영상 신호의 상기 메모리 요구량의 비교에 기초하여 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 제1 저전력 모드 및 상기 제2 저전력 모드 중 하나의 모드에서 동작하도록 상기 전력 모드를 제어하는 것을 특징으로 하는 어플리케이션 프로세서.
4. 제3항에 있어서,
   상기 전력 관리 유닛은 상기 메모리 자원이 상기 메모리 요구량보다 작은 경우에는 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 제2 저전력 모드에서 동작하도록 상기 전력 모드를 제어하고,
   상기 제2 저전력 모드에서는 상기 정지 영상 신호는 상기 외부 메모리로부터 상기 메모리 컨트롤러 및 상기 디스플레이 컨트롤러를 경유하는 제2 데이터 경로를 통하여 상기 디스플레이 유닛으로 제공되는 것을 특징으로 하는 어플리케이션 프로세서.
5. 제4항에 있어서,
   상기 제2 저전력 모드에서, 상기 전력 관리 유닛은 상기 제1 전력 영역 및 상기 제2 전력 영역에는 상응하는 전력이 공급되도록 하고, 상기 탑 전력 영역 중 상기 제2 데이터 경로가 지나는 데이터 경로 영역에는 해당하는 전력들을 공급하고 상기 데이터 경로 영역을 제외한 나머지 영역에는 전력을 차단하는 것을 특징으로 하는 어플리케이션 프로세서.
6. 제4항에 있어서,
   상기 어플리케이션 프로세서는 상기 정지 영상 신호가 업데이트되어야 할 경우에 상기 제2 저전력 모드를 탈출하여 상기 노멀 모드로 진입하는 것을 특징으로 하는 어플리케이션 프로세서.
7. 제3항에 있어서,
   상기 전력 관리 유닛은 상기 메모리 자원이 상기 메모리 요구량보다 큰 경우에는 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 제1 저전력 모드에서 동작하도록 상기 전력 모드를 제어하고,
   상기 제1 저전력 모드에서는 상기 외부 메모리로부터 상기 메모리 컨트롤러, 상기 내부 프레임 버퍼 및 상기 디스플레이 컨트롤러를 경유하는 제1 데이터 경로를 통하여 상기 정지 영상 신호가 상기 디스플레이 유닛으로 제공되는 것을 특징으로 하는 어플리케이션 프로세서.
8. 제7항에 있어서,
   상기 제1 저전력 모드는 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 서로 다른 전력 깊이들을 갖는 복수의 서브 저전력 모드들을 포함하는 것을 특징으로 하는 어플리케이션 프로세서.
9. 제8항에 있어서,
   상기 복수의 서브 저전력 모드들은 각 서브 저전력 모드에서의 전력 소모량에 따라 상기 서로 다른 전력 깊이들을 갖고,
   상기 제1 저전력 모드에서는 상기 정지 영상 신호는 상기 내부 프레임 버퍼를 사용하여 상기 디스플레이 유닛으로 제공되는 것을 특징으로 하는 어플리케이션 프로세서.
10. 제8항에 있어서,
    상기 제1 저전력 모드에서는 상기 외부 메모리에 저장된 정지 영상 신호의 일부가 상기 내부 프레임 버퍼에 복사되고,
    상기 전력 관리 유닛은 상기 내부 프레임 버퍼에 복사된 정지 영상 신호의 일부가 미리 정해진 기준 양만큼 남기고 소모될 때까지 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 상기 서브 저전력 모드들 중 하나의 모드에서 동작하도록 상기 전력 모드를 제어하는 것을 특징으로 하는 어플리케이션 프로세서.
11. 제10항에 있어서,
    상기 디스플레이 컨트롤러는 상기 내부 프레임 버퍼에 복사된 상기 정지 영상 신호의 일부가 미리 정해진 기준 양만큼 남기고 소모되면 활성화된 트리거 신호를 상기 전력 관리 유닛에 제공하는 것을 특징으로 하는 어플리케이션 프로세서.
12. 제11항에 있어서,
    상기 전력 관리 유닛은 상기 활성화된 트리거 신호에 응답하여 상기 내부 프레임 버퍼에 정지 영상 신호를 복사하는데 관련된 전력 영역들에 해당하는 전력을 공급하는 것을 특징으로 하는 어플리케이션 프로세서.
13. 제8항에 있어서,
    상기 어플리케이션 프로세서는 상기 내부 프레임 버퍼에 복사된 상기 정지 영상 신호의 모두가 상기 디스플레이 유닛으로 모두 제공되거나 상기 정지 영상 신호가 업데이트되어야 할 경우에 상기 제1 저전력 모드를 탈출하여 노멀 모드로 진입하는 것을 특징으로 하는 어플리케이션 프로세서.
14. 제1항에 있어서,
    상기 디스플레이될 영상 신호가 정지 영상 신호인지 동영상 신호인지 여부를 나타내는 모드 신호를 생성하는 CPU 코어를 더 포함하는 것을 특징으로 하는 어플리케이션 프로세서.
15. 영상 신호를 디스플레이하는 디스플레이 유닛;
    디스플레이될 영상 신호가 저장되는 외부 메모리;
    상기 디스플레이될 영상 신호를 상기 디스플레이 유닛으로 전송하는 어플리케이션 프로세서를 포함하며,
    상기 어플리케이션 프로세서는
    상기 외부 메모리를 제어하는 메모리 컨트롤러;
    내부 프레임 버퍼와 상기 디스플레이 유닛을 제어하는 디스플레이 컨트롤러를 구비하는 디스플레이 블록; 및
    상기 디스플레이될 영상 신호의 특성, 전력 제어 오버헤드 인덱스 및 상기 내부 프레임 버퍼의 메모리 자원과 상기 디스플레이될 영상 신호의 메모리 요구량의 비교에 기초하여 상기 디스플레이 블록이 속하는 제1 전력 영역, 상기 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑 전력 영역의 전력 모드를 적응적으로 제어하는 전력 관리 유닛을 포함하고,
    상기 전력 제어 오버헤드 인덱스는 저전력 모드들 각각으로부터 다른 저전력 모드나 노멀 모드로의 전환에 필요한 시간을 나타내는 모바일 디바이스.
16. 제15항에 있어서,
    상기 디스플레이 유닛은
    상기 영상 신호가 디스플레이되는 디스플레이 패널; 및
    상기 디스플레이 패널로 상기 영상 신호를 전송하는 디스플레이 드라이버를 포함하고,
    상기 디스플레이 드라이버는 상기 영상 신호가 동영상 신호인지 정지 연상 신호인지 여부에 따라 서로 다른 경로로 상기 디스플레이 패널로 전송하고,
    상기 전력 관리 유닛은 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 서로 다른 깊이(depth)를 갖는 복수의 저전력 모드들 중 하나에서 동작하도록 상기 전력 모드를 제어하고,
    상기 복수의 저전력 모드들은 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함하는 것을 특징으로 하는 모바일 디바이스.
17. 디스플레이 유닛에서 디스플레이될 영상 신호가 동영상 신호인지 정지 영상 신호인지 여부를 판단하는 단계; 및
    상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 영상 신호의 특성, 전력 제어 오버헤드 인덱스 및 내부 프레임 버퍼의 메모리 자원과 상기 디스플레이될 영상 신호의 메모리 요구량의 비교에 기초하여 상기 영상 신호를 상기 디스플레이 유닛에 전송하는 디스플레이 컨트롤러를 구비하는 디스플레이 블록이 속하는 제1 전력 영역, 상기 디스플레이될 영상 신호가 저장되는 외부 메모리를 제어하는 메모리 컨트롤러가 속하는 제2 전력 영역 및 상기 제1 전력 영역 및 상기 제2 전력 영역을 제외한 탑 전력 영역의 전력 모드를 적응적으로 제어하는 단계를 포함하고,
    상기 내부 프레임 버퍼는 상기 디스플레이 블록에 포함되고,
    상기 전력 제어 오버헤드 인덱스는 저전력 모드들 각각으로부터 다른 저전력 모드나 노멀 모드로의 전환에 필요한 시간을 나타내는 어플리케이션 프로세서의 전력 관리 방법.
18. 제17항에 있어서,
    상기 전력 모드를 적응적으로 제어하는 단계는 상기 디스플레이될 영상 신호가 정지 영상 신호인 경우 상기 제1 전력 영역, 상기 제2 전력 영역 및 상기 탑 전력 영역이 서로 다른 전력 깊이(depth)를 갖는 복수의 저전력 모드들 중 하나에서 동작하도록 하는 것을 특징으로 하는 어플리케이션 프로세서의 전력 관리 방법.
19. 제18항에 있어서,
    상기 복수의 저전력 모드들은 상기 정지 영상 신호의 특성과 상기 전력 제어 오버헤드 인덱스에 기초하여 구분되는 제1 저전력 모드와 제2 저전력 모드를 포함하는 것을 특징으로 하는 어플리케이션 프로세서의 전력 관리 방법.
20. 제19항에 있어서,
    상기 제1 저전력 모드에서는 상기 디스플레이 블록에 포함되는 상기 내부 프레임 버퍼를 이용하여 상기 디스플레이될 영상 신호를 상기 디스플레이 유닛에 전송하고,
    상기 제2 저전력 모드에서는 상기 내부 프레임 버퍼를 이용하지 않고 상기 디스플레이될 영상 신호를 상기 디스플레이 유닛에 전송하는 것을 특징으로 하는 어플리케이션 프로세서의 전력 관리 방법.

Images