CN102597908B - 禁用装置的方法和装置 - Google Patents

禁用装置的方法和装置 Download PDF

Info

Publication number
CN102597908B
CN102597908B CN201080050272.2A CN201080050272A CN102597908B CN 102597908 B CN102597908 B CN 102597908B CN 201080050272 A CN201080050272 A CN 201080050272A CN 102597908 B CN102597908 B CN 102597908B
Authority
CN
China
Prior art keywords
response
signalling
coupled
fact
electric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080050272.2A
Other languages
English (en)
Other versions
CN102597908A (zh
Inventor
O·霍多尔科夫斯基
A·易卜拉欣
P·穆马
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ATI Technologies ULC
Advanced Micro Devices Inc
Original Assignee
ATI Technologies ULC
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATI Technologies ULC, Advanced Micro Devices Inc filed Critical ATI Technologies ULC
Publication of CN102597908A publication Critical patent/CN102597908A/zh
Application granted granted Critical
Publication of CN102597908B publication Critical patent/CN102597908B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/001—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background
    • G09G3/003—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes using specific devices not provided for in groups G09G3/02 - G09G3/36, e.g. using an intermediate record carrier such as a film slide; Projection systems; Display of non-alphanumerical information, solely or in combination with alphanumerical information, e.g. digital display on projected diapositive as background to produce spatial visual effects
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/06—Use of more than one graphics processor to process data before displaying to one or more screens
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Computer Graphics (AREA)
  • Power Sources (AREA)
  • Small-Scale Networks (AREA)

Abstract

提供一种操作装置的方法。该方法包括回应于第一已接收的信号而过渡GPU到实质上禁用状态，和当GPU是在实质上禁用状态中时，回应于第二已接收的信号而产生回应信号。回应信号与若GPU是在有电状态中回应于第二已接收信号而产生的第二回应信号实质上类似。

Description

禁用装置的方法和装置
技术领域
本发明有关于多处理系统，且尤其关于在多处理器系统中节省电力。
背景技术
一些处理系统包括多个处理单元（比如，例如，多个图形处理单元（GPU）），而得以透过任务的平行处理获得性能增益。例如，示范任务可包括视频处理、图形处理、物理模拟和之类。图形敏感游戏可能在需要或可受益于多个现行GPU所提供的额外的处理能力下运行。然而，其它应用则不受益于这种增加的处理能力。当运行这些应用时，需要较少图形处理能力。这可通过减少GPU的数量或通过从一个GPU切换到具有较低能力者来达成。
GPU典型透过总线（例如，外围组件互连（PCI）或PCIExpress总线）耦合到中央处理单元（CPU）并可以包括在另一个装置中（例如，北桥装置）。或者，可包括GPU或其它类型的核心或处理器作为和CPU相同封装或相同模的一部分。
运行在CPU上的操作系统通常产生配置周期。当装置不回应配置周期时，例如，当装置关闭时，操作系统可能会导致复杂进程（例如，即插即用进程）被执行，其可能对用户经验会有负面影响。因此，供电或断电装置经常是取决于操作系统。为了防止这些负面影响，许多图形系统保持GPU有电（即使它们没被使用）使它们可回应CPU所产生的配置周期。然而，保持未使用的GPU有电会造成低效电力使用且，在移动系统中，减少电池寿命。
于是，需要方法和系统，其例如，透过在装置关闭的同时回应总线配置周期，允许处理器被置于减少电力状态中而不与系统行为或限制起冲突的。
发明内容
在此所述的实施例一般有关于回应于第一信号而过渡装置的电力状态，并且对第二信号产生回应信号，其与若装置是在有电状态中会产生的回应信号实质上类似。例如，GPU基于分配到其的责任可过渡到实质上禁用状态或有电状态。
在一个实施例中，一种操作装置的方法包括回应于第一已接收的信号而过渡所述装置到实质上禁用状态，和当所述装置是在所述实质上禁用状态中的同时回应于第二已接收的信号而产生回应信号。所述回应信号与若所述装置是在有电状态中回应于所述第二已接收信号而产生的第二回应信号实质上类似。
在另一个实施例中，一种装置包括总线接口模块。总线接口模块包括配置成控制所述装置的电力状态的状态管理模块，和配置成回应于已接收的信号而产生回应信号的回应模块。总线接口模块耦合到电力系统，其配置成当所述装置是在实质上禁用状态中时供应电力到总线接口模块。因此，所述回应模块在当所述处理器是在所述低电力状态中时能够产生所述回应信号。
在另一个实施例中，提供一种载有一或更多个指令的一或更多个序列的计算机可读取媒体，由一或更多个处理器执行所述指令以进行操作装置的方法，当由一或更多个处理器执行所述指令时，令所述一或更多个处理器回应于第一已接收的信号而过渡所述装置到实质上禁用状态，和当所述装置是在所述实质上禁用状态中的同时回应于第二已接收的信号而产生回应信号。所述回应信号与若所述装置是在有电状态中回应于所述第二已接收信号而产生的第二回应信号实质上类似。
于下参照附图详细叙述本发明的额外特征和优点，还有本发明的各种实施例的结构和操作。
附图说明
附图，在此并入并形成说明书的一部分，说明本发明并且，连同说明，进一步用来解释本发明的原理并使本领域技术人员得以制造和使用本发明。
图1显示传统计算环境的方框图。
图2显示根据本发明的一个实施例的计算环境的方框图。
图3是说明根据本发明的一个实施例的配置管理器的操作的一个实施例的流程图。
图4-10显示根据本发明的实施例的计算环境的方框图。
图11是说明根据本发明的一个实施例的操作装置（在此实施例中例示为GPU）的方法的流程图。
图12是说明根据本发明的一个实施例的操作装置（在此实施例中例示为GPU）的方法的流程图。
将参照附图来叙述本发明。一般来说，组件首次出现于其中的图通常是通过相应参考号码中的最左边的数字来加以表示。
具体实施方式
可理解到具体实施方式部分，且非发明内容和摘要部分，是意图用来解释权利要求。发明内容和摘要部分可提出本发明人所设想的一或更多个但非全部的本发明的示范实施例，且因此，并不意图以任何方式限制本发明和所附的权利要求。
具体实施例的前述说明将完整显露本发明的一般性质，使他人可通过应用本领域的技术轻易修改和/或适应各种应用，这种具体实施例，在无不适当试验下，不背离本发明的一般概念。因此，依据在此呈现的教示和引导，这种适应和修改意图是在所揭露的实施例的等同者的意义和范围内。应了解到在此的用语或术语是为了说明而非限制，将由本领域技术人员有鉴于教示和引导下解释本说明书的这种用语或术语。
图1是计算环境100的方块示意图。计算环境100包括中央处理单元102、第一和第二图形处理单元（GPU）104和106、存储器108和110、和显示器112。
CPU102透过总线114耦合到第一和第二GPU104和106。在本发明的一实施例中，总线114是外围组件互连（PCI）总线，例如，PCIExpress总线。第一和第二GPU104和106完成图形任务。例如，第一GPU104和/或第二GPU106可完成CPU102分配给它们的渲染、显示、或其它任务。此外，第一和第二GPU104和106可以具有不同的角色。例如，第二GPU106可以是主GPU因其控制显示器112。第一GPU104可以是从GPU因其不驱动显示器。显示器112可以是显示图形信息的各种不同的装置，比如计算机屏幕。
第一和第二GPU104和106分别耦合到关联的存储器108和110。存储器108和110存储和其关联的GPU有关的信息。例如，存储器108和110可以存储GPU渲染的表面、将在显示器112上显示的图形、等等。
运行在CPU102上的操作系统（OS）（未显示在图1中）产生透过总线114传送到第一和第二GPU104和106的各者的配置周期。若GPU104或106无法回应其个别的配置周期，OS可能会执行导致不希望的视觉伪影或系统当机的进程（例如，即插即用）。因此，即使当GPU104和106的一个不处理图形任务，它仍可能需维持有电以回应配置周期。为了节省电力，当GPU为非现行时，可使用已知的方法（例如，门控时钟或门控电力）来禁用并断电GPU的某部分。然而，已知的方法会需要GPU的大部分维持现行。因此，若整个GPU或其大部分是关闭的，则可节省额外的电力。
在本发明的一实施例中，提供具有一个关联的总线接口模块的装置（例如，GPU）。总线接口模块是独立供电模块，其可被包括在GPU中或可以是实体分开的装置。当GPU过渡到「实质上禁用状态」，总线接口模块维持有电，且GPU的其它部分实质上或完全关闭。总线接口模块配置成当GPU是在实质上禁用状态中时回应总线配置周期，使得运行在CPU上的操作系统不会发现GPU已经切换到实质上禁用状态，例如，使操作系统不会执行上述的复杂进程。换句话说，总线接口模块就如同GPU是在有电状态中一般产生回应。在又一个实施例中，总线接口模块也通过用于供应电力信号到GPU的稳压器的输出来控制GPU的电力状态。在另一个实施例中，另一个装置，例如，状态管理模块，控制GPU的电力状态。
图2是根据本发明建构的计算环境200的方框示意图。计算环境200包括CPU202、第一和第二GPU204和206、存储器208-212、和显示器214。
CPU202包括配置管理器216、操作系统（OS）218、和驱动器220和222。配置管理器216接收关于系统事件的信息并据此判断第一和第二GPU204和206的配置。举例来说，系统事件可包括电源的改变或图形敏感的应用（例如，3维游戏）开始或停止。电源的改变可以是从本质上是无限的AC电力（例如，墙壁插座）到时常是有限的DC电力（例如，电池）。在一个实施例中，事件可造成单GPU配置到多GPU配置的改变或相反。在一个替代实施例中，例如基于应用开始或停止的过渡可造成相对计算功能强大（且相对高耗电）的GPU过渡到有电状态且相对计算功能较不强大的GPU过渡到实质上禁用状态，例如，在图形敏感应用开始的情况中，且相反地在图形敏感应用停止的情况中。
配置管理器216接收关于系统事件的信息并判断第一和第二GPU204和206的配置。通过分配图形任务责任给第一和第二GPU204和206的各者来判断配置。例如，第一GPU204和/或第二GPU206可提供给全部的图形处理任务或仅一些图形处理任务（例如，仅渲染或显示）使用，或为非现行（不提供给任何图形处理任务使用）。
OS218处理各种的任务。例如，OS218可监督透过总线230传送到第一和第二GPU204和206的总线配置周期的产生。在图2的图解中，总线230是PCIExpress总线且总线配置周期是PCI配置周期。
驱动器220促成与第一GPU204的互动且驱动器222促成与第二GPU206的互动。如图2中所示，驱动器220包括电力管理器模块224且驱动器222包括电力管理器模块226。电力管理器模块224和226接收配置管理器216所做的硬件配置判断并判断其个别的GPU204和206的电力状态（例如，有电或实质上禁用）。驱动器220和222还包括第一和第二GPU204和206特定的装置特定模块。这些装置特定模块可促成与特定装置的互动。
CPU202透过总线230耦合到第一和第二GPU204和206。第一和第二GPU204和206可以和参考图1所述的第一和第二GPU104和106类似，除了第一和第二GPU204和206分别额外包括总线接口模块226和228。总线接口模块226和228通过控制提供电力到第一和第二GPU204和206的稳压器来控制第一和第二GPU204和206的电力状态。总线接口模块226和228也回应总线配置周期。例如，总线接口模块226和228可配置成当第一和第二GPU204和206切换到实质上禁用状态时维持有电，使第一和第二GPU204和206可以回应总线配置周期。这样下来，第一和第二GPU204和206可切换到实质上禁用状态且仍如同它们在有电状态中一般回应总线配置周期。
如图2中所示，第二GPU206耦合到显示器214。因此，第二GPU206可以是主GPU且第一GPU204（其不耦合到显示器）可以是从GPU。第一和第二GPU204和206分别耦合到关联的存储器210和212。在图2的示范图解中，存储器210和212分别与上述的存储器108和110实质上类似。
与CPU202关联的存储器208存储在CPU202上执行的指令以运行配置管理器216、OS218、和/或驱动器220。
图3是说明根据本发明的配置管理器216的操作的一个实施例的一个示范流程图300。基于下列讨论，其它结构和操作实施例对本领域技术人员而言将为显见。参考图2的实施例来叙述流程图300。然而，流程图300不限于那个实施例。图3中所示的步骤不一定非得以所示的顺序发生，并于下详细叙述。
在步骤302中，判断是否已经检测到系统事件。例如，系统事件可以是3D图形应用的开始或停止。
一旦已经检测到系统事件，流程图300进到步骤304。在步骤304中，判断系统事件是否是3D图形敏感应用的开始。在步骤308中，做出应用是否是运行在CPU202上的第一3D应用（或其它图形敏感应用）的判断。若应用并非第一3D应用，流程图300回到步骤302，若3D图形处理应用是第一这种应用，到达步骤312。
在步骤312中，产生目前在实质上禁用状态中的GPU过渡到有电状态的命令。例如，若应用是第一3D或其它图形敏感应用，当应用启动时一或更多个GPU可能是在实质上禁用状态中，因为之前运行的应用没有需要额外的图形处理能力。当应用开始时，额外的GPU可过渡到有电状态以提供额外的图形处理能力。
若系统事件并非是图形敏感应用的开始，在步骤304之后发生步骤306。在步骤306中，判断系统事件是否是3D图形应用（或其它图形敏感应用）的离开。若系统事件不是3D图形处理应用的离开，流程图300回到步骤302，若系统事件是3D图形处理应用的离开，到达步骤310。
步骤310判断3D应用是否是在CPU（例如，CPU202）上运行的最后一个3D图形处理应用。若是，流程图300进到步骤314。在步骤314中，产生GPU过渡到实质上禁用状态的命令。例如，若判断应用是在CPU202上运行的最后一个3D图形应用（或其它图形敏感应用），则运行在CPU202上的其馀的应用不会受益于或不需要通过同时让多个GPU有电而提供的增加的图形性能。因此，一或更多个GPU可过渡到实质上禁用状态以节省电力。
流程图300说明有关于和3D图形或其它图形敏感应用相关的系统事件的配置管理器216的操作的一个实施例。本领域技术人员可理解到基于在此的说明，配置管理器216可回应其它类型的系统事件，比如电力供应器的改变。
图4是根据本发明的一个实施例的计算环境400的方框示意图。计算环境400包括GPU402、存储器404、稳压器406-412、总线414、和CPU416。
GPU402可以和上述的第一GPU204和/或第二GPU206实质上类似。通过稳压器406-410所输出的信号来供电GPU402。GPU402耦合到一个关联的存储器404。存储器404可以和上述存储器210或存储器212实质上类似，且通过稳压器412所输出的信号供电。
稳压器406-410供电给形成GPU402的特定电路区块。稳压器406是专用稳压器，其提供电力到总线接口模块418。稳压器408和410提供电力到GPU402的其它电路方框。例如，稳压器408和稳压器410分别提供电力到GPU402的渲染电路方框和显示控制器电路方框。总线接口模块418从CPU416透过总线414接收关于GPU402的电路状态命令，并基于命令控制稳压器408-412的输出。
举例而言，图5是在总线接口模块418从CPU416接收到过渡GPU402到实质上禁用状态的命令后的一替代计算环境400的方框示意图500。总线接口模块418禁用稳压器408-412的输出，使得GPU402的实质上全部和关联存储器404断电。然而，如图5中所示，专用稳压器406继续提供电力到总线接口模块418，即使当GPU402是在实质上禁用状态。在又一个实施例中，总线接口模块418配置成回应由CPU416所产生的配置周期，使得运行在CPU416上的操作系统不执行上述的复杂进程。因此，即使当处于实质上禁用状态，GPU402仍如同它是在有电状态一般回应总线配置周期。
总线接口模块418与GPU402的其馀部分相比使用相对少的电力。即使当GPU402是在实质上禁用状态中时保持总线接口模块418有电则不会明显减损总可能的电力节省。
图6是根据本发明的一个实施例的计算环境600的方框示意图。计算环境600与图4和5中所示的计算环境400实质上类似。然而，在图6的图解中，总线接口模块418仅控制稳压器408和410的输出而非像是在计算环境400中稳压器408-412。
图7是在总线接口模块418接收过渡GPU402到低电力状态的命令后的计算环境600的方框示意图。在图7中，通过禁用稳压器408和410的输出仅过渡GPU402到实质上禁用状态。由于总线接口模块418不耦合到稳压器412，当GPU402是在实质上禁用状态中时存储器404维持有电。依照此方式，当GPU402是在实质上禁用状态中的同时保存存储器内容。在又一个实施例中，可通过切换存储器模块到自刷新模式来节省更多电力。
图8是根据本发明的一个实施例的计算环境800的方框示意图。计算环境800包括GPU802、存储器804、专用电力装置806、电力装置808-814、和总线822。GPU802包括总线接口模块816。总线接口模块816包括状态管理模块818和回应模块820。
电力装置806-814可以是提供信号到GPU802和/或存储器804的电力部分的任何类型的装置。例如，电力装置806-814可包括稳压器和/或电流来源。如图8中所示，电力装置808和810提供电力到GPU802。在其它实施例中，可使用任何数量的电力装置来提供电力到GPU802的方面。例如，可对于构成GPU802的各类型的电路方框提供一个电力装置。电力装置812和814提供电力到存储器804。在替代实施例中，可使用任何数量的电力装置来供电到存储器804。
例如，可使用不同的电力装置来提供电力到存储器804的不同部分。增加耦合到GPU802或存储器804的稳压器的数量会增加可独立加以供电的每一组件内的电路方框的数量。专用电力装置806提供电力到总线接口模块816。在一个实施例中，即使当GPU802和/或存储器804过渡到实质上禁用状态，专用电力装置806持续提供电力到总线接口模块816。
状态管理模块818从耦合到总线822的CPU（未图示）接收命令并控制电力装置808-814的输出来控制GPU802和/或存储器804的电力状态。尤其，基于从CPU接收到的命令，状态管理模块818决定哪个电力装置将输出电力信号且哪个电力装置的输出将被禁用，并因此禁用那些电力装置所耦合的电路方框。
回应模块820接收由CPU所产生的配置周期并产生适当回应。传送回应到CPU使运行在CPU上的操作系统不会发现GPU802和/或存储器804已经过渡到实质上禁用状态。例如，总线822可以是PCIExpress总线且总线配置周期可以是PCI配置周期。在这一种实施例中，回应模块820配置成，当GPU802是在实质上禁用状态或部分有电状态时，和就像是GPU802是在有电状态类似，回应PCI配置周期。因此，CPU将如上述般不执行导致负面影响的复杂进程。
图9是根据本发明的一个实施例的计算环境900的方框示意图。计算环境900包括GPU902、存储器904、专用电力装置906、电力装置908-914、和总线922。GPU902包括总线接口（BI）模块916。总线接口模块916包括回应模块920。计算环境900与计算环境800实质上类似，除了BI模块916不控制GPU902和存储器904的电力状态。而是使用另一个装置，即状态管理模块918来控制GPU902和存储器904的电力状态。
在一个实施例中，GPU902当在有电状态时回应总线配置周期。然而，当GPU902过渡到实质上禁用状态时，BI模块916，取代GPU902，回应总线配置周期。如图9中所示，BI模块916可以耦合到状态管理模块918，使得BI模块916知道GPU902的电力状态。因此，BI模块916可根据GPU902的状态判断何时回应总线配置周期和何时传递总线配置周期。
图10是根据本发明的一个实施例的计算环境1000的方框示意图。计算环境1000包括GPU1002、存储器1004、专用电力装置1006、电力装置1008-1014、和总线1022。GPU1002包括总线接口（BI）模块1016。总线接口模块1016包括状态管理模块1018和回应模块1020。状态管理模块1018可实现在BI模块1016中（如在计算环境800中一般）或分开的装置（如在计算环境900中一般）。计算环境1000与计算环境800实质上类似，除了BI模块1016实现成自GPU1002分开的装置。例如，BI模块1016可以是形成在和GPU1002相同印刷电路板或基板上的不同装置并使用迹线来耦合到GPU1002。或者，BI模块1016可以是使用另一个装置（例如，母板）耦合到GPU1002的分开装置。
图11是根据本发明的一个实施例的管理装置（例如，GPU）的一个示范方法1100的流程图。基于下列讨论，其它结构和操作实施例对本领域技术人员而言将为显见。参考图2的实施例来叙述流程图1100。然而，流程图1100不限于那个实施例。图11中所示的步骤不一定非得以所示的顺序发生，并于下详细叙述。
在步骤1102中，检测到系统事件。例如，在图2中，配置管理器216可接收关于系统事件的信息。例如，系统事件可以是电源的改变或图形敏感应用的开始或停止。
在步骤1104中，基于检测到的事件判断GPU配置。例如，配置管理器216基于检测到的系统事件判断第一GPU204和第二GPU206的各者的责任。在此例子中，配置管理器216判断已经离开需要或受益于额外图形处理电力的应用。因此，配置管理器216判断第一GPU204不应供处理图形处理任务所用。
在步骤1106中，基于已判断的GPU配置判断GPU的电力状态。例如，在图2中，驱动器220的电力管理器模块224接收已判断的GPU配置并判断第一GPU204和第二GPU206的各者的电力状态。电力管理器模块224接收由配置管理器216所判断的配置，其指定第一GPU204不供处理图形处理任务用。据此，电力管理器模块224判断第一GPU204应在实质上禁用状态中。
在步骤1108中，产生包括过渡GPU到实质上禁用状态的命令的信号。例如，在图2中，驱动器220产生过渡第一GPU204到实质上禁用状态的命令。在步骤1110中，透过总线传送已产生的信号到GPU。例如，在图2中，透过总线230传送已产生的信号到第一GPU204。
在步骤1112中，由GPU接收到总线配置周期。例如，可透过总线230传送PCI总线配置周期到第一GPU204。在步骤1114中，传送对总线配置周期的回应。例如，在图2中，CPU202可从第一GPU204接收到总线配置周期的回应。即便第一GPU204是在实质上禁用状态中，其仍产生对总线配置周期的适当回应。具体来说，第一GPU204的总线接口模块226，其即使在实质上禁用状态中仍维持有电，产生对总线配置周期的适当回应。因此，运行在CPU202上的OS218不会发现第一GPU204已过渡到实质上禁用状态。依照此方式，可避免与OS218判断第一GPU204已切换到实质上禁用状态关联的不希望的伪影或系统当机。
图12是根据本发明的一个实施例的操作GPU的一个示范方法1200的流程图。基于下列讨论，其它结构和操作实施例对本领域技术人员而言将为显见。参考图8的实施例来叙述流程图1200。然而，流程图1200不限于那个实施例。图12中所示的步骤不一定非得以所示的顺序发生，并于下详细叙述。
在步骤1202中，接收到包括过渡GPU的电路状态的命令的第一信号。例如，在图8中，GPU802可从CPU透过总线822接收包括过渡GPU802到实质上禁用状态或部分有电状态的命令的信号。
在步骤1204中，基于该命令识别电力装置。在图8中，状态管理模块818可基于该命令识别电力装置808-814的一或更多者。例如，状态管理模块818，基于该命令，可判断要禁用GPU802和/或存储器804的哪些部分。基于此判断，状态管理模块818可识别供应电力到GPU802和/或存储器804的那些部分的电力装置为应禁能其的输出的电力装置。例如，电力装置808可以耦合到GPU802的渲染引擎且电力装置810可以耦合到GPU802的显示控制器。在判断出应禁用GPU802的渲染引擎和/或显示控制器时，状态管理模块818识别相应的电力装置。
在步骤1206中，控制已识别的电力装置来将GPU过渡到实质上禁用状态或部分有电状态。例如，在图8中，状态管理模块818控制在步骤1006中识别的电力装置的输出来将GPU802和关联的存储器804过渡到已接收的命令中所指定的电力状态。
在步骤1208中，接收第二信号。例如，在图8中，GPU802可透过总线822接收由CPU所传送的总线配置周期。总线配置周期可以是PCI配置周期。
在步骤1210中，回应于第二已接收信号而产生回应信号。例如，在图8中，总线接口模块816的回应模块820可以回应于已接收的总线配置周期而产生适当的回应。因为专用电力装置806持续提供电力到总线接口模块816，即使当GPU802是在实质上禁用状态中，即使当GPU802是在实质上禁用状态或部分有电状态中，回应模块820能够产生对总线配置周期的适当回应。
结论
已经在说明本发明的指定功能和关系的实现的功能建构块的辅助下叙述了本发明。在此为了方便说明而任意界定这些功能建构块的边界。可界定替代边界，只要适当进行指定的功能和关系。
本发明的广度和范围不应受限于上述的任何示范实施例，而应仅根据下列权利要求和其等同者来加以界定。
在本申请案中的权利要求与母案或其它相关申请案的那些不同。申请人因此撤销在父案或任何前申请案中所做的关于本申请案的权力要求的任何声明。因此审查员可能需要重新审视任何这种先前的声明和欲避免的被引参考文献。此外，也提醒审查员在本申请案中所做的任何声明不应解读或相反解读到父案中。

Claims (24)

1.一种操作第一装置的方法，包含：
回应于接收自第二装置的第一信号，识别多个电力装置中的至少一电力装置，其中所述第一装置耦合到所述多个电力装置；
回应于所述第一信号而过渡所述第一装置到实质上禁用状态，其中所述过渡禁用所述至少一已识别的电力装置的输出；和
当所述第一装置是在所述实质上禁用状态中的同时回应于接收自所述第二装置的第二信号而产生第一回应信号；
其中当所述第一装置是在有电状态中时，所述第一回应信号与所述第一装置回应于所述第二信号而产生的第二回应信号实质上类似。
2.根据权利要求1所述的方法，其中所述第二装置是中央处理单元(CPU)。
3.根据权利要求1所述的方法，其中所述第二信号包含总线配置周期。
4.根据权利要求1所述的方法，其中过渡包含：
禁用耦合到所述第一装置的所述至少一已识别的电力装置的输出电压。
5.根据权利要求4所述的方法，其中所述至少一已识别的电力装置耦合到所述第一装置的渲染引擎或显示控制器的至少一者。
6.根据权利要求1所述的方法，进一步包含：
禁用与所述第一装置关联的存储器的至少一部分。
7.根据权利要求6所述的方法，其中所述禁用存储器的至少一部分包含：
禁用耦合到所述存储器的所述至少一已识别的电力装置的输出电压。
8.根据权利要求1所述的方法，其中所述第二信号被所述第二装置传送到多个装置中的每个装置，所述多个装置包括所述第一装置。
9.根据权利要求1所述的方法，其中所述第一回应信号避免所述第二装置执行处理。
10.根据权利要求1所述的方法，其中所述第一装置包括渲染引擎。
11.一种计算装置，包含：
总线接口模块，包含：
状态管理模块，配置成回应于接收自另一装置的第一信号过渡所述装置至低电力状态；和
回应模块，配置成当所述装置在所述低电力状态中时回应于接收自所述另一装置的第二信号而产生第一回应信号，
其中当所述装置是在有电状态中时，所述第一回应信号与所述装置回应于所述第二信号而产生的第二回应信号实质上类似；和
其中所述总线接口模块耦合到电力系统，所述电力系统被配置成当所述装置在低电力状态中时供应电力到总线接口模块。
12.根据权利要求11所述的计算装置，其中总线接口模块耦合到一个耦合到所述装置的电力装置，其中状态管理模块配置成控制所述电力装置的输出。
13.根据权利要求12所述的计算装置，进一步包含渲染引擎，其中所述电力装置耦合到所述渲染引擎。
14.根据权利要求11所述的计算装置，其中所述总线接口模块耦合到一个耦合到与所述装置关联的存储器的电力装置，以及
所述状态管理模块配置成通过控制所述电力装置的输出来控制所述存储器的电力状态。
15.根据权利要求11所述的计算装置，其中：
所述另一装置包括中央处理单元(CPU)，
所述装置透过总线耦合到所述中央处理单元，和
其中所述第二信号包含总线配置周期。
16.根据权利要求11所述的计算装置，其中所述第二信号被所述另一装置传送到多个装置中的每个装置，所述多个装置包括所述装置。
17.一种用于操作第一装置的处理器，所述处理器包括：
回应于接收自第二装置的第一信号，用于识别多个电力装置中的至少一电力装置的模块，其中所述第一装置耦合到所述多个电力装置；
回应于所述第一信号而过渡所述第一装置到实质上禁用状态的模块，其中所述过渡禁用所述至少一已识别的电力装置的输出；和
当所述第一装置是在所述实质上禁用状态中的同时回应于接受自所述第二装置的第二信号而产生第一回应信号的模块；以及
其中当所述第一装置是在有电状态中时，所述第一回应信号与所述第一装置回应于所述第二信号而产生的第二回应信号实质上类似。
18.根据权利要求17所述的处理器，其中所述第二装置是中央处理单元(CPU)。
19.根据权利要求17所述的处理器，其中所述第二信号包含总线配置周期。
20.根据权利要求17所述的处理器，其中所述电力装置耦合到所述第一装置的渲染引擎或显示控制器的至少一者。
21.根据权利要求17所述的处理器，其中所述过渡包含：
禁用耦合到所述第一装置的所述至少一已识别的电力装置的输出电压。
22.根据权利要求17所述的处理器，进一步包含：
禁用与所述第一装置关联的存储器的至少一部分的模块。
23.根据权利要求17所述的处理器，其中所述第二信号被所述第二装置传送到多个装置中的每个装置，所述多个装置包括所述第一装置。
24.一种操作第一装置的方法，包含：
回应于接收自第二装置执行程序时所产生的第一信号，识别多个电力装置中的至少一电力装置，其中所述第一装置耦合到所述多个电力装置；
回应于所述第一信号而过渡所述第一装置到实质上禁用状态，其中所述过渡禁用所述至少一已识别的电力装置的输出；和
当所述第一装置是在所述实质上禁用状态中的同时回应于接收自所述第二装置持续执行所述程序所产生的第二信号而产生第一回应信号；
其中当所述第一装置是在有电状态中时，所述第一回应信号与所述第一装置回应于所述第二信号而产生的第二回应信号实质上类似。
CN201080050272.2A 2009-09-09 2010-09-08 禁用装置的方法和装置 Active CN102597908B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US24087609P 2009-09-09 2009-09-09
US61/240,876 2009-09-09
US12/713,935 2010-02-26
US12/713,935 US8316255B2 (en) 2009-09-09 2010-02-26 Method and apparatus for responding to signals from a disabling device while in a disabled state
PCT/US2010/048096 WO2011031734A1 (en) 2009-09-09 2010-09-08 Method and apparatus for disabling a device

Publications (2)

Publication Number Publication Date
CN102597908A CN102597908A (zh) 2012-07-18
CN102597908B true CN102597908B (zh) 2015-11-25

Family

ID=43648572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080050272.2A Active CN102597908B (zh) 2009-09-09 2010-09-08 禁用装置的方法和装置

Country Status (7)

Country Link
US (1) US8316255B2 (zh)
EP (1) EP2476038B1 (zh)
JP (1) JP5661774B2 (zh)
KR (1) KR101627303B1 (zh)
CN (1) CN102597908B (zh)
IN (1) IN2012DN02971A (zh)
WO (1) WO2011031734A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4866870B2 (ja) * 2008-02-22 2012-02-01 株式会社沖データ 画像処理装置
US9047085B2 (en) * 2011-03-14 2015-06-02 Nvidia Corporation Method and apparatus for controlling sparse refresh of a self-refreshing display device using a communications path with an auxiliary communications channel for delivering data to the display
US10817043B2 (en) * 2011-07-26 2020-10-27 Nvidia Corporation System and method for entering and exiting sleep mode in a graphics subsystem
US8692833B2 (en) * 2011-08-09 2014-04-08 Apple Inc. Low-power GPU states for reducing power consumption
CN108509021B (zh) * 2011-11-21 2021-11-09 英特尔公司 用于性能改善的可重配置图形处理器
US8892919B2 (en) 2011-12-14 2014-11-18 Ati Technologies Ulc Method and apparatus for power management of a processor in a virtual environment
US10095295B2 (en) 2011-12-14 2018-10-09 Advanced Micro Devices, Inc. Method and apparatus for power management of a graphics processing core in a virtual environment
US9348656B2 (en) 2011-12-19 2016-05-24 Advanced Micro Devices, Inc. Apparatus and method for managing power among a plurality of processors sharing a thermal platform
US9400545B2 (en) 2011-12-22 2016-07-26 Intel Corporation Method, apparatus, and system for energy efficiency and energy conservation including autonomous hardware-based deep power down in devices
CN103812800A (zh) * 2012-11-09 2014-05-21 辉达公司 一种无线基站设备和包括该无线基站设备的通信系统
US10242652B2 (en) 2013-06-13 2019-03-26 Intel Corporation Reconfigurable graphics processor for performance improvement
US8972760B1 (en) * 2013-12-20 2015-03-03 Futurewei Technologies, Inc. Method and apparatus for reducing power consumption in a mobile electronic device using a second launcher
KR101780059B1 (ko) * 2015-07-02 2017-09-19 가온미디어 주식회사 디지털 방송재생장치에서 시나리오 기반의 소비전력 제어 방법
CN106557148B (zh) * 2015-09-28 2019-06-28 华为终端有限公司 一种接口电路、显示驱动器、终端设备和显示控制方法
US10923082B2 (en) * 2018-10-31 2021-02-16 Ati Technologies Ulc Maintaining visibility of virtual function in bus-alive, core-off state of graphics processing unit
US11514551B2 (en) 2020-09-25 2022-11-29 Intel Corporation Configuration profiles for graphics processing unit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
TW525051B (en) * 1999-04-26 2003-03-21 Mediaq Inc A method and apparatus to power up an integrated device from a low power state
CN1938678A (zh) * 2004-04-09 2007-03-28 三星电子株式会社 显示系统及其控制方法
WO2007140404A3 (en) * 2006-05-30 2008-02-07 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
CN101382833A (zh) * 2007-09-05 2009-03-11 宏达国际电子股份有限公司 具有多种操作系统的系统、电子装置及其运作方法
WO2009038902A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
CN101482804A (zh) * 2008-01-10 2009-07-15 Lg电子株式会社 具有多图形控制器的数据处理单元和使用其处理数据的方法
US20090204831A1 (en) * 2008-02-08 2009-08-13 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US20090207520A1 (en) * 2008-02-15 2009-08-20 Dell Products L.P. Systems and Methods for Managing Power for Data Storage Devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9017A (en) * 1852-06-15 Cast-iron cab-wheel
US5848281A (en) * 1996-07-23 1998-12-08 Smalley; Kenneth George Method and apparatus for powder management in a multifunction controller with an embedded microprocessor
JP2000141821A (ja) * 1998-09-01 2000-05-23 Ricoh Co Ltd 省電力印刷装置およびその制御方法、および、通信装置およびその制御方法
US6618791B1 (en) * 2000-09-29 2003-09-09 Intel Corporation System and method for controlling power states of a memory device via detection of a chip select signal
JP2004177725A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 電子機器及び省電力制御方法
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
US8036710B2 (en) * 2004-05-07 2011-10-11 Qualcomm, Incorporated Power-efficient multi-antenna wireless device
JP4716167B2 (ja) * 2005-03-28 2011-07-06 富士ゼロックス株式会社 データ処理方法およびデータ処理装置並びに画像形成装置
US20080143731A1 (en) * 2005-05-24 2008-06-19 Jeffrey Cheng Video rendering across a high speed peripheral interconnect bus
JP4711410B2 (ja) * 2005-10-13 2011-06-29 ルネサスエレクトロニクス株式会社 半導体集積回路
US20080235527A1 (en) * 2007-03-19 2008-09-25 Winbond Electronics Corporation Operation of computer display using auxiliary display controller
KR101228934B1 (ko) 2007-08-28 2013-02-01 삼성전자주식회사 컴퓨터 시스템, 그 제어 방법 및 데이터 처리 장치
US9189048B2 (en) * 2008-09-10 2015-11-17 Apple Inc. Circuit having a low power mode
US8161304B2 (en) * 2009-01-20 2012-04-17 Microsoft Corporation Power management for large memory subsystems
US8234510B2 (en) * 2009-02-26 2012-07-31 Broadcom Corporation System and method for energy savings through emulation of wake on LAN in energy efficient ethernet

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131167A (en) * 1997-12-31 2000-10-10 Intel Corporation Method and apparatus to reduce power consumption on a bus
TW525051B (en) * 1999-04-26 2003-03-21 Mediaq Inc A method and apparatus to power up an integrated device from a low power state
CN1938678A (zh) * 2004-04-09 2007-03-28 三星电子株式会社 显示系统及其控制方法
WO2007140404A3 (en) * 2006-05-30 2008-02-07 Ati Technologies Ulc Device having multiple graphics subsystems and reduced power consumption mode, software and methods
CN101382833A (zh) * 2007-09-05 2009-03-11 宏达国际电子股份有限公司 具有多种操作系统的系统、电子装置及其运作方法
WO2009038902A1 (en) * 2007-09-20 2009-03-26 Apple Inc. Switching between graphics sources to facilitate power management and/or security
CN101482804A (zh) * 2008-01-10 2009-07-15 Lg电子株式会社 具有多图形控制器的数据处理单元和使用其处理数据的方法
US20090204831A1 (en) * 2008-02-08 2009-08-13 Texas Instruments Incorporated Global hardware supervised power transition management circuits, processes and systems
US20090207520A1 (en) * 2008-02-15 2009-08-20 Dell Products L.P. Systems and Methods for Managing Power for Data Storage Devices

Also Published As

Publication number Publication date
IN2012DN02971A (zh) 2015-07-31
US20110060928A1 (en) 2011-03-10
CN102597908A (zh) 2012-07-18
KR101627303B1 (ko) 2016-06-03
JP5661774B2 (ja) 2015-01-28
JP2013504811A (ja) 2013-02-07
US8316255B2 (en) 2012-11-20
EP2476038A1 (en) 2012-07-18
WO2011031734A1 (en) 2011-03-17
KR20120083365A (ko) 2012-07-25
EP2476038B1 (en) 2018-07-04

Similar Documents

Publication Publication Date Title
CN102597908B (zh) 禁用装置的方法和装置
CN101536080B (zh) 具有多图形子系统及降能耗模式的设备、软件及方法
US8839012B2 (en) Power management in multi-GPU systems
US9256265B2 (en) Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US8943347B2 (en) Controlling the power state of an idle processing device
CN104520783A (zh) 用于计算机和计算机外围设备的待机功率拦截装置
CN104679093B (zh) 功率控制
CN102566739A (zh) 多核处理器系统及其动态电源管理方法与控制装置
CN1340766A (zh) 图形控制器以及图形控制器中使用的电源管理方法
CN104123917A (zh) 基于电子墨水显示屏的电脑显示器
CN203941679U (zh) 基于电子墨水显示屏的电脑显示器
CN104460925A (zh) 一种基于申威平台的电源管理实现方法
KR20230073302A (ko) 멀티플렉서에서의 글리치리스 gpu 전환
CN103809129A (zh) 一种分级电量提示的方法及电子设备
CN101620463A (zh) 信息处理设备和唤醒控制方法
CN115298727A (zh) 用于显示器的动态功率转换器切换
GB2526418A (en) Power-advantaged image data control
CN106569587A (zh) 屏幕显示的控制方法及装置
CN105224060B (zh) 一种计算机运行控制方法、装置、电路及计算机
US20160004293A1 (en) Display driving apparatus and electronic device including the same
US20040268168A1 (en) Method and apparatus to reduce power consumption by a display controller
KR20230164087A (ko) 활용된 전원에 기초한 그래픽 프로세싱 유닛(gpu) 선택
CN114844179A (zh) 电子设备及电量计复位方法
CN106959729A (zh) 一种电子设备
US20210191737A1 (en) System and method for providing system level sleep state power savings

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant