JPH05333976A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH05333976A JPH05333976A JP4136722A JP13672292A JPH05333976A JP H05333976 A JPH05333976 A JP H05333976A JP 4136722 A JP4136722 A JP 4136722A JP 13672292 A JP13672292 A JP 13672292A JP H05333976 A JPH05333976 A JP H05333976A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- information processor
- ram
- rom
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 情報処理装置の低消費電力化によって、電池
駆動時の長時間化を図る。 【構成】 ＣＰＵ１１の動作を検出する動作検出部２０
からの選択信号によってＣＰＵ１１のクロック周波数お
よび、ＣＰＵ１１、ＲＯＭ１５、ＲＡＭ１６などの各種
デバイスへの供給電圧を一部あるいは全部を可変する手
段を有する。
駆動時の長時間化を図る。 【構成】 ＣＰＵ１１の動作を検出する動作検出部２０
からの選択信号によってＣＰＵ１１のクロック周波数お
よび、ＣＰＵ１１、ＲＯＭ１５、ＲＡＭ１６などの各種
デバイスへの供給電圧を一部あるいは全部を可変する手
段を有する。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タやワードプロセッサなどとして利用される特に充電式
電池を用いる情報処理装置の低消費電力化に関するもの
である。
タやワードプロセッサなどとして利用される特に充電式
電池を用いる情報処理装置の低消費電力化に関するもの
である。
【０００２】
【従来の技術】従来、この種の携帯型の情報処理装置
は、電池駆動時間を延ばすために、割り込み要求、ＤＭ
Ａ要求、キーボードなどの入出力部の割り込み、記憶
部、特に表示用記憶部への書込などを監視し、システム
プログラムが待機状態であると判断される場合に、自動
的にクロック周波数を低い方に切り換えてＣＰＵの動作
速度を低速にする、あるいは前述の手段に加え各ＬＳＩ
への供給電圧を機械的切り替えて下げる手段をとってい
る。
は、電池駆動時間を延ばすために、割り込み要求、ＤＭ
Ａ要求、キーボードなどの入出力部の割り込み、記憶
部、特に表示用記憶部への書込などを監視し、システム
プログラムが待機状態であると判断される場合に、自動
的にクロック周波数を低い方に切り換えてＣＰＵの動作
速度を低速にする、あるいは前述の手段に加え各ＬＳＩ
への供給電圧を機械的切り替えて下げる手段をとってい
る。
【０００３】
【発明が解決しようとする課題】この様な従来の方法だ
けでは、ＣＰＵの消費電力は節減できるが、ＲＯＭおよ
びＲＡＭの消費電力に対しては効果的でなかった。
けでは、ＣＰＵの消費電力は節減できるが、ＲＯＭおよ
びＲＡＭの消費電力に対しては効果的でなかった。
【０００４】
【課題を解決するための手段】本発明は、より効果的な
消費電力節減手段を提供するもので、ＣＰＵの動作を検
出する動作検出部からの選択信号によってＣＰＵのクロ
ック周波数および、ＣＰＵ、ＲＯＭ、ＲＡＭなどの各種
デバイスへの供給電圧を一部あるいは全部を可変する手
段を備えた。
消費電力節減手段を提供するもので、ＣＰＵの動作を検
出する動作検出部からの選択信号によってＣＰＵのクロ
ック周波数および、ＣＰＵ、ＲＯＭ、ＲＡＭなどの各種
デバイスへの供給電圧を一部あるいは全部を可変する手
段を備えた。
【０００５】
【実施例】本発明の一実施例について図１〜図２を参照
して説明する。
して説明する。
【０００６】図１は本発明に係る情報処理装置の主要部
分の一実施例を示すブロック図であり、ＣＰＵ１１は動
作クロックの立ち上がり、または立ち下がりに同期して
各種信号を出力する公知のもので、アドレス・データバ
スを介してＲＯＭ１５、ＲＡＭ１６、ハードディスクな
どの記憶装置１７、キーボードやプリンタなどの入出力
部１８、表示用ＶＲＡＭおよびＬＣＤなどの表示装置か
らなる表示部１９、などの各種デバイスに接続されてい
る。ＲＡＭ１６はＤＲＡＭやＳＲＡＭ等の一般的な読み
出し／書き込み可能な半導体メモリであり、ＲＯＭ１５
はマスクＲＯＭ等の読み出し専用の半導体メモリであ
る。
分の一実施例を示すブロック図であり、ＣＰＵ１１は動
作クロックの立ち上がり、または立ち下がりに同期して
各種信号を出力する公知のもので、アドレス・データバ
スを介してＲＯＭ１５、ＲＡＭ１６、ハードディスクな
どの記憶装置１７、キーボードやプリンタなどの入出力
部１８、表示用ＶＲＡＭおよびＬＣＤなどの表示装置か
らなる表示部１９、などの各種デバイスに接続されてい
る。ＲＡＭ１６はＤＲＡＭやＳＲＡＭ等の一般的な読み
出し／書き込み可能な半導体メモリであり、ＲＯＭ１５
はマスクＲＯＭ等の読み出し専用の半導体メモリであ
る。
【０００７】動作検出部２０は、ＣＰＵ１１に接続さ
れ、ＣＰＵの動作コマンドからＣＰＵ１１の動作状態を
検出し（ステップ２０２）、予め定られた対応表によっ
て各動作状態に対するクロック周波数と、各種デバイス
への供給電圧の選択信号を出力する（ステップ２０
３）。
れ、ＣＰＵの動作コマンドからＣＰＵ１１の動作状態を
検出し（ステップ２０２）、予め定られた対応表によっ
て各動作状態に対するクロック周波数と、各種デバイス
への供給電圧の選択信号を出力する（ステップ２０
３）。
【０００８】クロック回路１２は、動作検出部２０から
のクロック周波数選択信号を受けて、対応すクロック周
波数のクロック信号をＣＰＵ１１に供給する（ステップ
２０４）。
のクロック周波数選択信号を受けて、対応すクロック周
波数のクロック信号をＣＰＵ１１に供給する（ステップ
２０４）。
【０００９】電圧分配器１４は、動作検出部２０からの
電圧選択信号を受けて、電源部１３からの各種電圧を選
択して、各種デバイス（１５〜１９）にそれぞれ供給す
る（ステップ２０５）。
電圧選択信号を受けて、電源部１３からの各種電圧を選
択して、各種デバイス（１５〜１９）にそれぞれ供給す
る（ステップ２０５）。
【００１０】各種デバイス（１５〜１９）にそれぞれ供
給される電圧は可変しなくてもよいし、一部、あるいは
全部を可変しても構わない。
給される電圧は可変しなくてもよいし、一部、あるいは
全部を可変しても構わない。
【００１１】クロック回路１２は、ＣＰＵ１１の最高動
作速度の２倍のクロック周波数を出力する水晶発振器を
含み、これを内部で分周している。
作速度の２倍のクロック周波数を出力する水晶発振器を
含み、これを内部で分周している。
【００１２】
【発明の効果】本発明によれば、ソフトウエアの命令に
よってＣＰＵの動作速度を制御するとともに各種デバイ
スへの供給電圧制御することが出来るので、情報処理装
置の消費電力を節減効果を発揮する。
よってＣＰＵの動作速度を制御するとともに各種デバイ
スへの供給電圧制御することが出来るので、情報処理装
置の消費電力を節減効果を発揮する。
【図１】本発明の一実施例による情報処理装置の主たる
ブロック図である。
ブロック図である。
【図２】本発明の情報処理装置の動作を説明するフロー
図である。
図である。
１１ ＣＰＵ １２ クロック回路 １３ 電源部 １４ 電圧分配部 １５ ＲＯＭ １６ ＲＡＭ １７ 記憶装置 １８ 入出力部 １９ 表示部 ２０ 動作検出部
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 6741−5Ｌ Ｇ１１Ｃ 11/34 Ａ
Claims (1)
- 【請求項１】 状態によって異なる周波数で供給される
クロック信号で動作するＣＰＵと、ＲＯＭおよびＲＡＭ
を搭載した情報処理装置において、 前記ＣＰＵに供給されるクロック信号の周波数に対応し
て、前記ＣＰＵとＲＯＭおよびＲＡＭへの供給電圧を一
部あるいは全部を可変する手段を含むことを特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136722A JPH05333976A (ja) | 1992-05-28 | 1992-05-28 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4136722A JPH05333976A (ja) | 1992-05-28 | 1992-05-28 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05333976A true JPH05333976A (ja) | 1993-12-17 |
Family
ID=15181970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4136722A Pending JPH05333976A (ja) | 1992-05-28 | 1992-05-28 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05333976A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002312058A (ja) * | 2001-04-11 | 2002-10-25 | Mitsubishi Electric Corp | 半導体集積回路 |
| US7129985B1 (en) | 1998-11-24 | 2006-10-31 | Canon Kabushiki Kaisha | Image sensing apparatus arranged on a single substrate |
-
1992
- 1992-05-28 JP JP4136722A patent/JPH05333976A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7129985B1 (en) | 1998-11-24 | 2006-10-31 | Canon Kabushiki Kaisha | Image sensing apparatus arranged on a single substrate |
| JP2002312058A (ja) * | 2001-04-11 | 2002-10-25 | Mitsubishi Electric Corp | 半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930008258B1 (ko) | 기억장치의 전원 공급을 제어하는 제어장치를 구비한 컴퓨터 시스템 | |
| US7581129B2 (en) | Dynamic power control for reduced voltage level of graphics controller component of memory controller based on its degree of idleness | |
| US5664203A (en) | Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer | |
| TW211606B (en) | Power saving control system for computer system with feature of selective initiation of power saving control | |
| US5548765A (en) | Power saving display subsystem for portable computers | |
| KR920001302A (ko) | 배터리 구동식 퍼스널 컴퓨터 | |
| KR900006842A (ko) | 컴퓨터 시스템의 전력소모 감소장치 | |
| JPH1165719A (ja) | コンピュータおよび画像表示方法 | |
| US5768604A (en) | Power saving computer system and method with power saving state inhibiting | |
| JPH0997128A (ja) | 情報処理システム | |
| EP0481508B1 (en) | Back-up/restore information processing system | |
| US7254729B2 (en) | Processing system and memory module having frequency selective memory | |
| JPH05333976A (ja) | 情報処理装置 | |
| JPH06289953A (ja) | 着脱型情報処理装置 | |
| JPH0683501A (ja) | 表示装置の電力制御方式 | |
| JPH10240391A (ja) | 携帯型ドキュメント表示／処理装置及び同装置に適用されるパワー管理制御方法 | |
| US20040233772A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JP3411396B2 (ja) | コンピュータシステム | |
| JP2003308138A (ja) | 電子機器および電子機器の駆動制御方法 | |
| JP3058070B2 (ja) | 情報処理装置 | |
| JP3047534B2 (ja) | 電力低消費システム | |
| JPH0566866A (ja) | 情報処理装置 | |
| US20040240307A1 (en) | Semiconductor device, semiconductor circuit, electronic equipment, and method of controlling clock-supply | |
| JPH09138720A (ja) | 表示制御装置 | |
| JP2726558B2 (ja) | パーソナルコンピュータ |