JP2018036795A - メモリシステム - Google Patents
メモリシステム Download PDFInfo
- Publication number
- JP2018036795A JP2018036795A JP2016168443A JP2016168443A JP2018036795A JP 2018036795 A JP2018036795 A JP 2018036795A JP 2016168443 A JP2016168443 A JP 2016168443A JP 2016168443 A JP2016168443 A JP 2016168443A JP 2018036795 A JP2018036795 A JP 2018036795A
- Authority
- JP
- Japan
- Prior art keywords
- power consumption
- memory
- memory system
- calculation unit
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3268—Power saving in hard disk drive
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】メモリシステムは、ホストに接続可能である。メモリシステムは、不揮発性の第1メモリと、算出部と、を備える。算出部は、ホストからアクセスパターンおよびスループットが通知される。算出部は、予測消費電力を少なくとも通知されたアクセスパターンおよびスループットと容量情報とに基づいて算出する。予測消費電力は、通知されたアクセスパターンによるアクセスを通知されたスループットで処理するための消費電力である。容量情報は、第1メモリのうちのユーザデータの記憶に利用可能な全記憶容量と表記容量との関係を示す指標である。
【選択図】図9
Description
図1は、第1の実施形態に係るメモリシステムの構成例を示す図である。メモリシステム1は、ホスト2および電源装置3に接続されている。電源装置3は、メモリシステム1に電力を供給する。メモリシステム1は、電源装置3から供給される電力によって駆動される。ホスト2はコンピュータである。コンピュータは、例えば、パーソナルコンピュータ、ポータブルコンピュータ、携帯通信機器、またはサーバを含む。メモリシステム1は、ホスト2に接続されている。メモリシステム1とホスト2とを接続する通信路のインタフェース規格としては任意の規格が採用可能である。ホスト2は、メモリシステム1に、アクセスコマンドを送信することができる。また、ホスト2は、メモリシステム1に対してアクセス予告の通知(以降、予告通知と表記)を送信することができる。また、ホスト2は、メモリシステム1に対し、許容される最大の消費電力を設定することができる。許容される最大の消費電力を、許容消費電力と表記する。
(1)メモリシステム1とホスト2との間で情報処理を行う部品またはプログラム
(2)コントローラ10とNANDメモリ11との間で情報処理を行う部品またはプログラム
(3)コントローラ10内で情報処理を行う部品またはプログラム
(4)NANDメモリ11内で情報処理を行う部品またはプログラム
図14は、メモリシステム1の実装例を示す図である。メモリシステム1は、例えばサーバシステム1000に実装される。サーバシステム1000は、ディスクアレイ2000とラックマウントサーバ3000とが通信インタフェース4000によって接続されて構成される。通信インタフェース4000の規格としては任意の規格が採用可能である。ラックマウントサーバ3000は、サーバラックを備え、サーバラックに1以上のホスト2がマウントされる。また、ディスクアレイ2000は、サーバラックを備え、サーバラックに1以上のメモリシステム1がマウントされる。なお、ディスクアレイ2000のサーバラックにHDDなど他のユニットがマウントされてもよい。ディスクアレイ2000は、電源装置3を備える。電源装置3からの電力は、ディスクアレイ2000にマウントされた各ユニットに、図示しないバックプレーンを介して供給される。なお、ディスクアレイ2000に複数のメモリシステム1が具備される場合、当該複数のメモリシステム1はRAIDを構成してもよい。
Claims (15)
- ホストに接続可能なメモリシステムであって、
不揮発性の第1メモリと、
前記ホストからアクセスパターンおよびスループットが通知され、予測消費電力を少なくとも前記通知されたアクセスパターンおよびスループットと容量情報とに基づいて算出する算出部と、
を備え、
前記予測消費電力は、前記通知されたアクセスパターンによるアクセスを前記通知されたスループットで処理するための消費電力であり、
前記容量情報は、前記第1メモリのうちのユーザデータの記憶に利用可能な全記憶容量と表記容量との関係を示す指標である、
ことを特徴とするメモリシステム。 - 温度センサをさらに備え、
前記算出部は、さらに前記温度センサの検出値に基づいて前記予測消費電力を算出する、
ことを特徴とする請求項1に記載のメモリシステム。 - データを一時的に記憶する揮発性の第2メモリをさらに備え、
前記算出部は、前記温度センサの検出値から前記第2メモリのジャンクション温度を算出し、前記第2メモリのジャンクション温度に基づいて前記予測消費電力を算出する、
ことを特徴とする請求項2に記載のメモリシステム。 - 前記第1メモリに書き込まれるユーザデータを符号化する符号化部をさらに備え、
前記算出部は、さらに符号化情報に基づいて前記予測消費電力を算出し、
前記符号化情報は、符号化前のユーザデータのサイズと符号化後のユーザデータのサイズとの関係を示す指標である、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記第1メモリに単位サイズのデータを書き込ませるライトコマンドを前記第1メモリに送信するコントローラをさらに備え、
前記算出部は、さらにライトコマンド実行時間に基づいて前記予測消費電力を算出し、
前記ライトコマンド実行時間は、前記第1メモリが前記ライトコマンドの実行に費やす時間である、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記算出部は、さらに疲弊情報に基づいて前記予測消費電力を算出し、
前記疲弊情報は前記第1メモリの疲弊の進行状況を示す指標である、
ことを特徴とする請求項1に記載のメモリシステム。 - 対応情報を記憶する第3メモリをさらに備え、
前記対応情報は少なくともアクセスパターン、スループット、および消費電力の間の関係を記録した情報であり、
前記算出部は、前記対応情報を用いることによって前記予測消費電力を算出する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記対応情報は、前記メモリシステムの製造時に前記メモリシステムに対する測定に基づいて生成される、
ことを特徴とする請求項7に記載のメモリシステム。 - 前記アクセスパターンは、リードとライトとの比率、または、前記ホストが前記メモリシステムにマッピングするアドレス空間内におけるアクセス位置の連続性、である、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記算出部は、許容消費電力で実行可能なスループットを算出する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記算出部は、前記許容消費電力を前記ホストから受信する、
ことを特徴とする請求項10に記載のメモリシステム。 - 前記算出部は、前記ホストからアクセスパターンおよびスループットが通知され、前記通知されたアクセスパターンおよびスループットに基づいて前記予測消費電力を算出し、前記算出した予測消費電力を前記ホストに通知する、
ことを特徴とする請求項1に記載のメモリシステム。 - 前記算出部は、前記算出した予測消費電力を前記ホストに通知した後、前記ホストから許容消費電力が通知され、前記通知された許容消費電力で実行可能なスループットを算出する、
ことを特徴とする請求項12に記載のメモリシステム。 - 前記算出されたスループットで動作する請求項13に記載のメモリシステム。
- ホストに接続可能なメモリシステムであって、
不揮発性の第1メモリと、
前記ホストからスループットが通知され、前記通知されたスループットを実現するための消費電力を前記第1メモリのうちのユーザデータの記憶に利用可能な全記憶容量と表記容量との関係を示す指標である容量情報に基づいて算出する算出部と、
を備える、
ことを特徴とするメモリシステム。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016168443A JP6529941B2 (ja) | 2016-08-30 | 2016-08-30 | メモリシステム |
US15/691,667 US10754560B2 (en) | 2016-08-30 | 2017-08-30 | Predicting and controlling power consumption for a storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016168443A JP6529941B2 (ja) | 2016-08-30 | 2016-08-30 | メモリシステム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019089053A Division JP6751177B2 (ja) | 2019-05-09 | 2019-05-09 | メモリシステムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018036795A true JP2018036795A (ja) | 2018-03-08 |
JP6529941B2 JP6529941B2 (ja) | 2019-06-12 |
Family
ID=61242609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016168443A Active JP6529941B2 (ja) | 2016-08-30 | 2016-08-30 | メモリシステム |
Country Status (2)
Country | Link |
---|---|
US (1) | US10754560B2 (ja) |
JP (1) | JP6529941B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021121901A (ja) * | 2020-01-31 | 2021-08-26 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102608731B1 (ko) * | 2016-05-13 | 2023-12-04 | 에스케이하이닉스 주식회사 | 뱅크 인터리빙 제어 장치 및 이를 포함하는 반도체 장치 |
KR20180093152A (ko) * | 2017-02-09 | 2018-08-21 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
US10514745B2 (en) * | 2017-09-29 | 2019-12-24 | Intel Corporation | Techniques to predict memory bandwidth demand for a memory device |
US10534545B2 (en) * | 2017-12-20 | 2020-01-14 | International Business Machines Corporation | Three-dimensional stacked memory optimizations for latency and power |
JP2019159802A (ja) * | 2018-03-13 | 2019-09-19 | 東芝メモリ株式会社 | 記憶装置の電力制御方法および記憶装置 |
US10552316B2 (en) * | 2018-06-29 | 2020-02-04 | Micron Technology, Inc. | Controlling NAND operation latency |
KR20200057331A (ko) * | 2018-11-16 | 2020-05-26 | 에스케이하이닉스 주식회사 | 메모리 시스템 및 그것의 동작방법 |
KR20210004611A (ko) * | 2019-07-05 | 2021-01-13 | 에스케이하이닉스 주식회사 | 메모리 인터페이스, 이를 포함하는 데이터 저장 장치 및 그 동작 방법 |
US11789878B2 (en) * | 2019-12-19 | 2023-10-17 | Intel Corporation | Adaptive fabric allocation for local and remote emerging memories based prediction schemes |
KR20210127026A (ko) * | 2020-04-13 | 2021-10-21 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
US11971772B2 (en) | 2021-08-31 | 2024-04-30 | Micron Technology, Inc. | Unified sequencer concurrency controller for a memory sub-system |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195569A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶装置 |
WO2012001917A1 (ja) * | 2010-06-29 | 2012-01-05 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
JP2014225197A (ja) * | 2013-05-17 | 2014-12-04 | 学校法人 中央大学 | データ記憶システムおよびその制御方法 |
JP2016212580A (ja) * | 2015-05-07 | 2016-12-15 | 富士通株式会社 | 半導体記憶装置、半導体記憶装置の制御方法および制御プログラム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6090151A (en) | 1997-07-01 | 2000-07-18 | Motorola, Inc. | Electronic device parameter estimator and method therefor |
JP3682188B2 (ja) | 1999-09-17 | 2005-08-10 | 株式会社東芝 | メモリ回路の設計装置及びメモリ回路の設計方法 |
US8245060B2 (en) | 2009-10-15 | 2012-08-14 | Microsoft Corporation | Memory object relocation for power savings |
US8555095B2 (en) | 2010-07-26 | 2013-10-08 | Apple Inc. | Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption |
US9088951B2 (en) * | 2011-05-25 | 2015-07-21 | Qualcomm Incorporated | Dynamic feature-aware power management |
US9251055B2 (en) | 2012-02-23 | 2016-02-02 | Kabushiki Kaisha Toshiba | Memory system and control method of memory system |
US9075538B2 (en) * | 2013-06-24 | 2015-07-07 | Seagate Technology Llc | Performance and power management for rotating data storage device |
US9846541B2 (en) * | 2014-12-11 | 2017-12-19 | Toshiba Memory Corporation | Memory system for controlling perforamce by adjusting amount of parallel operations |
US9711232B2 (en) * | 2015-09-22 | 2017-07-18 | Samsung Electronics Co., Ltd. | Dynamic non-volatile memory operation scheduling for controlling power consumption of solid-state drives |
-
2016
- 2016-08-30 JP JP2016168443A patent/JP6529941B2/ja active Active
-
2017
- 2017-08-30 US US15/691,667 patent/US10754560B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006195569A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶装置 |
WO2012001917A1 (ja) * | 2010-06-29 | 2012-01-05 | パナソニック株式会社 | 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置 |
JP2014225197A (ja) * | 2013-05-17 | 2014-12-04 | 学校法人 中央大学 | データ記憶システムおよびその制御方法 |
JP2016212580A (ja) * | 2015-05-07 | 2016-12-15 | 富士通株式会社 | 半導体記憶装置、半導体記憶装置の制御方法および制御プログラム |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021121901A (ja) * | 2020-01-31 | 2021-08-26 | キオクシア株式会社 | メモリシステムおよび制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20180059977A1 (en) | 2018-03-01 |
US10754560B2 (en) | 2020-08-25 |
JP6529941B2 (ja) | 2019-06-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6529941B2 (ja) | メモリシステム | |
US9846541B2 (en) | Memory system for controlling perforamce by adjusting amount of parallel operations | |
US11055215B2 (en) | Memory system and control method for garbage collection in a memory system | |
US9417961B2 (en) | Resource allocation and deallocation for power management in devices | |
US9298534B2 (en) | Memory system and constructing method of logical block | |
US20220413738A1 (en) | Apparatus and method for performing garbage collection in a memory system | |
US20160210060A1 (en) | Dynamic resource allocation within storage devices | |
US10997094B2 (en) | Apparatus and method for improving input/output throughput of a memory system | |
WO2014141411A1 (ja) | ストレージシステムおよびストレージシステム制御方法 | |
CN106469126B (zh) | 处理io请求的方法及其存储控制器 | |
US11288015B2 (en) | Memory system for accurately predicting power required for sequential command operations performed in memory device, and operation method thereof | |
US11327659B2 (en) | Apparatus and method for improving input/output throughput of memory system | |
KR20210112548A (ko) | 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법 | |
US20210026733A1 (en) | Memory system, data processing system and operation method of the same | |
KR20210124705A (ko) | 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법 | |
KR20170086840A (ko) | 데이터 저장 장치 및 그것의 동작 방법 | |
JP2012058770A (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
US11262950B2 (en) | Memory system for adjusting difference between operation time points in sequential command operations performed in memory device, and operation method thereof | |
JP6751177B2 (ja) | メモリシステムの制御方法 | |
US11567667B2 (en) | Apparatus and method for improving input/output throughput of memory system | |
US11429282B2 (en) | Apparatus and method for improving Input/Output throughput of memory system | |
KR20210114718A (ko) | 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법 | |
US11379378B2 (en) | Apparatus and method for improving input and output throughput of memory system | |
US20240061589A1 (en) | Code rate as function of logical saturation | |
US11004485B2 (en) | Apparatus and method for improving input/output throughput of memory system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181004 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190515 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6529941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |