JP2021121901A - メモリシステムおよび制御方法 - Google Patents

Abstract

【課題】 不揮発性メモリの寿命を延ばすことができるメモリシステムを実現する。【解決手段】 実施形態によれば、メモリシステムは、複数のブロックを含む不揮発性メモリと、不揮発性メモリを制御するコントローラとを具備する。コントローラは、第１期間における不揮発性メモリへの書き込み量を取得する。コントローラは、第１期間における不揮発性メモリへの書き込みの想定量を算出する。コントローラは、書き込み量が想定量よりも第１閾値以上多い場合、不揮発性メモリへのデータの書き込みに用いられる１つ以上のパラメータを変更する。【選択図】 図１

Description

本発明の実施形態は、不揮発性メモリを備えるメモリシステム及びその制御方法に関する。

近年、不揮発性メモリを備えるメモリシステムが広く普及している。
このようなメモリシステムの１つとして、ＮＡＮＤ型フラッシュメモリを備えるソリッドステートドライブ（ＳＳＤ）が知られている。ＳＳＤは、様々なコンピューティングデバイスのメインストレージとして使用されている。

ＮＡＮＤ型フラッシュメモリは書き込みのたびに疲弊が進む。そのため、ＮＡＮＤ型フラッシュメモリへの書き込み量は、その寿命に大きく影響する。ＳＳＤの書き換え耐性を定量的に示す指標として、Ｄｒｉｖｅ Ｗｒｉｔｅｓ Ｐｅｒ Ｄａｙ（ＤＷＰＤ）がある。ＤＷＰＤはＳＳＤの動作保証期間において、１日当たりに何回、全容量を書き換えられるかを表す。つまり、ＳＳＤは、その全容量にＤＷＰＤを乗算して得られるデータ量の書き込みを、動作保証期間中に毎日実行することが保証される。

ＳＳＤでは、ホストからの要求に応じてＮＡＮＤ型フラッシュメモリにデータを書き込む処理（すなわちホストライト）だけでなく、バックグラウンドで書き込み処理を含む様々な処理が行われている。このようなバックグラウンドの処理には、寿命を延ばすためにＮＡＮＤ型フラッシュメモリの疲弊を平準化するウェアレベリングやガベージコレクション（ＧＣ）、データ保全のためのリフレッシュ、システムデータの管理等が含まれる。

しかし、バックグラウンドの処理によって過剰な書き込みが発生した場合、ＮＡＮＤ型フラッシュメモリの疲弊が加速して、ＳＳＤが動作保証期間よりも早期に故障する可能性がある。

米国特許第１０３２４８３３号明細書 米国特許第１０３４６０３９号明細書

本発明が解決しようとする課題は、不揮発性メモリの寿命を延ばすことができるメモリシステムおよび制御方法を提供することである。

実施形態によれば、メモリシステムは、複数のブロックを含む不揮発性メモリと、不揮発性メモリを制御するコントローラとを具備する。コントローラは、第１期間における不揮発性メモリへの書き込み量を取得する。コントローラは、第１期間における不揮発性メモリへの書き込みの想定量を算出する。コントローラは、書き込み量が想定量よりも第１閾値以上多い場合、不揮発性メモリへのデータの書き込みに用いられる１つ以上のパラメータを変更する。

実施形態に係るメモリシステムの構成を示すブロック図。 実施形態のメモリシステムにおけるＮＡＮＤ型フラッシュメモリダイの一構成例を示す図。 実施形態のメモリシステムにおいてＮＡＮＤ型フラッシュメモリに関して管理される論理ブロックの一構成例を示す図。 実施形態のメモリシステムにおいて算出されるギア比の一例を示す図。 実施形態のメモリシステムにおいて実行される書き込み監視処理の手順の例を示すフローチャート。 実施形態のメモリシステムにおいて実行される想定書き込み量算出処理の手順の例を示すフローチャート。 実施形態のメモリシステムにおいて実行される過剰書き込み判定処理の手順の例を示すフローチャート。 実施形態のメモリシステムにおいて実行される再設定処理の手順の例を示すフローチャート。 実施形態のメモリシステムにおいて実行される再設定処理の手順の別の例を示すフローチャート。

以下、実施の形態について図面を参照して説明する。

図１は、本実施形態に係るメモリシステムを含む情報処理システム１の一構成例を示すブロック図である。情報処理システム１は、ホスト装置２（以下、ホスト２と称する）と、メモリシステム３の一例であるＳＳＤ３と、を含む。

メモリシステム３は、ＮＡＮＤ型フラッシュメモリ５（以下、ＮＡＮＤメモリ５と称する）のような不揮発性メモリにデータを書き込み、不揮発性メモリからデータを読み出すように構成され、半導体ストレージデバイス、又はストレージデバイスとも称される。以下では、メモリシステム３は、例えばＮＡＮＤメモリ５を備えるソリッドステートドライブ（ＳＳＤ）３として実現される場合について例示する。メモリシステム３は、ＳＳＤ３でなく、ＵＦＳ又はメモリカードなどの記憶装置として実現されてもよい。

ホスト２は、大量且つ多様なデータをＳＳＤ３に保存するストレージサーバであってもよいし、パーソナルコンピュータであってもよい。

ＳＳＤ３は、ホスト２のストレージとして使用され得る。ＳＳＤ３はホスト２に内蔵されてもよいし、ホスト２にケーブルまたはネットワークを介して接続されてもよい。

ホスト２とＳＳＤ３とを接続するためのインタフェースは、ＳＣＳＩ、Ｓｅｒｉａｌ Ａｔｔａｃｈｅｄ ＳＣＳＩ（ＳＡＳ）、ＡＴＡ（ＡＴ Ａｔｔａｃｈｍｅｎｔ）、Ｓｅｒｉａｌ ＡＴＡ（ＳＡＴＡ）、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）（登録商標）、Ｅｔｈｅｒｎｅｔ（登録商標）、Ｆｉｂｒｅ ｃｈａｎｎｅｌ、ＮＶＭ Ｅｘｐｒｅｓｓ（ＮＶＭｅ）等に準拠する。

ＳＳＤ３は、メモリコントローラ４およびＮＡＮＤメモリ５を備える。メモリコントローラ４は、Ｓｙｓｔｅｍ−ｏｎ−ａ−ｃｈｉｐ（ＳｏＣ）のような半導体集積回路によって実現され得る。

ＳＳＤ３は、揮発性メモリであるランダムアクセスメモリ（ＲＡＭ）として、例えばシンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）６を備えていてもよい。あるいは、スタティックランダムアクセスメモリ（ＳＲＡＭ）のようなＲＡＭがメモリコントローラ４に内蔵されていてもよい。なお、ＳＤＲＡＭ６が、メモリコントローラ４に内蔵されていてもよい。

ＳＤＲＡＭ６等のＲＡＭには、例えば、ＮＡＮＤメモリ５からロードされるファームウェア（ＦＷ）２１の格納領域、論理物理アドレス変換テーブル２２のキャッシュ領域、ＮＡＮＤメモリ５に書き込むべきデータやＮＡＮＤメモリ５から読み出されたデータを一時的に記憶するバッファ領域が設けられる。以下では、このバッファ領域をデータバッファ２３と称する。

データバッファ２３は、ライトバッファ２３１、リードバッファ２３２、ガベージコレクション（ＧＣ）バッファ２３３、リフレッシュバッファ２３４、を含む。ライトバッファ２３１は、ホスト２によってＮＡＮＤメモリ５への書き込みが要求されたユーザデータを一時的に記憶する。ユーザデータは、例えば、ホスト２からライトコマンドに対応して受信され、ＮＡＮＤメモリ５に書き込むべきデータである。リードバッファ２３２は、ホスト２による要求に応じてＮＡＮＤメモリ５から読み出されたユーザデータを一時的に記憶する。ＧＣバッファ２３３は、ＧＣのためにＮＡＮＤメモリ５から読み出されたデータを一時的に記憶する。リフレッシュバッファ２３４は、リフレッシュのためにＮＡＮＤメモリ５から読み出されたデータを一時的に記憶する。

ＮＡＮＤメモリ５は複数の物理ブロックを含む。各物理ブロックは複数のページを含む。１つのブロックは最小の消去単位として機能する。物理ブロックは、消去ブロックと称されることもある。各ページは、同一ワード線に接続された複数のメモリセルを含む。１つのページは、データ書き込み動作およびデータ読み出し動作の単位である。なお、ワード線をデータ書き込み動作およびデータ読み出し動作の単位としてもよい。

各物理ブロックに対して許容できるプログラム／イレーズサイクル数には上限（最大Ｐ／Ｅサイクル数）がある。ある物理ブロックの１回のＰ／Ｅサイクルは、この物理ブロック内のすべてのメモリセルを消去状態にするための消去動作と、この物理ブロックのページそれぞれにデータを書き込む書き込み動作とを含む。

メモリコントローラ４は、ホストインタフェース（ホストＩ／Ｆ）１１、制御部１２、ＮＡＮＤインタフェース（ＮＡＮＤ Ｉ／Ｆ）１３、ＤＲＡＭインタフェース（ＤＲＡＭ Ｉ／Ｆ）１４、を含む。これらホストＩ／Ｆ１１、制御部１２、ＮＡＮＤ Ｉ／Ｆ１３、およびＤＲＡＭ Ｉ／Ｆ１４は、バス１０を介して相互接続され得る。

メモリコントローラ４は、ＮＡＮＤ Ｉ／Ｆ１３を介して、ＮＡＮＤメモリ５に電気的に接続されている。ＮＡＮＤ Ｉ／Ｆ１３は、ＮＡＮＤメモリ５を制御するように構成されたＮＡＮＤ制御回路として機能する。ＮＡＮＤ Ｉ／Ｆ１３は、Ｔｏｇｇｌｅ ＤＤＲ、Ｏｐｅｎ ＮＡＮＤ Ｆｌａｓｈ Ｉｎｔｅｒｆａｃｅ（ＯＮＦＩ）等のインタフェース規格に対応する。

ＮＡＮＤ Ｉ／Ｆ１３は、複数のＮＡＮＤコントローラ１３−０〜１３−１７を備え得る。複数のＮＡＮＤコントローラ１３−０〜１３−１７は、複数のチャネル（例えば１８個のチャネルＣｈ．０〜Ｃｈ．１７）をそれぞれ介して、ＮＡＮＤメモリ５内の複数のＮＡＮＤ型フラッシュメモリダイ（以下、ＮＡＮＤメモリダイと称する）＃０〜＃７１と通信し得る。複数のＮＡＮＤメモリダイ＃０〜＃７１が並列に駆動されることにより、ＮＡＮＤメモリ５に対するアクセスを広帯域化することができる。ＮＡＮＤメモリダイは、ＮＡＮＤ型フラッシュメモリチップや不揮発性メモリチップ等とも称される。

メモリコントローラ４は、ＮＡＮＤメモリ５を制御するように構成されたコントローラとして機能する。

メモリコントローラ４は、ＮＡＮＤメモリ５のデータ管理およびブロック管理を実行するように構成されたフラッシュトランスレーション層（ＦＴＬ）として機能してもよい。このＦＴＬによって実行されるデータ管理には、（１）論理アドレスそれぞれとＮＡＮＤメモリ５の物理アドレスそれぞれとの間の対応関係を示すマッピング情報の管理、（２）ページ単位のリード／ライト動作とブロック単位の消去（イレーズ）動作とを隠蔽するための処理、等が含まれる。論理アドレスは、ＳＳＤ３をアドレス指定するためにホスト２によって使用されるアドレスである。

論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングの管理は、論理物理アドレス変換テーブル２２を用いて実行される。メモリコントローラ４は、論理物理アドレス変換テーブル２２を使用して、論理アドレスそれぞれと物理アドレスそれぞれとの間のマッピングを特定のサイズ単位で管理する。ある論理アドレスに対応する物理アドレスは、この論理アドレスのデータが書き込まれたＮＡＮＤメモリ５内の物理記憶位置を示す。論理物理アドレス変換テーブル２２は、ＳＳＤ３の電源オン時にＮＡＮＤメモリ５からＳＤＲＡＭ６にロードされてもよい。論理物理アドレス変換テーブル２２は、例えばルックアップテーブル（ＬＵＴ）として実現される。以下では、論理物理アドレス変換テーブル２２を、ＬＵＴ２２とも称する。

１つのページへのデータ書き込みは、１回のＰ／Ｅサイクル当たり１回のみ可能である。このため、メモリコントローラ４は、ある論理アドレスに対応する更新データを、この論理アドレスに対応する以前のデータが格納されている物理記憶位置ではなく、別の物理記憶位置に書き込む。そして、メモリコントローラ４は、この論理アドレスをこの別の物理記憶位置に関連付けるようにＬＵＴ２２を更新することにより、以前のデータを無効化する。

ブロック管理には、不良ブロックの管理、ウェアレベリング、ＧＣ、リフレッシュ、等が含まれる。

ホストＩ／Ｆ１１は、ＳＳＤ３と、ＳＳＤ３の外部装置であるホスト２との通信を行うハードウェアインタフェースである。ホストＩ／Ｆ１１は、ホスト２から様々なコマンド、例えば、Ｉ／Ｏコマンド、各種制御コマンドを受信する回路として機能する。Ｉ／Ｏコマンドには、ライトコマンド、リードコマンドが含まれる。制御コマンドには、アンマップコマンド（トリムコマンド）、フォーマットコマンドが含まれる。フォーマットコマンドは、ＮＡＮＤメモリ５の記憶領域の状態を初期化するためのコマンドである。ホストＩ／Ｆ１１は、コマンドに応じた応答やデータをホスト２に送信する送信回路としても機能する。

ＤＲＡＭ Ｉ／Ｆ１４は、ＳＤＲＡＭ６のアクセスを制御するように構成されたＤＲＡＭ制御回路として機能する。ＳＤＲＡＭ６の記憶領域は、ＦＷ２１を格納するための領域や、ライトバッファ２３１やリードバッファ２３２等として利用されるバッファ領域に割り当てられる。

制御部１２は、ホストＩ／Ｆ１１、ＮＡＮＤ Ｉ／Ｆ１３、およびＤＲＡＭ Ｉ／Ｆ１４を制御するように構成されたプロセッサである。制御部１２は、ＳＤＲＡＭ６にロードされたＦＷ２１を実行することによって様々な処理を行う。つまり、ＦＷ２１は制御部１２の動作を制御するための制御プログラムである。制御部１２は、前述のＦＴＬの処理に加え、ホスト２からの様々なコマンドを処理するためのコマンド処理等を実行することができる。なお、ＦＴＬ処理およびコマンド処理の一部または全部は、メモリコントローラ４内の専用ハードウェアによって実行されてもよい。

制御部１２は、例えば、ブロック管理部１２１、書き込み／読み出し制御部１２２、ＧＣ制御部１２３、リフレッシュ制御部１２４、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、アンマップ処理部１２８、および書き込み量監視部１２９として機能し得る。制御部１２は、例えばＦＷ２１を実行することにより、これら各部として機能する。これら各部による複数の処理は複数のプロセッサで並列に実行されてもよいし、１つのプロセッサで複数の処理が時分割で実行されてもよい。さらに、複数の処理が複数のプロセッサそれぞれで、時分割で並列に実行されてもよい。

ブロック管理部１２１は、ＮＡＮＤメモリ５に含まれる複数の物理ブロックの内の一部の物理ブロックにより拡張的な管理単位であるブロックグループを構築し得る。また、ブロック管理部１２１は、物理ブロックおよびブロックグループに関する情報（以下、ブロック情報とも称する）の管理や、書き込み／読み出し制御部１２２、ＧＣ制御部１２３等のＮＡＮＤメモリ５への書き込みを制御する各部への物理ブロックまたはブロックグループの供給を行う。

ここで、図１に加えて、図２および図３を併せて参照して、ブロック管理部１２１によって管理されるブロックグループについて説明する。

図１に示すように、ＮＡＮＤメモリ５は、各々がメモリセルアレイと周辺回路とを備える複数のＮＡＮＤメモリダイ＃０〜＃７１を含む。メモリセルアレイは複数の物理ブロックを含み、不揮発にデータを記憶可能である。周辺回路はメモリセルアレイを制御する。個々のＮＡＮＤメモリダイは独立して動作可能である。つまり、個々のＮＡＮＤメモリダイは、並列動作単位として機能する。ＮＡＮＤメモリダイは、複数のチャネル（例えば１８個のチャネルＣｈ．０〜Ｃｈ．１７）の各々に同数ずつ（例えば１チャネル当たり４個ずつ）接続され得る。各チャネルＣｈ．０〜Ｃｈ．１７は、ＮＡＮＤ Ｉ／Ｆ１３内の複数のＮＡＮＤコントローラ１３−０〜１３−１７が各ＮＡＮＤメモリダイ＃０〜＃７１と通信するための通信線（すなわちメモリバス）を含む。

例えば１８個のチャネルＣｈ．０〜Ｃｈ．１７に対して、複数のバンクが並列に接続されてもよい。例えば４つのＢａｎｋ０〜３の例では、各バンクは、１８個のＮＡＮＤメモリダイで構成される。すなわち、ＮＡＮＤメモリダイ＃０〜＃１７がＢａｎｋ０を構成し、ＮＡＮＤメモリダイ＃１８〜＃３５がＢａｎｋ１を構成し、ＮＡＮＤメモリダイ＃３６〜＃５３がＢａｎｋ２を構成し、ＮＡＮＤメモリダイ＃５４〜＃７１がＢａｎｋ３を構成する。バンクは、複数のＮＡＮＤメモリダイをバンクインタリーブによって並列動作させるための単位として機能する。図１に示す構成例においては、１８個のチャネルＣｈ．０〜Ｃｈ．１７を介して４つのＢａｎｋ０〜３を使用するバンクインタリーブによって、最大で７２個のＮＡＮＤメモリダイ＃０〜＃７１を並列動作させることができる。

図２は、ＮＡＮＤメモリダイの一構成例を示す図である。

図２に示すように、ＮＡＮＤメモリダイは、各々が複数の物理ページを含む複数の物理ブロックを含む。以下、単に「ページ」とある場合は、物理ページを示す。データの書き込みおよびデータの読み出しは、ページ単位で行われる。一方、データの消去は、物理ブロック単位で行われる。データが書き込み済みであるページに対して、データの上書きは行われない。

そのため、メモリコントローラ４は、ある論理アドレスに対応するページ上のデータを更新する場合、新たなデータを別のページに書き込む。そして、メモリコントローラ４は、この論理アドレスをこの別のページに関連付けるようにＬＵＴ２２を更新することにより、元のページ上のデータを無効化する。なお、論理アドレスに関連付けられているデータであって、後にホスト２によってリードされる可能性があるデータは、有効データと称される。また、どの論理アドレスにも関連付けられていないデータであって、もはやホスト２からリードされる可能性がないデータは、無効データと称される。

図３は、ブロック管理部１２１によって管理されるブロックグループの一構成例を示す図である。

ブロック管理部１２１は、各々が複数の物理ブロックを含む複数のブロックグループを管理する。ＳＳＤ３においては、このブロックグループの単位でデータの消去が実行されてもよい。

ブロック管理部１２１は、例えば、ＮＡＮＤメモリダイ＃０〜＃７１から１つずつ物理ブロックを選択し、計７２個の物理ブロックを含むブロックグループを管理する。ＮＡＮＤ Ｉ／Ｆ１３は、１８個のチャネルｃｈ．０〜ｃｈ．１７を介した４つのバンクＢａｎｋ０〜３のバンクインタリーブによって、ＮＡＮＤメモリダイ＃０〜＃７１を並列動作させることができる。そのため、ＮＡＮＤ Ｉ／Ｆ１３は、例えば１つのブロックグループへのデータの書き込みを７２ページずつ実行できる。

なお、ブロック管理部１２１は、７２個よりも少ない数（例えば３６個や１８個等）のＮＡＮＤメモリダイから物理ブロックを１つずつ選択して、１つのブロックグループとして管理してもよい。１つのブロックグループを構成する複数の物理ブロックがそれぞれ選択されるＮＡＮＤメモリダイの組み合わせは、チャネルやバンクが異なるもの同士となることが好ましい。各ＮＡＮＤメモリダイがマルチプレーンとして、例えば２プレーンの構成を有している場合には、ブロック管理部１２１は、例えば、ＮＡＮＤメモリダイ＃０〜＃７１に対応する１４４個のプレーンから１つずつ物理ブロックを選択し、計１４４個の物理ブロックを含むブロックグループを管理してもよい。

ブロック管理部１２１は、制御部１２内の、ＮＡＮＤメモリ５への書き込みを行う各部（例えば、後述する書き込み／読み出し制御部１２２、ＧＣ制御部１２３、リフレッシュ制御部１２４、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８）に対して、ＮＡＮＤメモリ５内の物理ブロックまたはブロックグループを、書き込み先ブロックとして供給し得る。これら各部は、ブロック管理部１２１が供給したブロックにデータを書き込むことにより、ＮＡＮＤメモリ５へのデータの書き込みを行う。ブロック管理部１２１は、ブロック情報として、ブロックグループを構成する物理ブロック、各物理ブロックが使用されているかどうか、物理ブロックの総数、フリーブロックの数、各物理ブロックの有効クラスタ率、各物理ブロックがユーザデータとシステム管理データのいずれの格納に用いられているか、等を管理する。フリーブロックは、有効データを格納しておらず、消去（イレーズ）処理を経ることで新たなデータの書き込みに利用可能なブロックである。また、システム管理データは、例えばＬＵＴ２２である。有効クラスタ率については、後述する。

ブロック管理部１２１は、フリーブロックである物理ブロックに対してイレーズ処理を行うことで、その物理ブロックを再び書き込み先ブロックとして供給し得る。以下では、説明を分かりやすくするために、ブロック管理部１２１が物理ブロックを書き込み先ブロックとして供給する場合を例示する。

図１に戻り、制御部１２における各処理部の説明を続ける。

書き込み／読み出し制御部１２２は、ホスト２による要求に応じて、ＮＡＮＤメモリ５へのデータの書き込み、またはＮＡＮＤメモリ５からのデータの読み出しを実行する。より詳しくは、書き込み／読み出し制御部１２２は、ホスト２からホストＩ／Ｆ１１を介してライトコマンドを受信した場合、ＮＡＮＤメモリ５に書き込むべきユーザデータをホストＩ／Ｆ１１を介して受信し、受信したユーザデータをライトバッファ２３１に格納する。そして、書き込み／読み出し制御部１２２は、ライトバッファ２３１に格納されたユーザデータを、ＮＡＮＤ Ｉ／Ｆ１３を介してＮＡＮＤメモリ５に書き込む。ユーザデータが書き込まれる物理ブロックは、ブロック管理部１２１によってホストライト先ブロックとして供給された物理ブロックである。なお以下では、ホスト２による書き込み要求（例えばライトコマンド）に応じて、ＮＡＮＤメモリ５にユーザデータを書き込むことを、ホストライトとも称する。

また、書き込み／読み出し制御部１２２は、ホスト２からホストＩ／Ｆ１１を介してリードコマンドを受信した場合、ＬＵＴ２２を用いて、リードコマンドで指定された論理アドレスに対応する物理アドレスを特定する。そして、書き込み／読み出し制御部１２２は、ＮＡＮＤ Ｉ／Ｆ１３を介して、特定された物理アドレスからデータを読み出す。読み出されたデータは、リードバッファ２３２に格納される。書き込み／読み出し制御部１２２は、リードバッファ２３２に格納されたデータを、ホストＩ／Ｆ１１を介してホスト２に送信する。

ＧＣ制御部１２３は第１ＧＣ処理を実行する。第１ＧＣ処理は、ユーザデータを格納しているブロック（すなわちＧＣ元ブロック）を対象とするＧＣ処理である。

ＧＣ処理は、フリーブロックの確保を目的として、無効データが残存する領域を再利用するための処理である。物理ブロックは、書き込まれたデータの更新や削除によって、無効データが格納された状態になる。物理ブロックにおいて、不良ページを除くデータを記憶可能な領域（すなわち有効領域）に対する、有効データが格納された領域の割合は、有効クラスタ率、有効データ率等と称される。ＧＣ処理では、例えば有効クラスタ率が低い物理ブロックがＧＣ元ブロックとして用いられる。有効クラスタ率が低い物理ブロックに対してＧＣ処理を行うことにより、この物理ブロックがフリーブロックになる。フリーブロックは、有効データを格納していない物理ブロックである。フリーブロックである物理ブロックに対してイレーズ処理を行うことで、その物理ブロックは再び書き込み先ブロックとして供給され得る。

ＧＣ制御部１２３は第１ＧＣ処理を実行して、以下のように動作する。
まず、ＧＣ制御部１２３は、ブロック管理部１２１によって提供されるブロック情報を用いて、有効クラスタ率が低いブロックをＧＣ元ブロックとして選択する。ＧＣ制御部１２３は、ＧＣ元ブロックに格納されたデータの内の有効データを、ブロック管理部１２１によって供給されたＧＣ先ブロックにコピーする。その際、ＧＣ制御部１２３はＧＣバッファ２３３を利用してもよい。また、ブロック管理部１２１は、フリーブロックの１つに対してイレーズ処理を行って、ＧＣ制御部１２３にＧＣ先ブロックとして供給する。ＧＣ元ブロックに格納された有効データ全てが、ＧＣ先ブロックにコピーされたならば、そのＧＣ元ブロックはフリーブロックになる。なお以下では、第１ＧＣ処理によってＮＡＮＤメモリ５にデータを書き込むことを、ＧＣライトとも称する。

ここで、ＧＣ制御部１２３による第１ＧＣ処理の実行周期について説明する。

前述したように、ブロック管理部１２１は、少なくともブロックの総数およびフリーブロックの数をブロック情報として管理している。ＧＣ制御部１２３は、例えばブロックの総数に占めるフリーブロックの数またはその割合に基づき、フリーブロックの確保を目的とする第１ＧＣ処理の実行周期を制御する。より詳しくは、ＧＣ制御部１２３は、フリーブロックの数が少なくなる程、短い周期で第１ＧＣ処理を実行するように実行周期を調整する。

ＧＣ制御部１２３は、この実行周期を、書き込み／読み出し制御部１２２による、ホスト２からの要求に応じたデータの書き込み（すなわちホストライト）と、第１ＧＣ処理によるデータの書き込み（すなわちＧＣライト）と、の実行比率で調整する。つまり、ＧＣ制御部１２３は、ＧＣライトによってホストライトが許容範囲を超えて停滞しないように、第１ＧＣ処理の実行周期を調整する。

ホストライトとＧＣライトとの実行比率は、例えばギア比と称される。ここでは、ホストライトに対して、ＧＣライトの割合を高くすることを、ギア比を上げると称する。単位期間当たりのホストライトの回数をＡ、ＧＣライトの回数をＢとすると、ギア比はＡ：Ｂと表すことができる。この場合、ホストライトでＡ個のホスト書き込み先ブロックが消費される際、ＧＣライトではＢ個のＧＣ先ブロックが消費される。ＧＣ制御部１２３は、フリーブロックの数が少なくなる程、Ａの値に対してＢの値が大きくなるようにギア比を調整することで、第１ＧＣ処理の実行周期を調整する。

この場合、ＧＣ制御部１２３は、少なくともＡ＋Ｂ個またはその倍数のフリーブロックを作成するように第１ＧＣ処理を実行すればよい。

また、十分な数のフリーブロックが存在し、さらなる作成が不要である場合や、有効クラスタ率が低いブロックが存在せず、フリーブロックを効率的に作成することが期待できない場合等において、ＧＣ制御部１２３は第１ＧＣ処理を停止してもよい。

図４は、ＧＣ制御部１２３が算出するギア比の一例を示す図である。

図４において、縦軸はギア比を表し、横軸はＮＡＮＤメモリ５内に残存するデータの書き込み可能容量を表している。データの書き込み可能容量は、フリーブロックの数としてもよいし、ブロックよりも粒度を細かくして、空きページ（データを書き込み可能であるが未書き込みのページ）の数としてもよい。ここでは、フリーブロックの数をデータの書き込み可能容量として用いる例を説明する。

１００：Ｎ０のギア比は、１００回のホストライトに対して、Ｎ０回のＧＣライトが行われることを示す。また、１００：Ｎａのギア比、１００：Ｎｂのギア比、及び１００：Ｎｃのギア比は、それぞれ、１００回のホストライトに対して、Ｎａ回、Ｎｂ回、及びＮｃ回のＧＣライトが行われることを示す。なお、Ｎ０＜Ｎａ＜Ｎｂ＜Ｎｃである。

０：Ｘのギア比は、第１ＧＣ処理が緊急に必要な状態で、ホストライトを停止してＧＣライトを行うこと（すなわち、０回のホストライトに対してＸ回のＧＣライトが行われること）を示している。また、Ｙ：０のギア比は、ＧＣライトを停止してホストライトを行うこと（すなわち、Ｙ回のホストライトに対して０回のＧＣライトが行われること）を示している。

データの書き込み可能容量を表す横軸上のＴｈｒｅｓｈ＿０、Ｔｈｒｅｓｈ＿１、Ｔｈｒｅｓｈ＿２Ｌ、Ｔｈｒｅｓｈ＿２Ｈ、およびＴｈｒｅｓｈ＿３は、データの書き込み可能容量からギア比を導き出すために設けられる複数の閾値である。

例えば、データの書き込み可能容量がＴｈｒｅｓｈ＿３より大きい場合、ＧＣ制御部１２３は、Ｙ：０であるギア比を算出し、第１ＧＣ処理を停止する。データの書き込み可能容量がＴｈｒｅｓｈ＿０未満である場合、ＧＣ制御部１２３は、０：Ｘであるギア比を算出し、書き込み／読み出し制御部１２２はホストライトを停止する。すなわち、０：Ｘであるギア比は、ホストライトが停止され、優先的にＧＣライトを行う緊急状態のギア比である。

データの書き込み可能容量がＴｈｒｅｓｈ＿０以上であって、Ｔｈｒｅｓｈ＿１以下である場合、ＧＣ制御部１２３は、１００：Ｎｃであるギア比を算出する。この１００：Ｎｃのギア比は、前述した緊急状態のギア比を除いて、ホストライトに対するＧＣライトの比率が最大となるギア比であり、最大ギア比とも称される。つまり、最大ギア比は、ホストライトに対する、第１ＧＣ処理によるＧＣライトの最大の実行比率を示す。

ＧＣ制御部１２３は、データの書き込み可能容量に加えて、ＮＡＮＤメモリ５の余裕率（すなわちオーバープロビジョニング（ＯＰ））も用いて、最大ギア比を算出し得る。余裕率は、例えばブロック管理部１２１によって管理される。ブロック管理部１２１は余裕率を、例えば次式により算出する。
余裕率［％］＝（最大格納容量−表記容量−システム容量−無効化領域の容量）／表記容量×１００
最大格納容量は、ＮＡＮＤメモリ５が記憶可能な実装容量（物理容量）である。表記容量は、ユーザデータの格納のために利用可能な記憶容量である。システム容量は、システム管理データの格納のために利用可能な記憶容量である。無効化領域の容量は、不良ブロックのようなデータの格納に利用できなくなった領域の容量である。

最大格納容量から、表記容量、システム容量、および無効化領域の容量を引いた差を余裕容量と呼ぶ。表記容量に対する余裕容量の比率に１００を掛けることで、余裕率を算出できる。

１００：Ｎｃである最大ギア比において、Ｎｃは余裕率に応じて変動する。より詳しくは、余裕率が小さいほどＮｃは大きくなる。例えば、余裕率が１１０％以上であればＮｃ＝１００となり、余裕率が１００％であればＮｃ＝１１０となり、余裕率が５０％であればＮｃ＝２２０となり、余裕率が１０％であればＮｃ＝１１００となると云ったように、Ｎｃが変動する。

また、データの書き込み可能容量がＴｈｒｅｓｈ＿３である場合、ＧＣ制御部１２３は、１００：Ｎ０であるギア比を算出する。データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｈである場合、ＧＣ制御部１２３は、１００：Ｎａであるギア比を算出する。データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｌである場合、ＧＣ制御部１２３は、１００：Ｎｂであるギア比を算出する。

データの書き込み可能容量がＴｈｒｅｓｈ＿１より大きく、Ｔｈｒｅｓｈ＿２Ｌ未満である場合、ＧＣ制御部１２３は、データの書き込み可能容量がＴｈｒｅｓｈ＿１である場合のギア比（１００：Ｎｃ）と、データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｌである場合のギア比（１００：Ｎｂ）との線形補間により、現在のデータの書き込み可能容量に対応するギア比を算出する。データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｌより大きく、Ｔｈｒｅｓｈ＿２Ｈ未満である場合、ＧＣ制御部１２３は、データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｌである場合のギア比（１００：Ｎｂ）と、データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｈである場合のギア比（１００：Ｎａ）との線形補間により、現在のデータの書き込み可能容量に対応するギア比を算出する。データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｈより大きく、Ｔｈｒｅｓｈ＿３未満である場合、ＧＣ制御部１２３は、データの書き込み可能容量がＴｈｒｅｓｈ＿２Ｈである場合のギア比（１００：Ｎａ）と、データの書き込み可能容量がＴｈｒｅｓｈ＿３である場合のギア比（１００：Ｎ０）との線形補間により、現在のデータの書き込み可能容量に対応するギア比を算出する。

なおここでは、Ｔｈｒｅｓｈ＿１とＴｈｒｅｓｈ＿３との間に、２つの閾値（すなわちＴｈｒｅｓｈ＿２ＬとＴｈｒｅｓｈ＿２Ｈ）を設ける例を示したが、これは単なる一例であって、これに限らず、データの書き込み可能容量からギア比を導き出すための閾値の設定は、様々に変形することが可能である。例えば、Ｔｈｒｅｓｈ＿１とＴｈｒｅｓｈ＿３との間に３つ以上閾値が定義され得る。

このように、ＧＣ制御部１２３は、ＮＡＮＤメモリ５内に残存するデータの書き込み可能容量に基づいてギア比を算出する。また、ＧＣ制御部１２３はＮＡＮＤメモリ５内に残存するデータの書き込み可能容量と、余裕率とに基づいて、最大ギア比を算出し得る。ＧＣ制御部１２３は、例えばフリーブロック数が変動したことに応じて、ギア比の算出を実行する。ＧＣ制御部１２３は、特定の期間毎にギア比の算出を実行してもよい。ＧＣ制御部１２３は、フリーブロックの数、つまり、ＮＡＮＤメモリ５内に残存するデータの書き込み可能容量を、ブロック管理部１２１から取得する。ＧＣ制御部１２３は余裕率を、ブロック管理部１２１からさらに取得してもよい。

図１に戻り、制御部１２における各処理部の説明を続ける。

リフレッシュ制御部１２４は第１リフレッシュ処理を実行する。第１リフレッシュ処理は、ユーザデータを格納しているブロック（すなわちリフレッシュ元ブロック）を対象とするリフレッシュ処理である。リフレッシュ制御部１２４は、ユーザデータを保全することを目的とし、ＮＡＮＤメモリ５に対するリード動作またはライト動作のエラーに起因して、第１リフレッシュ処理を行う。より詳しくは、リフレッシュ制御部１２４は、リフレッシュが必要なブロックのブロック情報を管理し、その中からリフレッシュ元ブロックを選択して、第１リフレッシュ処理を行う。リフレッシュが必要なブロックは、データが書き込まれてから閾値以上の時間が経過したブロック、閾値以上の回数のリードエラーが発生したブロック、リード動作時に閾値以上のエラー訂正が実行されたブロック、エラー率（Ｂｉｔ Ｅｒｒｏｒ Ｒａｔｅ：ＢＥＲ）が閾値以上であるブロック、又はあるデータ量当たりのエラー数が閾値以上であるブロック、を含む。

リフレッシュ制御部１２４は第１リフレッシュ処理を実行して、以下のように動作する。
まず、リフレッシュ制御部１２４は、自身で管理するリフレッシュが必要なブロックのブロック情報を用いてリフレッシュ元ブロックを選択する。リフレッシュ制御部１２４は、リフレッシュ元ブロックに格納されたデータの内の有効データを、ブロック管理部１２１によって供給されたリフレッシュ先ブロックにコピーする。その際、リフレッシュ制御部１２４はリフレッシュバッファ２３４を利用してもよい。また、ブロック管理部１２１は、フリーブロックの１つに対してイレーズ処理を行って、リフレッシュ制御部１２４にリフレッシュ先ブロックとして供給する。リフレッシュ元ブロックに格納された有効データ全てが、リフレッシュ先ブロックにコピーされたならば、そのリフレッシュ元ブロックはフリーブロックになる。なお以下では、第１リフレッシュ処理によってＮＡＮＤメモリ５にデータを書き込むことを、リフレッシュライトとも称する。

ＬＵＴ書き込み制御部１２５は、ホストライト、ＧＣライト、およびリフレッシュライトの各々に応じてＬＵＴ２２を更新するために、ＬＵＴ２２のデータをＬＵＴ書き込み先ブロックに書き込む。ブロック管理部１２１は、フリーブロックの１つに対してイレーズ処理を行って、ＬＵＴ書き込み制御部１２５にＬＵＴ書き込み先ブロックとして供給する。ＬＵＴ２２のデータは、論理アドレスと物理アドレスのマッピングを示すデータである。

ＬＵＴ ＧＣ制御部１２６は第２ＧＣ処理を実行する。第２ＧＣ処理は、システム管理データを格納しているブロック（すなわちＧＣ元ブロック）を対象とするＧＣ処理である。以下では、このシステム管理データがＬＵＴ２２である場合を例示するが、実際の書き込み量と想定量とが異なり得る他のシステム管理データがさらに含まれていてもよい。なお、システム管理データを格納するために確保されているブロックを、ＬＵＴブロックとも称する。

ＬＵＴ ＧＣ制御部１２６は第２ＧＣ処理を実行して、以下のように動作する。
まず、ＬＵＴ ＧＣ制御部１２６は、ブロック管理部１２１によって提供されるブロック情報を用いて、システム管理データを格納しているＬＵＴブロックの内、最も先にイレーズされたＬＵＴブロック（すなわち、イレーズしてからの経過時間が最も長いＬＵＴブロック）、または有効クラスタ率が低いＬＵＴブロックを、ＬＵＴ ＧＣ元ブロックとして選択する。ＬＵＴ ＧＣ制御部１２６は、ＬＵＴ ＧＣ元ブロックに格納されたデータの内の有効データを、ブロック管理部１２１によって供給されたＬＵＴ ＧＣ先ブロックにコピーする。その際、ＬＵＴ ＧＣ制御部１２６は、割り当てられたＳＤＲＡＭ６内の領域をバッファ領域として利用してもよい。ブロック管理部１２１は、フリーブロックの１つに対してイレーズ処理を行って、ＬＵＴ ＧＣ制御部１２６にＬＵＴ ＧＣ先ブロックとして供給する。ＬＵＴ ＧＣ元ブロックに格納された有効データ全てが、ＬＵＴ ＧＣ先ブロックにコピーされたならば、そのＬＵＴ ＧＣ元ブロックはフリーブロックになる。なお以下では、第２ＧＣ処理によってＮＡＮＤメモリ５にデータを書き込むことを、ＬＵＴ ＧＣライトとも称する。

ＬＵＴ ＧＣ制御部１２６は、ＬＵＴギア比を算出し、第２ＧＣ処理の実行周期を調整し得る。第２ＧＣ処理は、ＬＵＴブロックのサイズが、装置容量ごとに決められた所定のサイズを超えないように制御するために行われる。ＬＵＴギア比は、ホスト２からの書き込み要求と、第１ＧＣ処理と、第１リフレッシュ処理とに応じたＬＵＴ書き込み制御部１２５によるシステム管理データの書き込みに対する、第２ＧＣ処理による書き込みの実行比率を示す。ＬＵＴ ＧＣ制御部１２６は、ＮＡＮＤメモリ５内の現在のＬＵＴブロックの数を、複数段階の閾値と比較することによって、ＬＵＴギア比を決定する。

ＬＵＴリフレッシュ制御部１２７は第２リフレッシュ処理を実行する。第２リフレッシュ処理は、システム管理データ（例えば、ここではＬＵＴ２２）を格納しているＬＵＴブロック（すなわちＬＵＴリフレッシュ元ブロック）を対象とするリフレッシュ処理である。ＬＵＴリフレッシュ制御部１２７は、システム管理データを保全することを目的とし、ＬＵＴブロックに対するリード動作またはライト動作のエラーに起因して、第２リフレッシュ処理を行う。ＬＵＴリフレッシュ制御部１２７は、リフレッシュ制御部１２４と同様にして、ＬＵＴブロックからＬＵＴリフレッシュ元ブロックを選択する。

ＬＵＴリフレッシュ制御部１２７は第２リフレッシュ処理を実行して、以下のように動作する。
まず、ＬＵＴリフレッシュ制御部１２７は、ブロック管理部１２１によって提供されるブロック情報を用いて、ＬＵＴリフレッシュ元ブロックを選択する。ＬＵＴリフレッシュ制御部１２７は、ＬＵＴリフレッシュ元ブロックに格納されたデータの内の有効データを、ブロック管理部１２１によって供給されたＬＵＴリフレッシュ先ブロックにコピーする。その際、ＬＵＴリフレッシュ制御部１２７は、割り当てられたＳＤＲＡＭ６内の領域をバッファ領域として利用してもよい。ブロック管理部１２１は、フリーブロックの１つに対してイレーズ処理を行って、ＬＵＴリフレッシュ制御部１２７にＬＵＴリフレッシュ先ブロックとして供給する。ＬＵＴリフレッシュ元ブロックに格納された有効データ全てが、ＬＵＴリフレッシュ先ブロックにコピーされたならば、そのＬＵＴリフレッシュ元ブロックはフリーブロックになる。なお以下では、第２リフレッシュ処理によってＮＡＮＤメモリ５にデータを書き込むことを、ＬＵＴリフレッシュライトとも称する。

アンマップ処理部１２８は、ホスト２からＮＡＮＤメモリ５に格納されているユーザデータを削除すること（すなわちアンマップ）が要求されたことに応じて、ＬＵＴ２２を更新するために、ＬＵＴ２２のデータをＬＵＴ書き込み先ブロックに書き込む。ブロック管理部１２１は、フリーブロックの１つに対してイレーズ処理を行って、アンマップ処理部１２８にＬＵＴ書き込み先ブロックとして供給する。アンマップ処理部１２８に対して供給されるＬＵＴ書き込み先ブロックは、ＬＵＴ書き込み制御部１２５に対して供給されるＬＵＴ書き込み先ブロックとは別のブロックであってもよい。

より詳しくは、アンマップ処理部１２８はホストＩ／Ｆ１１を介して、ホスト２から、例えばアンマップコマンドを受信する。受信したアンマップコマンドは、削除すべきユーザデータの論理アドレスを示す。アンマップ処理部１２８は、このアンマップコマンドに応じて、この論理アドレスがいずれの物理アドレスにも関連付けられていないことを示すように、ＬＵＴ２２を更新するためのデータをＬＵＴ書き込み先ブロックに書き込む。これにより、この論理アドレスに関連付けられたユーザデータが無効化される。なお以下では、アンマップの要求に応じてＮＡＮＤメモリ５にＬＵＴのデータを書き込むことを、アンマップライトとも称する。

書き込み量監視部１２９は、ある特定の期間におけるＮＡＮＤメモリ５への実際の書き込み量を取得する。また、書き込み量監視部１２９は、この特定の期間におけるＮＡＮＤメモリ５への書き込みの想定量を算出する。書き込み量監視部１２９は、書き込み量が想定量よりも第１閾値以上多い場合、ＮＡＮＤメモリ５が過剰な書き込み状態であると判断する。書き込み量監視部１２９は、過剰な書き込み状態であることを、ホストＩ／Ｆ１１に設けられる再設定制御部１１１に通知する。なお、再設定制御部１１１は制御部１２に設けられてもよい。

過剰な書き込み状態とは、例えば以下の（１）〜（４）の状態である。
（１）ホスト２によって要求された書き込み量に対して、ＮＡＮＤメモリ５の消費量が多い状態
（２）ホスト２によって要求された書き込み量に対して、必要以上にＧＣが実施される状態
（３）リフレッシュが必要なデータ量に対して、必要以上にリフレッシュが実施される状態
（４）ホスト２による書き込み要求、ＧＣ、リフレッシュに応じて発生するシステム管理データ（ＬＵＴ２２）の更新量に対して、システム管理データ用のＮＡＮＤメモリ５の消費量が多い状態
ＮＡＮＤメモリ５で過剰な書き込み状態が続いた場合、その疲弊が加速する。そのため、ＳＳＤ３が動作保証期間（例えば５年）よりも早期に故障する可能性がある。

再設定制御部１１１は、書き込み量監視部１２９から過剰な書き込み状態であることが通知された場合、制御部１２内の各部と連携して、ＮＡＮＤメモリ５へのデータの書き込みに用いられる１つ以上のパラメータを変更（再設定）する。その際、再設定制御部１１１は、メモリコントローラ４の少なくとも一部（ここでは制御部１２）を再起動してもよい。制御部１２は再起動されることに応じて、それら１つ以上のパラメータを変更する。

また、再設定制御部１１１は、書き込み量監視部１２９から過剰な書き込み状態であることが通知され、ＮＡＮＤメモリ５に対する不要なフラッシュ処理が発生している場合、制御部１２内の各部と連携して、不要なフラッシュ処理を停止させる。フラッシュ処理は、書き込み先ブロックに対して書き込むデータが書き込み単位を満たさない場合に、書き込み単位となるように無効データを追加して書き込む処理である。不要なフラッシュ処理は、例えば特定の容量を超えて無効データを書き込み続けるフラッシュ処理である。この特定の容量は、論理ページに相当する容量、物理ブロックに相当する容量、ブロックグループに相当する容量、等である。またこの場合、再設定制御部１１１はメモリコントローラ４の少なくとも一部（ここでは制御部１２）を再起動してもよい。制御部１２は再起動されることに応じて、不要なフラッシュ処理を停止させる。

以下では、特定の期間に関する、実際の書き込み量の取得、書き込みの想定量の算出、並びに過剰な書き込み状態の検出および対処について、それぞれ具体的に説明する。なお、この特定の期間が第１期間である場合を例示する。

（実際の書き込み量の取得）
書き込み量監視部１２９は、書き込み／読み出し制御部１２２、ＧＣ制御部１２３、リフレッシュ制御部１２４、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８とそれぞれ連携して、これら各部１２２〜１２８が第１期間内にＮＡＮＤメモリ５に実際に書き込んだデータ量を取得する。各部１２２〜１２８によるＮＡＮＤメモリ５に実際に書き込むデータは、フラッシュ処理によって書き込まれる無効データを含む。

より詳しくは、書き込み／読み出し制御部１２２は、ホスト２からの要求（例えばライトコマンド）に応じて、ＮＡＮＤメモリ５に書き込んだデータの累計量（以下、ホストライト累計量と称する）を計測する。書き込み量監視部１２９は、第１期間に対応する特定の期間毎に（すなわち特定の周期で）、書き込み／読み出し制御部１２２によって計測されたホストライト累計量を取得する。そして、書き込み量監視部１２９は、今回取得したホストライト累計量から前回取得したホストライト累計量を減算して得られるデータ量を、第１期間のホストライト量として取得する。

ＧＣ制御部１２３は、ユーザデータを格納しているブロックを対象とする第１ＧＣ処理によって、ＮＡＮＤメモリ５に書き込んだデータの累計量（以下、ＧＣライト累計量と称する）を計測する。書き込み量監視部１２９は、特定の期間毎に、ＧＣ制御部１２３によって計測されたＧＣライト累計量を取得する。そして、書き込み量監視部１２９は、今回取得したＧＣライト累計量から前回取得したＧＣライト累計量を減算して得られるデータ量を、第１期間のＧＣライト量として取得する。

リフレッシュ制御部１２４は、ユーザデータを格納しているブロックを対象とする第１リフレッシュ処理によって、ＮＡＮＤメモリ５に書き込んだデータの累計量（以下、リフレッシュライト累計量と称する）を計測する。書き込み量監視部１２９は、特定の期間毎に、リフレッシュ制御部１２４によって計測されたリフレッシュライト累計量を取得する。そして、書き込み量監視部１２９は、今回取得したリフレッシュライト累計量から前回取得したリフレッシュライト累計量を減算して得られるデータ量を、第１期間のリフレッシュライト量として取得する。

ＬＵＴ書き込み制御部１２５は、書き込み／読み出し制御部１２２によるホストライト、ＧＣ制御部１２３によるＧＣライト、およびリフレッシュ制御部１２４によるリフレッシュライトに応じて、ＮＡＮＤメモリ５に書き込んだシステム管理データの累計量を計測する。ＬＵＴ ＧＣ制御部１２６は、システム管理データを格納しているブロックを対象とする第２ＧＣ処理によって、ＮＡＮＤメモリ５に書き込んだシステム管理データの累計量を計測する。ＬＵＴリフレッシュ制御部１２７は、システム管理データを格納しているブロックを対象とする第２リフレッシュ処理によって、ＮＡＮＤメモリ５に書き込んだデータの累計量を計測する。アンマップ処理部１２８は、ホスト２からＮＡＮＤメモリ５に格納されているユーザデータを削除することが要求されたこと（例えばアンマップコマンドを受信したこと）に応じて、ＮＡＮＤメモリ５に書き込んだシステム管理データの累計量を計測する。

書き込み量監視部１２９は、特定の期間毎に、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８によってそれぞれ計測された累計量を取得する。書き込み量監視部１２９は、取得した４つの累計量の総和を算出して、ＬＵＴライト累計量を取得する。そして、書き込み量監視部１２９は、今回取得したＬＵＴライト累計量から前回取得したＬＵＴライト累計量を減算して得られるデータ量を、第１期間のＬＵＴライト量として取得する。

以上により、書き込み量監視部１２９は、第１期間における、実際のホストライト量、ＧＣライト量、リフレッシュライト量、およびＬＵＴライト量を取得できる。

（書き込みの想定量の算出）
書き込み量監視部１２９は、書き込み／読み出し制御部１２２、ＧＣ制御部１２３、リフレッシュ制御部１２４、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８とそれぞれ連携して、これら各部１２２〜１２８が特定の期間内にＮＡＮＤメモリ５に書き込むことが想定されるデータ量を算出する。この想定されるデータ量は、フラッシュ処理によって書き込まれるデータ量を含まない。

より詳しくは、ホストＩ／Ｆ１１は、ホスト２からの書き込み要求（例えばライトコマンド）に基づいて、ホスト２から書き込みが要求されたデータの累計量（以下、ホストライト要求累計量と称する）を算出する。書き込み量監視部１２９は、特定の期間毎に、ホストＩ／Ｆ１１によって算出されたホストライト要求累計量を取得する。そして、書き込み量監視部１２９は、今回取得したホストライト要求累計量から前回取得したホストライト要求累計量を減算して得られるデータ量を、第１期間にＮＡＮＤメモリ５に書き込むことが想定されるホストライトの想定量として取得する。

ＧＣ制御部１２３は、ホスト２からの書き込み要求に応じた書き込みに対する、第１ＧＣ処理による書き込みの最大の実行比率（すなわち最大ギア比）を、ＮＡＮＤメモリ５に残存するデータの書き込み可能容量と、ＮＡＮＤメモリ５の余裕率とを用いて算出する。第１ＧＣ処理は、前述したように、ユーザデータを格納しているブロックを対象とするＧＣ処理である。書き込み量監視部１２９は、特定の期間毎に、ＧＣ制御部１２３によって算出された最大ギア比を取得する。書き込み量監視部１２９は、第１期間における実際のホストライト量と最大ギア比とを用いて、第１ＧＣ処理によって第１期間内にＮＡＮＤメモリ５に書き込むことが想定されるＧＣライトの想定量を算出する。例えば最大ギア比が１：３である場合、書き込み量監視部１２９は、実際のホストライト量に、ホストライトに対するＧＣライトの実行比率である３（＝３／１）を掛けて、ＧＣライトの想定量を算出する。

リフレッシュ制御部１２４は、第１リフレッシュ処理が必要であるデータの累計量（以下、リフレッシュ要求累計量と称する）を算出する。第１リフレッシュ処理は、前述したように、ユーザデータを格納しているブロックを対象とするリフレッシュ処理である。リフレッシュ制御部１２４は、第１リフレッシュ処理を行うべきリフレッシュ元ブロックに含まれる有効データの累計量を、リフレッシュ要求累計量として算出する。書き込み量監視部１２９は、特定の期間毎に、リフレッシュ制御部１２４によって算出されたリフレッシュ要求累計量を取得する。書き込み量監視部１２９は、今回取得したリフレッシュ要求累計量から前回取得したリフレッシュ要求累計量を減算して得られるデータ量を、第１期間に第１リフレッシュ処理が新たに必要になったリフレッシュライトの想定量として取得する。

書き込み量監視部１２９は、第１期間における実際のホストライト量とＧＣライト量とリフレッシュライト量とに基づいて、第１期間内にＮＡＮＤメモリ５に書き込まれることが想定されるシステム管理データ（例えばＬＵＴ２２）のデータ量を算出する。第１期間における実際のホストライト量とＧＣライト量とリフレッシュライト量との総和は、第１期間にＮＡＮＤメモリ５に書き込まれたユーザデータの総量を示す。書き込み量監視部１２９は、例えば、このユーザデータの総量が書き込まれたことに応じて、ＮＡＮＤメモリ５に書き込まれることが想定されるＬＵＴ２２のデータ量（以下、第１ＬＵＴライト想定量）を推定する。

また、ＬＵＴ ＧＣ制御部１２６は、ホスト２からの書き込み要求と、第１ＧＣ処理と、第１リフレッシュ処理とに応じたＬＵＴ書き込み制御部１２５によるシステム管理データの書き込みに対する、第２ＧＣ処理による書き込みの実行比率（すなわちＬＵＴギア比）を、ＮＡＮＤメモリ５内に占めるシステム管理データの書き込み容量（例えばＮＡＮＤメモリ５内の現在のＬＵＴブロックの数）を用いて算出する。第２ＧＣ処理は、前述したように、システム管理データを格納しているＬＵＴブロックを対象とするＧＣ処理である。ＬＵＴ ＧＣ制御部１２６は、ＬＵＴ２２に対する第２ＧＣ処理のワーストケースの実行比率を算出してもよい。書き込み量監視部１２９は、特定の期間毎に、ＬＵＴ ＧＣ制御部１２６によって算出された実行比率を取得する。

さらに、ＬＵＴリフレッシュ制御部１２７は、第２リフレッシュ処理が必要であるデータの累計量（以下、ＬＵＴリフレッシュ要求累計量と称する）を算出する。第２リフレッシュ処理は、前述したように、システム管理データを格納しているＬＵＴブロックを対象とするリフレッシュ処理である。書き込み量監視部１２９は、特定の期間毎に、ＬＵＴリフレッシュ制御部１２７によって算出されたＬＵＴリフレッシュ要求累計量を取得する。書き込み量監視部１２９は、今回取得したＬＵＴリフレッシュ要求累計量から前回取得したＬＵＴリフレッシュ要求累計量を減算して得られるデータ量を、第１期間に第２リフレッシュ処理が新たに必要になったＬＵＴリフレッシュライトの想定量として取得する。

そして、書き込み量監視部１２９は、第１期間における、第１ＬＵＴライト想定量と、実行比率と、ＬＵＴリフレッシュライトの想定量とを用いて、第１期間内にＮＡＮＤメモリ５に書き込むことが想定されるシステム管理データの想定量を算出する。なお、第１ＬＵＴライト想定量は、ホスト２からＮＡＮＤメモリ５に格納されているユーザデータを削除（アンマップ）することが要求されたことに応じて、アンマップ処理部１２８が第１期間内にＮＡＮＤメモリ５に書き込むことが想定されるＬＵＴ２２のデータ量（以下、アンマップＬＵＴライト想定量と称する）を含んでいてもよい。つまり、書き込み量監視部１２９は、アンマップＬＵＴライト想定量と、第１ＬＵＴライト想定量と、実行比率と、ＬＵＴリフレッシュライトの想定量とを用いて、第１期間内にＮＡＮＤメモリ５に書き込むことが想定されるシステム管理データの想定量を算出し得る。書き込み量監視部１２９は、例えば次式によりＬＵＴライトの想定量を算出する。
ＬＵＴライトの想定量＝（第１ＬＵＴライト想定量＋アンマップＬＵＴライト想定量）×ＧＣ係数＋ＬＵＴリフレッシュライトの想定量
なお、ＧＣ係数は、ＬＵＴ２２に対する第２ＧＣ処理のワーストケースの実行比率を示す２つの数値の和である。例えば、ＬＵＴ２２に対する第２ＧＣ処理のワーストケースの実行比率が１：３である場合、ＧＣ係数は４（＝１＋３）である。

以上により、書き込み量監視部１２９は、第１期間における、ホストライトの想定量、ＧＣライトの想定量、リフレッシュライトの想定量、およびＬＵＴライトの想定量を取得できる。

（過剰な書き込み状態の検出および対処）
書き込み量監視部１２９は、前述した方法で取得した、第１期間における実際のホストライト量、ＧＣライト量、リフレッシュライト量、およびＬＵＴライト量と、第１期間におけるホストライトの想定量、ＧＣライトの想定量、リフレッシュライトの想定量、およびＬＵＴライトの想定量とを用いて、ＮＡＮＤメモリ５が過剰な書き込み状態であるか否かを判定する。

ところで、前述したように、ホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトのいずれでも、書き込み先ブロックに無効データを書き込む（例えばＮｕｌｌＰａｄｄｉｎｇを行う）フラッシュ（Ｆｌｕｓｈ）処理が行われることがある。

例えば、書き込み先ブロックでリードエラーやライトエラーが発生した場合、別のブロックを新たな書き込み先ブロックとして供給して、エラーが発生したブロックに対するリフレッシュ処理をできるだけ早く実施することが望ましい。そのため、書き込み先ブロックにエラーが発生した後、論理ページやブロックグループの単位での書き込みを早期に完了させるために、その書き込み先ブロックに無効データを書き込むフラッシュ処理が行われる。

また、ホストライトとＧＣライトはギア比に従って書き込みが制御される。例えば、ギア比が１：３である場合、１ページ分のデータのホストライトを行うフェーズと、３ページ分のＧＣライトを行うフェーズとが交互に進む。しかし、ホスト２からライトコマンドを受信していない場合や、ＧＣ元ブロックが選択されていない場合には、一方のフェーズが完了せずに、他方のフェーズに遷移できなくなる。そのため、例えばホスト２からライトコマンドを受信していないために、一定時間が経過してもホストライトのフェーズからＧＣライトのフェーズに遷移しない場合、ホスト書き込み先ブロックに無効データを書き込むフラッシュ処理が行われる。また、例えばＧＣ元ブロックが選択されていないために、一定時間が経過してもＧＣライトのフェーズからホストライトのフェーズに遷移しない場合、ＧＣ先ブロックに無効データを書き込むフラッシュ処理が行われる。

このようなフラッシュ処理の発生によって、書き込み先ブロックに無効データが書き込まれるので、ＮＡＮＤメモリ５への実際の書き込み量が、書き込みの想定量よりも多くなる場合がある。さらに、フラッシュ処理が発生し続けること、ギア比が適切でなくなること、ＧＣ元ブロックやリフレッシュ元ブロックが適切に選定されないこと等によって、想定量よりも実際の書き込み量が増大する場合もある。

そこで、本実施形態の書き込み量監視部１２９は、実際の書き込み量と想定量とを比較して、過剰な書き込み状態を検出する。書き込み量監視部１２９は、例えば、実際の書き込み量が、想定量よりも第１閾値以上多い場合に、ＮＡＮＤメモリ５が過剰な書き込み状態であると判断する。

より詳しくは、書き込み量監視部１２９は、例えば、下記の項目（１）〜（４）の少なくともいずれかに該当する場合に、ＮＡＮＤメモリ５が過剰な書き込み状態であると判断する。
（１）ホストライト量がホストライトの想定量よりも閾値以上多い
（２）ＧＣライト量がＧＣライトの想定量よりも閾値以上多い
（３）リフレッシュライト量がリフレッシュライトの想定量よりも閾値以上多い
（４）ＬＵＴライト量がＬＵＴライトの想定量よりも閾値以上多い
なお、項目（１）〜（４）の閾値は同一の値であってもよいし、異なる値であってもよい。閾値は、量そのものの値、又はそれぞれの量の比率、であればよい。書き込み量監視部１２９は、項目（１）〜（４）の少なくともいずれかに該当する場合、ＮＡＮＤメモリ５が過剰な書き込み状態であることを再設定制御部１１１に通知する。

あるいは、書き込み量監視部１２９は、過剰な書き込みを発生させている書き込みの種類を、再設定制御部１１１に通知してもよい。すなわち、項目（１）に該当する場合、書き込み量監視部１２９は、ホストライトで過剰な書き込みが発生していることを再設定制御部１１１に通知する。また、項目（２）に該当する場合はＧＣライトで、項目（３）に該当する場合はリフレッシュライトで、項目（４）に該当する場合はＬＵＴライトで、それぞれ過剰な書き込みが発生していることを再設定制御部１１１に通知する。

再設定制御部１１１は、ＮＡＮＤメモリ５が過剰な書き込み状態であることが通知された場合、制御部１２に対して、ＮＡＮＤメモリ５にデータを書き込むために用いられる１つ以上のパラメータを変更させる。また、再設定制御部１１１は、ＮＡＮＤメモリ５が過剰な書き込み状態であることが通知された場合、制御部１２に対して、ＮＡＮＤメモリ５に対する不要なフラッシュ処理を停止させてもよい。

なお、再設定制御部１１１は、ＮＡＮＤメモリ５が過剰な書き込み状態であることが通知された場合、制御部１２を再起動してもよい。制御部１２は、再起動されたことに応じて、ＮＡＮＤメモリ５にデータを書き込むために用いられる１つ以上のパラメータを変更し、ＮＡＮＤメモリ５に対する不要なフラッシュ処理を停止し得る。

より詳しくは、ＮＡＮＤメモリ５が過剰な書き込み状態であることが通知された場合、再設定制御部１１１は、少なくとも以下の何れかのように動作する。

再設定制御部１１１は、書き込み／読み出し制御部１２２に対して、ホストライトの不要なフラッシュ処理を停止させ、ホストライトに関するパラメータを変更させる。

再設定制御部１１１は、ＧＣ制御部１２３に対して、ＧＣライトの不要なフラッシュ処理を停止させ、第１ＧＣ処理に関するパラメータを変更させる。第１ＧＣ処理に関するパラメータは、例えばホストライトに対するＧＣライトの実行比率（ギア比）、第１ＧＣ処理の対象とするＧＣ元ブロックの選択条件、第１ＧＣ処理の対象とするＧＣ元ブロックを示すＧＣ対象ブロック情報等を含む。ＧＣ制御部１２３は、例えばＮＡＮＤメモリ５に残存するデータの記憶可能容量に基づいて、ギア比を算出し直す。

再設定制御部１１１は、リフレッシュ制御部１２４に対して、リフレッシュライトの不要なフラッシュ処理を停止させ、第１リフレッシュ処理に関するパラメータを変更させる。第１リフレッシュ処理に関するパラメータは、リフレッシュライトの書き込み周期、第１リフレッシュ処理の対象とするリフレッシュ元ブロックの選択条件、第１リフレッシュ処理の対象とするリフレッシュ元ブロックを示すリフレッシュ対象ブロック情報等を含む。リフレッシュ対象ブロック情報は、リフレッシュ元ブロックを、例えばエラー重度に基づき管理するためのリストを含む。

第１リフレッシュ処理に関するパラメータを変更する場合、リフレッシュ制御部１２４は、例えばリフレッシュ対象ブロック情報を用いて、リフレッシュ元ブロックの数や各ブロックのエラー重度に基づき、リフレッシュライトの書き込み周期を算出し直す。この書き込み周期は、リフレッシュ元ブロックが少なければ長く、多ければ短くなる。

さらに、リフレッシュ制御部１２４は、ユーザデータを格納しているブロックから、第１リフレッシュ処理の対象とするリフレッシュ元ブロックを選定し直してもよい。これは、リフレッシュ元ブロックが供給されていない場合、リフレッシュ先ブロックに対するフラッシュ処理が発生し続ける可能性があるためである。

再設定制御部１１１は、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の少なくともいずれかに対して、ＬＵＴライトの不要なフラッシュ処理を停止させ、ＬＵＴライトに関するパラメータを変更させる。ＬＵＴライトに関するパラメータは、ホストライトとＧＣライトとリフレッシュライトとに対応するＬＵＴライトに対する、ＬＵＴ ＧＣライトの実行比率（ＬＵＴギア比）、ＬＵＴリフレッシュライトの書き込み周期、第２リフレッシュ処理の対象とするブロックの選択条件、第２リフレッシュ処理の対象とするブロックを示すリフレッシュ対象ブロック情報等を含む。

なお、過剰な書き込みを発生させている書き込みの種類が通知された場合、再設定制御部１１１は前述した動作の内、通知された書き込みの種類に応じた動作を行えばよい。すなわち、ホストライトで過剰な書き込みが発生していることが通知された場合、再設定制御部１１１は、書き込み／読み出し制御部１２２に対して、ホストライトの不要なフラッシュ処理を停止させ、ホストライトに関するパラメータを変更させる。ＧＣライトで過剰な書き込みが発生していることが通知された場合、再設定制御部１１１は、ＧＣ制御部１２３に対して、ＧＣライトの不要なフラッシュ処理を停止させ、第１ＧＣ処理に関するパラメータを変更させる。リフレッシュライトで過剰な書き込みが発生していることが通知された場合、再設定制御部１１１は、リフレッシュ制御部１２４に対して、リフレッシュライトの不要なフラッシュ処理を停止させ、第１リフレッシュ処理に関するパラメータを変更させる。ＬＵＴライトで過剰な書き込みが発生していることが通知された場合、再設定制御部１１１は、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の少なくともいずれかに対して、ＬＵＴライトの不要なフラッシュ処理を停止させ、ＬＵＴライトに関するパラメータを変更させる。

なお、書き込み量監視部１２９は、過剰な書き込み状態であるとの判断が特定の回数以上又は特定の時間以上連続した場合に、ＮＡＮＤメモリ５が過剰な書き込み状態であることを再設定制御部１１１に通知してもよい。書き込み量監視部１２９は、例えば６時間毎に過剰な書き込み状態であるか否かを判定する。そして、特定の回数（例えば４回）連続して、過剰な書き込み状態であると判断した場合、ＮＡＮＤメモリ５が過剰な書き込み状態であることを再設定制御部１１１に通知する。

また、書き込み量監視部１２９は、ＳＳＤ３のＤＷＰＤをさらに考慮して、ＮＡＮＤメモリ５が過剰な書き込み状態であるかどうかを判定してもよい。書き込み量監視部１２９は、ＤＷＰＤに基づいてＮＡＮＤメモリ５の第１期間に許容される最大書き換え可能量を算出する。書き込み量監視部１２９は、算出した第１期間の最大書き換え可能量よりも、第１期間内の実際の書き込み量が、第２閾値より多い場合、ＮＡＮＤメモリ５が過剰な書き込み状態であると判断する。この場合、再設定制御部１１１は、制御部１２に対して、ＮＡＮＤメモリ５にデータを書き込むために用いられる１つ以上のパラメータを変更させ、ＮＡＮＤメモリ５に対する不要なフラッシュ処理を停止させる。なお、第２閾値は、第１閾値とは異なる。

一方、算出した第１期間の最大書き換え可能量よりも、第１期間内の実際の書き込み量が、第２閾値以上少ない場合、書き込み量監視部１２９は、ＮＡＮＤメモリ５が過剰な書き込み状態でないと判断する。この場合、再設定制御部１１１は、制御部１２に対して、ＮＡＮＤメモリ５にデータを書き込むために用いられる１つ以上のパラメータを変更させず、ＮＡＮＤメモリ５に対する不要なフラッシュ処理を停止させない。これにより、実際の書き込み量が、ＤＷＰＤに基づく最大書き換え可能量よりも十分に低ければ、制御部１２はパラメータを変更しない。したがって、パラメータの変更のために発生する処理の遅延を回避できる。

換言すると、書き込み量監視部１２９は、第１期間内の実際の書き込み量が想定量よりも第１閾値以上多く、且つ算出した第１期間の最大書き換え可能量から実際の書き込み量を減算した差が第２閾値未満である場合に、ＮＡＮＤメモリ５が過剰な書き込み状態であると判断し得る。この場合、再設定制御部１１１は、制御部１２に対してＮＡＮＤメモリ５にデータを書き込むために用いられる１つ以上のパラメータを変更させ、ＮＡＮＤメモリ５に対する不要なフラッシュ処理を停止させる。

以上の構成により、メモリコントローラ４はＮＡＮＤメモリ５の寿命を延ばすことができる。メモリコントローラ４は、ホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトの実際の書き込み量と想定量とを用いて、ＮＡＮＤメモリ５の過剰な書き込み状態を検出できる。そして、ＮＡＮＤメモリ５が過剰な書き込み状態である場合、メモリコントローラ４は、ＮＡＮＤメモリ５への実際の書き込みに関するパラメータを変更し、不要なフラッシュ処理を停止させる。これにより、メモリコントローラ４はＮＡＮＤメモリ５の無駄な疲弊を抑止し、寿命を延ばすことができる。

図５は、書き込み量監視部１２９によって実行される書き込み監視処理の手順の例を示すフローチャートである。書き込み量監視部１２９は、例えば制御部１２が起動（あるいは再起動）されたことに応じて、書き込み監視処理を開始する。

書き込み量監視部１２９は、ＮＡＮＤメモリ５へのデータへの書き込みを行う各部（具体的には、書き込み／読み出し制御部１２２、ＧＣ制御部１２３、リフレッシュ制御部１２４、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８）の各々による、ＮＡＮＤメモリ５への実際の書き込みの累計量（すなわち総量）を取得する（Ｓ１０１）。書き込み量監視部１２９は、各部１２２〜１２７に問い合わせることによって実際の書き込みの累計量を取得してもよいし、各部１２２〜１２７の実際の書き込みの累計量を特定の記憶領域（例えばＳＤＲＡＭ６内の記憶領域）から読み出してもよい。

書き込み量監視部１２９は、ＮＡＮＤメモリ５へのシステム管理データへの書き込みを行う各部（具体的には、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８）の各々による、ＮＡＮＤメモリ５への実際の書き込みの累計量（すなわち実際のＬＵＴライト累計量）の総和を算出する（Ｓ１０２）。また、書き込み量監視部１２９は、ホスト２によってライトコマンドで書き込みが要求されたデータの累計量（すなわちホストライト要求累計量）を、ホストＩ／Ｆ１１から取得する（Ｓ１０３）。

書き込み量監視部１２９は、リフレッシュ制御部１２４から、第１リフレッシュ処理が必要なデータの累計量（すなわちリフレッシュ要求累計量）を取得する（Ｓ１０４）。また、書き込み量監視部１２９は、ＬＵＴリフレッシュ制御部１２７から、第２リフレッシュ処理が必要なＬＵＴ２２のデータの累計量（以下、ＬＵＴリフレッシュ要求累計量と称する）を取得する（Ｓ１０５）。

次いで、書き込み量監視部１２９は、過剰な書き込みが発生しているか否かを判定すべきタイミングであるか否かを判定する（Ｓ１０６）。過剰な書き込みが発生しているか否かを判定すべきタイミングは、例えば制御部１２が起動されてから一定時間毎のタイミングである。過剰な書き込みが発生しているか否かを判定すべきタイミングでない場合（Ｓ１０６のＮＯ）、Ｓ１０６に戻り、過剰な書き込みが発生しているか否かを判定すべきタイミングであるか否かが再度判定される。

過剰な書き込みが発生しているか否かを判定すべきタイミングである場合（Ｓ１０６のＹＥＳ）、書き込み量監視部１２９は、書き込み／読み出し制御部１２２、ＧＣ制御部１２３、リフレッシュ制御部１２４、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の各々による、ＮＡＮＤメモリ５への実際の書き込みの累計量を取得する（Ｓ１０７）。書き込み量監視部１２９は、取得した書き込み／読み出し制御部１２２による実際の書き込みの累計量（すなわち実際のホストライト累計量）から、前回の過剰書き込みの判定のために取得した実際のホストライト累計量を減算して、前回の判定後の実際のホストライト量を取得する（Ｓ１０８）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得した実際のホストライト累計量として、Ｓ１０１で取得した実際のホストライト累計量（すなわち制御部１２の起動時に取得した実際のホストライト累計量）を用いる。

書き込み量監視部１２９は、取得したＧＣ制御部１２３による実際の書き込みの累計量（すなわち実際のＧＣライト累計量）から、前回の過剰書き込みの判定のために取得した実際のＧＣライト累計量を減算して、前回の判定後の実際のＧＣライト量を取得する（Ｓ１０９）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得した実際のＧＣライト累計量として、Ｓ１０１で取得した実際のＧＣライト累計量を用いる。

書き込み量監視部１２９は、取得したリフレッシュ制御部１２４による実際の書き込みの累計量（すなわち実際のリフレッシュライト累計量）から、前回の過剰書き込みの判定のために取得した実際のリフレッシュライト累計量を減算して、前回の判定後の実際のリフレッシュライト量を取得する（Ｓ１１０）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得した実際のリフレッシュライト累計量として、Ｓ１０１で取得した実際のリフレッシュライト累計量を用いる。

書き込み量監視部１２９は、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の各々による実際のＬＵＴライト累計量の総和を算出する（Ｓ１１１）。書き込み量監視部１２９は、算出した実際のＬＵＴライト累計量の総和から、前回の過剰書き込みの判定のために取得した実際のＬＵＴライト累計量の総和を減算して、前回の判定後の実際のＬＵＴライト量を取得する（Ｓ１１２）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得した実際のＬＵＴライト累計量の総和として、Ｓ１０２で算出した実際のＬＵＴライト累計量の総和を用いる。

次いで、書き込み量監視部１２９はホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトの想定量をそれぞれ算出するための想定書き込み量算出処理を実行する（Ｓ１１３）。想定書き込み量算出処理の手順の例については、図６のフローチャートを参照して後述する。

そして、書き込み量監視部１２９はホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトの実際の量と想定量とを用いて、過剰書き込みが発生しているかどうかを判定するための過剰書き込み判定処理を実行する（Ｓ１１４）。過剰書き込み判定処理の手順の例については、図７のフローチャートを参照して後述する。

図６は、書き込み量監視部１２９によって実行される想定書き込み量算出処理の手順の例を示すフローチャートである。想定書き込み量算出処理は、図５のＳ１１３を参照して前述した書き込み監視処理に相当する。

書き込み量監視部１２９はホストＩ／Ｆ１１から、ホスト２によってライトコマンドで書き込みが要求されたデータの累計量（ホストライト要求累計量）を取得する（Ｓ２０１）。書き込み量監視部１２９は、取得したホストライト要求累計量から、前回の過剰書き込みの判定のために取得したホストライト要求累計量を減算して、前回の判定後のホストライトの想定量を取得する（Ｓ２０２）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得したホストライト要求累計量として、図５のＳ１０３に示した書き込み監視処理で取得したホストライト要求累計量を用いる。

書き込み量監視部１２９はＧＣ制御部１２３から現在の最大ギア比（すなわち最大の実行比率）を取得する（Ｓ２０３）。最大ギア比は、前述したように緊急状態で用いられるギア比を除いて、ホストライトに対するＧＣライトの比率が最大となるギア比である。書き込み量監視部１２９はホストライトの想定量に最大ギア比を掛けて、前回の過剰書き込みの判定後のＧＣライトの想定量を算出する（Ｓ２０４）。

書き込み量監視部１２９はリフレッシュ制御部１２４から、第１リフレッシュ処理が必要なデータの累計量（すなわちリフレッシュ要求累計量）を取得する（Ｓ２０５）。書き込み量監視部１２９は、取得したリフレッシュ要求累計量から、前回の過剰書き込みの判定のために取得したリフレッシュ要求累計量を減算して、前回の判定後のリフレッシュライトの想定量を取得する（Ｓ２０６）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得したリフレッシュ要求累計量として、図５のＳ１０４に示した書き込み監視処理で取得したリフレッシュ要求累計量を用いる。

書き込み量監視部１２９は、実際のホストライト量と、実際のＧＣライト量と、実際のリフレッシュライト量との総和に対応する、ＬＵＴ２２のデータの書き込み量（以下、第１ＬＵＴライト想定量と称する）を推定する（Ｓ２０７）。つまり、書き込み量監視部１２９は、実際のホストライト量、実際のＧＣライト量、および実際のリフレッシュライト量に応じて書き込まれるであろうＬＵＴ２２のデータ量を推定する。また、書き込み量監視部１２９はＬＵＴリフレッシュ制御部１２７から、第２リフレッシュ処理が必要なＬＵＴ２２のデータの累計量（すなわちＬＵＴリフレッシュ要求累計量）を取得する（Ｓ２０８）。書き込み量監視部１２９は、取得したＬＵＴリフレッシュ要求累計量から、前回の過剰書き込みの判定のために取得したＬＵＴリフレッシュ要求累計量を減算して、前回の判定後のＬＵＴリフレッシュライトの想定量を取得する（Ｓ２０９）。なお、制御部１２が起動されてから初めて過剰書き込みの有無を判定する場合には、書き込み量監視部１２９は、前回の過剰書き込みの判定のために取得したＬＵＴリフレッシュ要求累計量として、図５のＳ１０５に示した書き込み監視処理で取得したＬＵＴリフレッシュ要求累計量を用いる。

そして、書き込み量監視部１２９は、Ｓ２０７で推定した第１ＬＵＴライト想定量と、アンマップ処理部１２８によるＬＵＴライトの想定量（以下、アンマップＬＵＴライト想定量と称する）との和に、ＬＵＴ２２に対する第２ＧＣ処理のワーストケースのギア比に基づく係数（以下、ＧＣ係数と称する）を掛けた値を算出し、この値に、Ｓ２０８で取得したＬＵＴリフレッシュライトの想定量をさらに加算して、前回の過剰書き込みの判定後のＬＵＴライトの想定量を取得する（Ｓ２０９）。

図６の想定書き込み量算出処理により、書き込み量監視部１２９は、ホストライトの想定量、ＧＣライトの想定量、リフレッシュライトの想定量、およびＬＵＴライトの想定量を算出できる。なお、図６の想定書き込み量算出処理では、ホストライトの想定量、ＧＣライトの想定量、リフレッシュライトの想定量、およびＬＵＴライトの想定量を順に算出する例を示したが、この順序は任意に変更可能である。また、これら想定量は並列に算出されてもよい。

図７は、書き込み量監視部１２９によって実行される過剰書き込み判定処理の手順の例を示すフローチャートである。過剰書き込み判定処理は、図５のＳ１１４を参照して前述した書き込み監視処理に相当する。

書き込み量監視部１２９は、実際のホストライト量からホストライトの想定量を減算した値が閾値以上であるか否かを判定する（Ｓ３０１）。実際のホストライト量からホストライトの想定量を減算した値が閾値以上である場合（Ｓ３０１のＹＥＳ）、書き込み量監視部１２９はホストライトの過剰な書き込みを、再設定制御部１１１に通知し（Ｓ３０２）、Ｓ３０３に進む。一方、実際のホストライト量からホストライトの想定量を減算した値が閾値未満である場合（Ｓ３０１のＮＯ）、書き込み量監視部１２９はＳ３０２の処理を行うことなく、Ｓ３０３に進む。

書き込み量監視部１２９は、実際のＧＣライト量からＧＣライトの想定量を減算した値が閾値以上であるか否かを判定する（Ｓ３０３）。実際のＧＣライト量からＧＣライトの想定量を減算した値が閾値以上である場合（Ｓ３０３のＹＥＳ）、書き込み量監視部１２９はＧＣライトの過剰な書き込みを、再設定制御部１１１に通知し（Ｓ３０４）、Ｓ３０５に進む。一方、実際のＧＣライト量からＧＣライトの想定量を減算した値が閾値未満である場合（Ｓ３０３のＮＯ）、書き込み量監視部１２９はＳ３０４の処理を行うことなく、Ｓ３０５に進む。

書き込み量監視部１２９は、実際のリフレッシュライト量からリフレッシュライトの想定量を減算した値が閾値以上であるか否かを判定する（Ｓ３０５）。実際のリフレッシュライト量からリフレッシュライトの想定量を減算した値が閾値以上である場合（Ｓ３０５のＹＥＳ）、書き込み量監視部１２９はリフレッシュライトの過剰な書き込みを、再設定制御部１１１に通知し（Ｓ３０６）、Ｓ３０７に進む。一方、実際のリフレッシュライト量からリフレッシュライトの想定量を減算した値が閾値未満である場合（Ｓ３０５のＮＯ）、書き込み量監視部１２９はＳ３０６の処理を行うことなく、Ｓ３０７に進む。

書き込み量監視部１２９は、実際のＬＵＴライト量からＬＵＴライトの想定量を減算した値が閾値以上であるか否かを判定する（Ｓ３０７）。実際のＬＵＴライト量からＬＵＴライトの想定量を減算した値が閾値以上である場合（Ｓ３０７のＹＥＳ）、書き込み量監視部１２９はＬＵＴライトの過剰な書き込みを、再設定制御部１１１に通知し（Ｓ３０８）、過剰書き込み判定処理を終了する。一方、実際のＬＵＴライト量からＬＵＴライトの想定量を減算した値が閾値未満である場合（Ｓ３０７のＮＯ）、書き込み量監視部１２９はＳ３０８の処理を行うことなく、過剰書き込み判定処理を終了する。

図７の過剰書き込み判定処理により、書き込み量監視部１２９は、ホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトの各々で過剰書き込みが発生している場合に、その発生を再設定制御部１１１に通知できる。なお、ホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトの過剰書き込みをそれぞれ判定する順序は、任意に変更可能である。また、これら判定に用いられる閾値は、同一の値であってもよいし、異なる値であってもよい。

さらに、これら判定が全て終了した後に、判定結果をまとめて再設定制御部１１１に通知してもよい。書き込み量監視部１２９は、例えば、実際のホストライト量からホストライトの想定量を減算した値、実際のＧＣライト量からＧＣライトの想定量を減算した値、実際のリフレッシュライト量からリフレッシュライトの想定量を減算した値、および実際のＬＵＴライト量からＬＵＴライトの想定量を減算した値の少なくともいずれかが閾値以上である場合に、ＮＡＮＤメモリ５が過剰な書き込み状態であることを再設定制御部１１１に通知できる。

図８は、再設定制御部１１１および制御部１２によって実行される再設定処理の手順の例を示すフローチャートである。書き込み量監視部１２９による図７を参照して説明した過剰書き込み判定処理において、再設定制御部１１１および制御部１２はこの再設定処理を実行する。

再設定制御部１１１は書き込み量監視部１２９から、ホストライトの過剰な書き込みが通知されたか否かを判定する（Ｓ４０１）。ホストライトの過剰な書き込みが通知された場合（Ｓ４０１のＹＥＳ）、再設定制御部１１１は、過剰な書き込みが通知されたホストライトにおいて、不要なフラッシュ処理が発生しているか否かを判定する（Ｓ４０２）。不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、再設定制御部１１１は不要なフラッシュ処理を停止させ（Ｓ４０３）、再設定処理を終了する。より詳しくは、再設定制御部１１１は、ホストライトの過剰な書き込み状態が通知され（Ｓ４０１のＹＥＳ）、ホストライトで不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、書き込み／読み出し制御部１２２に不要なフラッシュ処理を停止させる。

ホストライトの過剰な書き込みが通知されていない場合（Ｓ４０１のＮＯ）、再設定制御部１１１は書き込み量監視部１２９から、ＧＣライトの過剰な書き込みが通知されたか否かを判定する（Ｓ４０４）。ＧＣライトの過剰な書き込みが通知された場合（Ｓ４０４のＹＥＳ）、再設定制御部１１１はＧＣ制御部１２３に対して、ＧＣライトに関するパラメータを変更させる（Ｓ４０５）。そして処理はＳ４０２に進む。ＧＣライトに関するパラメータは、例えばホストライトとＧＣライトのギア比を含む。ＧＣ制御部１２３は、再設定制御部１１１によるパラメータ変更の要求に応じて、ギア比が適切であるかを判定し、不適切なギア比である場合に、ギア比を変更し得る。

なお、このギア比は、前述したように、ホストライトによる書き込みとＧＣライトによる書き込みとの実行比率を示すので、ホストライトに関するパラメータでもある。ＧＣ制御部１２は書き込み／読み出し制御部１２２と連携して、ホストライトの過剰な書き込みが通知された場合に、ギア比を変更してもよい。

次いで、再設定制御部１１１は、過剰な書き込みが通知されたＧＣライトにおいて、不要なフラッシュ処理が発生しているか否かを判定する（Ｓ４０２）。不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、再設定制御部１１１は不要なフラッシュ処理を停止させ（Ｓ４０３）、再設定処理を終了する。より詳しくは、再設定制御部１１１は、ＧＣライトの過剰な書き込みが通知され（Ｓ４０４のＹＥＳ）、ＧＣライトで不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、ＧＣ制御部１２３に不要なフラッシュ処理を停止させる。

ＧＣライトの過剰な書き込みが通知されていない場合（Ｓ４０４のＮＯ）、再設定制御部１１１は書き込み量監視部１２９から、リフレッシュライトの過剰な書き込みが通知されたか否かを判定する（Ｓ４０６）。リフレッシュライトの過剰な書き込みが通知された場合（Ｓ４０６のＹＥＳ）、再設定制御部１１１はリフレッシュ制御部１２４に対して、リフレッシュライトに関するパラメータを変更させる（Ｓ４０７）。そして処理はＳ４０２に進む。リフレッシュライトに関するパラメータは、例えば、リフレッシュライトの周期、リフレッシュ対象ブロックの選択条件、およびリフレッシュ対象ブロック情報を含む。より具体的には、リフレッシュ制御部１２４は、再設定制御部１１１によるパラメータ変更の要求に応じて、リフレッシュライトの周期が適切であるかを判定し、不適切な周期である場合に、周期を変更する。また、リフレッシュ制御部１２４は、再設定制御部１１１によるパラメータ変更の要求に応じて、リフレッシュ対象ブロックの選択条件を変更して、リフレッシュ対象ブロック情報を更新する。

そして、再設定制御部１１１は、過剰な書き込みが通知されたリフレッシュライトにおいて、不要なフラッシュ処理が発生しているか否かを判定する（Ｓ４０２）。不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、再設定制御部１１１は不要なフラッシュ処理を停止させ（Ｓ４０３）、再設定処理を終了する。より詳しくは、再設定制御部１１１は、リフレッシュライトの過剰な書き込み状態が通知され（Ｓ４０６のＹＥＳ）、リフレッシュライトで不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、リフレッシュ制御部１２４に不要なフラッシュ処理を停止させる。

リフレッシュライトの過剰な書き込みが通知されていない場合（Ｓ４０６のＮＯ）、再設定制御部１１１は書き込み量監視部１２９から、ＬＵＴライトの過剰な書き込みが通知されたか否かを判定する（Ｓ４０８）。ＬＵＴライトの過剰な書き込みが通知された場合（Ｓ４０８のＹＥＳ）、再設定制御部１１１はＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の少なくともいずれかに対して、ＬＵＴライトに関するパラメータを変更させる（Ｓ４０９）。そして処理はＳ４０２に進む。ＬＵＴライトに関するパラメータは、例えば、（１）ホストライト、ＧＣライト、リフレッシュライト、およびアンマップに応じたＬＵＴライトと、ＬＵＴ ＧＣライトとのギア比、（２）ＬＵＴ２２のリフレッシュライトの周期、（３）ＬＵＴ２２のリフレッシュ対象ブロックの選択条件、および（４）ＬＵＴ２２のリフレッシュ対象ブロック情報を含む。より具体的には、ＬＵＴ ＧＣ制御部１２６は、再設定制御部１１１によるパラメータ変更の要求に応じて、ＬＵＴ２２のギア比が適切であるかを判定し、不適切なギア比である場合に、ギア比を変更し得る。ＬＵＴリフレッシュ制御部１２７は、ＬＵＴのリフレッシュライトの周期が適切であるかを判定し、不適切な周期である場合に、周期を変更する。また、ＬＵＴリフレッシュ制御部１２７は、再設定制御部１１１によるパラメータ変更の要求に応じて、ＬＵＴのリフレッシュ対象ブロックの選択条件を変更して、ＬＵＴのリフレッシュ対象ブロック情報を更新する。

そして、再設定制御部１１１は、過剰な書き込み状態が通知されたＬＵＴライトにおいて、不要なフラッシュ処理が発生しているか否かを判定する（Ｓ４０２）。不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、再設定制御部１１１は不要なフラッシュ処理を停止させ（Ｓ４０３）、再設定処理を終了する。より詳しくは、再設定制御部１１１は、ＬＵＴライトの過剰な書き込み状態が通知され（Ｓ４０８のＹＥＳ）、ＬＵＴライトで不要なフラッシュ処理が発生している場合（Ｓ４０２のＹＥＳ）、ＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の少なくともいずれかに対して、不要なフラッシュ処理を停止させる。

ＬＵＴライトの過剰な書き込み状態が通知されていない場合（Ｓ４０８のＮＯ）、再設定制御部１１１は再設定処理を終了する。

図８の再設定処理により、再設定制御部１１１および制御部１２は、過剰な書き込み状態が通知された書き込みの種類に応じて、その書き込みに関するパラメータを変更できる。また、過剰な書き込み状態が通知された書き込みにおいて、不要なフラッシュ処理が発生している場合、再設定制御部１１１および制御部１２は、その不要なフラッシュ処理を停止できる。

図９は、再設定制御部１１１および制御部１２によって実行される再設定処理の手順の別の例を示すフローチャートである。書き込み量監視部１２９によって図７の過剰書き込み判定処理において、再設定制御部１１１はこの再設定処理を実行することができる。

再設定制御部１１１は書き込み量監視部１２９から、ＮＡＮＤメモリ５が過剰な書き込み状態であることが通知されたか否かを判定する（Ｓ６０１）。過剰な書き込み状態が通知されていない場合（Ｓ６０１のＮＯ）、再設定制御部１１１は再設定処理を終了する。

過剰な書き込み状態が通知された場合（Ｓ６０１のＹＥＳ）、再設定制御部１１１は制御部１２を再起動する（Ｓ６０２）。そして、再起動された制御部１２は、制御部１２内の各部で用いられる、実際の書き込みに関するパラメータを変更する（Ｓ６０３）。書き込みに関するパラメータは、例えば、（１）ホストライトとＧＣライトのギア比、（２）リフレッシュライトの周期、（３）リフレッシュ対象ブロックの選択条件、（４）リフレッシュ対象ブロック情報、（５）ホストライト、ＧＣライト、リフレッシュライト、およびアンマップに応じたＬＵＴライトと、ＬＵＴ ＧＣライトとのギア比、（６）ＬＵＴのリフレッシュライトの周期、（７）ＬＵＴのリフレッシュ対象ブロックの選択条件、および（８）ＬＵＴリフレッシュ対象ブロック情報を含む。これら各パラメータを変更するための具体的な動作については、図８のフローチャートを参照して前述した再設定処理と同様である。

また、再設定制御部１１１は不要なフラッシュ処理が発生しているか否かを判定する（Ｓ６０４）。不要なフラッシュ処理が発生している場合（Ｓ６０４のＹＥＳ）、再設定制御部１１１は不要なフラッシュ処理を停止させ（Ｓ６０５）、再設定処理を終了する。より具体的には、再設定制御部１１１は、ホストライト、ＧＣライト、リフレッシュライト、およびＬＵＴライトの各々において、不要なフラッシュ処理が発生しているか否かを判定する。ホストライトで不要なフラッシュ処理が発生している場合、再設定制御部１１１は書き込み／読み出し制御部１２２に不要なフラッシュ処理を停止させる。ＧＣライトで不要なフラッシュ処理が発生している場合、再設定制御部１１１はＧＣ制御部１２３に不要なフラッシュ処理を停止させる。リフレッシュライトで不要なフラッシュ処理が発生している場合、再設定制御部１１１はリフレッシュ制御部１２４に不要なフラッシュ処理を停止させる。また、ＬＵＴライトで不要なフラッシュ処理が発生している場合、再設定制御部１１１はＬＵＴ書き込み制御部１２５、ＬＵＴ ＧＣ制御部１２６、ＬＵＴリフレッシュ制御部１２７、およびアンマップ処理部１２８の少なくともいずれかに不要なフラッシュ処理を停止させる。

不要なフラッシュ処理が発生していない場合（Ｓ６０４のＮＯ）、再設定制御部１１１は再設定処理を終了する。

図９の再設定処理により、再設定制御部１１１は過剰な書き込み状態の通知に応じて、制御部１２を再起動して、書き込みに関するパラメータを変更できる。また、不要なフラッシュ処理が発生している場合、再設定制御部１１１により再起動された制御部１２は、その不要なフラッシュ処理を停止できる。

以上説明したように、本実施形態によれば、不揮発性メモリの寿命を延ばすことができる。書き込み量監視部１２９は、第１期間におけるＮＡＮＤメモリ５への書き込み量を取得する。書き込み量監視部１２９は、第１期間におけるＮＡＮＤメモリ５への書き込みの想定量を算出する。そして、再設定制御部１１１は、書き込み量が想定量よりも第１閾値以上多い場合、ＮＡＮＤメモリ５へのデータの書き込みに用いられる１つ以上のパラメータを変更する。これにより、ＮＡＮＤメモリ５への過剰な書き込みを抑制できるので、無駄な疲弊を抑止し、寿命を延ばすことができる。

また、本実施形態に記載された様々な機能の各々は、回路（処理回路）によって実現されてもよい。処理回路の例には、中央処理装置（ＣＰＵ）のような、プロセッサが含まれる。このプロセッサは、メモリに格納されたコンピュータプログラム（命令群）を実行することによって、記載された機能それぞれを実行する。このプロセッサは、電気回路を含むマイクロプロセッサ（ＭＰＵ）であってもよい。処理回路の例には、デジタル信号プロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、マイクロコントローラ、コントローラ、他の電気回路部品も含まれる。本実施形態に記載されたＣＰＵ以外の他のコンポーネントの各々もまた処理回路によって実現されてもよい。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…情報システム、２…ホスト、３…メモリシステム（ＳＳＤ）、４…メモリコントローラ、５…ＮＡＮＤ型フラッシュメモリ、６…ＤＲＡＭ、１０…バス、１１…ホストＩ／Ｆ、１２…制御部、１３…ＮＡＮＤ Ｉ／Ｆ、１４…ＤＲＡＭ Ｉ／Ｆ、１１１…再設定制御部、１２１…ブロック管理部、１２２…書き込み／読み出し制御部、１２３…ガベージコレクション制御部、１２４…リフレッシュ制御部、１２５…ＬＵＴ書き込み制御部、１２６…ＬＵＴガベージコレクション制御部、１２７…ＬＵＴリフレッシュ制御部、１２８…アンマップ処理部、１２９…書き込み量監視部、１３−０，１３−１，１３−２，１３−３…ＮＡＮＤコントローラ、２１…ファームウェア、２２…論理物理アドレス変換テーブル（ＬＵＴ）、２３…データバッファ、２３１…ライトバッファ、２３２…リードバッファ、２３３…ＧＣバッファ、２３４…リフレッシュバッファ。

Claims (11)

1. 複数のブロックを含む不揮発性メモリと、
   前記不揮発性メモリを制御するコントローラとを具備し、
   前記コントローラは、
   第１期間における前記不揮発性メモリへの書き込み量を取得し、
   前記第１期間における前記不揮発性メモリへの書き込みの想定量を算出し、
   前記書き込み量が前記想定量よりも第１閾値以上多い場合、前記不揮発性メモリへのデータの書き込みに用いられる１つ以上のパラメータを変更するように構成されるメモリシステム。
2. 前記コントローラは、前記書き込み量が前記想定量よりも前記第１閾値以上多い場合、前記コントローラの少なくとも一部が再起動されることに応じて、前記１つ以上のパラメータを変更するように構成される請求項１記載のメモリシステム。
3. 前記コントローラは、さらに、前記書き込み量が前記想定量よりも前記第１閾値以上多い場合、前記不揮発性メモリに対する書き込み処理を停止させるように構成される請求項１記載のメモリシステム。
4. 前記コントローラは、さらに、前記書き込み量が前記想定量よりも前記第１閾値以上多い場合、前記コントローラの少なくとも一部が再起動されることに応じて、前記不揮発性メモリに対する書き込み処理を停止させるように構成される請求項３記載のメモリシステム。
5. 前記コントローラは、
   ホスト装置からの書き込み要求に応じて前記第１期間内に前記不揮発性メモリに書き込んだ第１データ量を取得し、
   前記ホスト装置からの書き込み要求に基づいて、前記第１期間内に前記不揮発性メモリに書き込むことが想定される第２データ量を算出し、
   前記第１データ量が前記第２データ量よりも前記第１閾値以上多い場合、前記１つ以上のパラメータを変更するように構成される請求項１記載のメモリシステム。
6. 前記コントローラは、
   ホスト装置からの書き込み要求に応じて前記第１期間内に前記不揮発性メモリに書き込んだ第１データ量を取得し、
   ユーザデータを格納しているブロックを対象とする第１ガベージコレクション処理によって、前記第１期間内に前記不揮発性メモリに書き込んだ第３データ量を取得し、
   前記ホスト装置からの書き込み要求に応じた書き込みに対する、前記第１ガベージコレクション処理による書き込みの最大の実行比率を、前記不揮発性メモリに残存するデータの書き込み可能容量と、前記不揮発性メモリの余裕率とを用いて算出し、
   前記第１データ量と前記最大の実行比率とを用いて、前記第１ガベージコレクション処理によって前記第１期間内に前記不揮発性メモリに書き込むことが想定される第４データ量を算出し、
   前記第３データ量が前記第４データ量よりも前記第１閾値以上多い場合、前記１つ以上のパラメータを変更するように構成される請求項１記載のメモリシステム。
7. 前記コントローラは、
   ユーザデータを格納しているブロックを対象とする第１リフレッシュ処理によって、前記第１期間内に前記不揮発性メモリに書き込んだ第５データ量を取得し、
   前記第１期間において前記第１リフレッシュ処理が新たに必要になった第６データ量を算出し、
   前記第５データ量が前記第６データ量よりも前記第１閾値以上多い場合、前記１つ以上のパラメータを変更するように構成される請求項１記載のメモリシステム。
8. 前記コントローラは、
   ホスト装置からの書き込み要求に応じて前記第１期間内に前記不揮発性メモリに書き込んだ第１データ量を取得し、
   ユーザデータを格納しているブロックを対象とする第１ガベージコレクション処理によって、前記第１期間内に前記不揮発性メモリに書き込んだ第３データ量を取得し、
   ユーザデータを格納しているブロックを対象とする第１リフレッシュ処理によって、前記第１期間内に前記不揮発性メモリに書き込んだ第５データ量を取得し、
   前記第１データ量と前記第３データ量と前記第５データ量とに基づいて、前記第１期間内に前記不揮発性メモリに書き込むことが想定されるシステム管理データの第７データ量を算出し、
   前記ホスト装置からの書き込み要求と、前記第１ガベージコレクション処理と、前記第１リフレッシュ処理とに応じた前記システム管理データの書き込みに対する、前記システム管理データを格納しているブロックを対象とする第２ガベージコレクション処理による書き込みの実行比率を、前記システム管理データの書き込み容量を用いて算出し、
   前記第１期間において、前記システム管理データを格納しているブロックを対象とする第２リフレッシュ処理が新たに必要になった第８データ量を算出し、
   前記第７データ量と、前記実行比率と、前記第８データ量とを用いて、前記第１期間内に前記不揮発性メモリに書き込むことが想定される前記システム管理データの第９データ量を算出し、
   前記第１期間に前記不揮発性メモリに書き込んだシステム管理データの第１０データ量が前記第９データ量よりも前記第１閾値以上多い場合、前記１つ以上のパラメータを変更するように構成される請求項１記載のメモリシステム。
9. 前記第１０データ量は、前記ホスト装置から前記不揮発性メモリに格納されているユーザデータを削除することが要求されたことに応じて、前記第１期間内に前記不揮発性メモリに書き込んだ前記システム管理データの第１１データ量を含み、
   前記コントローラはさらに、前記第７データ量と、前記実行比率と、前記第８データ量と、前記第１１データ量とを用いて、前記第１期間内に前記不揮発性メモリに書き込むことが想定される前記第９データ量を算出するように構成される請求項８記載のメモリシステム。
10. 前記コントローラはさらに、前記不揮発性メモリの前記第１期間に許容される最大書き換え可能量よりも、前記書き込み量が、前記第１閾値とは異なる第２閾値より多い場合、前記１つ以上のパラメータを変更するように構成される請求項１記載のメモリシステム。
11. 複数のブロックを含む不揮発性メモリを具備するメモリシステムの制御方法であって、
    第１期間における前記不揮発性メモリへの書き込み量を取得し、
    前記第１期間における前記不揮発性メモリへの書き込みの想定量を算出し、
    前記書き込み量が前記想定量よりも第１閾値以上多い場合、前記不揮発性メモリへのデータの書き込みに用いられる１つ以上のパラメータを変更する制御方法。

Images