KR20210114718A - 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법 - Google Patents

리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법 Download PDF

Info

Publication number
KR20210114718A
KR20210114718A KR1020200030183A KR20200030183A KR20210114718A KR 20210114718 A KR20210114718 A KR 20210114718A KR 1020200030183 A KR1020200030183 A KR 1020200030183A KR 20200030183 A KR20200030183 A KR 20200030183A KR 20210114718 A KR20210114718 A KR 20210114718A
Authority
KR
South Korea
Prior art keywords
read
background
memory
initial
read voltage
Prior art date
Application number
KR1020200030183A
Other languages
English (en)
Inventor
김유미
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200030183A priority Critical patent/KR20210114718A/ko
Priority to US16/998,530 priority patent/US11392322B2/en
Priority to CN202011117210.0A priority patent/CN113393886A/zh
Publication of KR20210114718A publication Critical patent/KR20210114718A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7202—Allocation control and policies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 기술은 복수의 블록들을 포함하는 복수의 비휘발성 메모리를 포함하는 메모리 장치; 및 히스토리테이블 및 백그라운드리드전압테이블을 포함하는 메모리와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템이 있어서, 상기 컨트롤러는,상기 메모리 장치의 유휴시간에, 상기 복수의 비휘발성 메모리 중에서 초기리드전압이 설정되어 있지 않은 비휘발성 메모리에 대해 백그라운드 리드 동작을 수행하여 초기 리드 전압을 산출하여 히스토리 테이블에 저장하며,호스트로부터 수신한 리드 요청에 대응하여 리드 동작을 수행할 때, 상기 리드 동작이 초기 리드 동작인 경우, 상기 히스토리 버퍼에서 상기 초기 리드 동작이 수행될 비휘발성 메모리에 대응하는 초기리드전압을 선택하여 초기 리드 동작을 수행하는 메모리 시스템을 포함할 수 있다.

Description

리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법{MEMORY SYSTEM FOR READ OPERATION AND OPERATING METHOD THEREOF}
본 발명은 반도체 장치에 관한 것으로서, 구체적으로 비휘발성 메모리 셀을 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
비휘발성 메모리 장치를 이용한 데이터 저장 장치는 하드 디스크와 달리 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시예는 리드 동작을 수행하기 위한 메모리 시스템 동작 방법 및 그 방법을 수행하는 메모리 컨트롤러 및 메모리 장치를 포함하는 메모리 시스템을 제공한다.
본 발명의 실시예는 프로그램 동작 또는 소거 동작 직후 발생하는 초기 리드 동작 수행 시 페이지에 인가될 초기리드전압을 메모리 장치의 유휴시간에 초기리드전압을 사전에 설정하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
본 발명의 실시예는 프로그램 동작 또는 소거 동작 직후 발생하는 리드 동작 실패를 줄이기 위해, 메모리 장치가 유휴 상태일 때, 복수의 메모리 블록 중 어느 하나의 블록에 대해 더미 프로그램 동작 또는 소거 동작을 수행한 후 임의로 설정된 리드 전압을 이용하여 백그라운드 리드 동작을 수행한 후, 리드 패스된 경우, 패스된 리드전압을 초기리드전압으로 설정하며, 추후 외부 또는 내부 리드 동작 수행 시 상기 초기리드전압을 이용하여 리드 동작을 수행함으로써, 리드 성능을 향상시킬 수 있는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
본 기술은 복수의 블록들을 포함하는 복수의 비휘발성 메모리를 포함하는 메모리 장치; 및 히스토리테이블 및 백그라운드리드전압테이블을 포함하는 메모리와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템이 있어서, 상기 컨트롤러는,상기 메모리 장치의 유휴시간에, 상기 복수의 비휘발성 메모리 중에서 초기리드전압이 설정되어 있지 않은 비휘발성 메모리에 대해 백그라운드 리드 동작을 수행하여 초기 리드 전압을 산출하여 히스토리 테이블에 저장하며,호스트로부터 수신한 리드 요청에 대응하여 리드 동작을 수행할 때, 상기 리드 동작이 초기 리드 동작인 경우, 상기 히스토리 버퍼에서 상기 초기 리드 동작이 수행될 비휘발성 메모리에 대응하는 초기리드전압을 선택하여 초기 리드 동작을 수행하는 메모리 시스템을 포함할 수 있다.
본 기술은 복수의 블록들을 포함하는 복수의 비휘발성 메모리를 포함하는 메모리 장치; 및 히스토리테이블 및 백그라운드리드전압테이블을 포함하는 메모리와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서, 상기 메모리 장치의 유휴시간에, 상기 복수의 비휘발성 메모리 중에서 초기리드전압이 설정되어 있지 않은 비휘발성 메모리에 대해 백그라운드리드전압테이블포함된 복수의 백그라운드리드전압 중에서 어느 하나의 백그라운드리드전압을 선택하여 백그라운드 리드 동작을 수행하는 단계; 및 상기 백그라운드 리드 동작이 성공인 경우, 상기 선택된 백그라운드리드전압을 상기 비휘발성 메모리에 대응하는 초기 리드 전압으로 설정하여 히스토리 테이블에 저장하는 단계를 포함하는 메모리 시스템 동작 방법을 포함할 수 있다.
본 기술은 복수의 비휘발성 메모리를 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러는 포함하는 메모리 시스템 동작 방법에 있어서, 호스트로부터 리드 요청 및 어드레스를 수신하는 단계; 상기 어드레스를 기반으로 상기 리드 요청에 대응하여 리드 동작이 수행될 비휘발성 메모리를 확인하여 초기 리드 동작 여부를 확인하는 단계; 상기 리드 동작이 초기 리드 동작인 경우, 상기 비휘발성 메모리에 대응하는 초기리드전압이 히스토리 테이블에 저장되어 있는지 판단하기 위해 상기 히스토리테이블을 확인하는 단계; 및 상기 히스토리테이블에 상기 비휘발성메모리에 대응하는 초기 리드 전압이 존재하는 경우, 상기 초기리드전압을 이용하여 상기 비휘발성 메모리에 대해 초기 리드 동작을 수행하는 단계를 포함하는 메모리 시스템 동작 방법을 포함할 수 있다.
본 기술은 프로그램 동작 또는 소거 동작 직후 발생하는 초기 리드 동작 수행 시 메모리 셀에 인가될 초기리드전압을 메모리 장치의 유휴시간에 초기리드전압을 사전에 설정하는 메모리 시스템 및 메모리 시스템의 동작 방법을 제공할 수 있다.
본 기술은 메모리 장치의 유휴 시간에 임의로 프로그램 또는 소거 동작을 수행 시킨 직후 백그라운드리드전압으로 백그라운드 리드 동작을 수행시킨 후, 리드 패스가 발생한 경우, 상기 백그라운드리드전압을 실질적으로 외부 또는 내부 장치에 의해 발생되는 리드 동작 수행 시 사용할 수 있는 초기리드전압으로 설정함으로써 프로그램 또는 소거 동작이 수행된 직후 발생하는 첫번째 리드 동작의 리드 페일 증가로 인해 발생하는 리드 리트라이 횟수를 줄여 리드 성능을 향상시킬 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 3은 비휘발성 메모리에 포함된 메모리 셀들의 열화에 따른 산포 변화의 일 예를 나타낸다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템 동작을 설명하기 위한 구성도이다.
도 5는 본 발명의 일실시예에 따른 히스토리 테이블의 일 예를 나타낸다.
도 6은 본 발명의 일실시예에 따른 백그라운드 리드 전압 테이블의 일 예를 나타낸다.
도 7은 본 발명의 일 실시예에 따른 초기리드전압을 설정하기 위한 메모리 시스템 동작 방법을 설명하기 위한 순서도이다.
도 8은 본 발명의 일 실시예에 따른 리드 동작을 수행하는 메모리 시스템 동작 방법을 설명하기 위한 순서도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구성될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록하며 통상의 지식을 가진자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 1을 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함할 수 있다. 예를 들어, 호스트(102)는 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 리드 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.
호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다.
컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.
SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.
SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.
SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.
NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.
실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.
도 1을 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다. 실시예에 따라, 에러 정정부(138)는 도 1에서 설명한 복호화부(196)에 대응할 수 있다.
실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다.
PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.
메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 경로(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된 리드 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 쓰기 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저정할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 리드 데이터 또는 쓰기 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 리드 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 1에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 플래시 변환 계층(FTL)은 도 3에서 보다 구체적으로 설명한다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.
컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.
한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.
메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다. 복수의 메모리 블록(152, 154, 156)은 도 1에서 설명한 블록(BLK)에 대응할 수 있다.
메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.
실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운용할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운용함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 삭제 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.
실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.
도 2는 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 2를 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 2에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 1에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
또한, 실시예에 따라, 플래시 변환 계층(FTL, 240)은 도 4에서 설명될 백그라운드 초기 리드 회로(BACKGROUND INITIAL READ CIRCUITRY)(190) 및 노멀 리드 회로(NOMAL READ CIRCUITRY) (192)의 역할을 수행할 수 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 3은 비휘발성 메모리에 포함된 메모리 셀들의 열화에 따른 산포 변화의 일 예를 나타낸다.
도 1 내지 도 3을 참조하면, 초기 산포(21) 및 변경 산포(22)에서, 가로축은 문턱 전압(Vth)을 나타내고, 세로축은 메모리 셀들의 개수를 나타낸다. 예를 들어, 메모리 셀이 1 비트로 프로그램되는 싱글 레벨 셀인 경우, 메모리 셀은 소거 상태(E) 및 프로그램 상태(P) 중 하나의 상태를 가질 수 있다. 초기 산포(21)는 메모리 셀들에 대한 프로그램 완료 후 소정 시간 이내의 산포일 수 있다. 메모리 장치(150)는 프로그램 상태(P)를 판별하기 위해 디폴트 리드 전압(DEFOULT READ VOLTAGE, DRV)을 이용할 수 있다. 이후, 메모리 셀들은 인접 메모리 셀들(상기 메모리 셀들과 인접한 메모리 셀)에 대한 프로그램 동작 또는 소거 동작이 수행되면, 인접 메모리 셀들에 의해 스트레스를 받아 변경산포(22)와 같이 일시적으로 디폴트 리드 전압 분포가 열화될 수 있다. 변경 산포(22)는 인접 메모리 셀들에 대한 프로그램 동작 또는 소거 동작 완료 후 일시적으로 된 열화된 산포일 수 있다. 인접 메모리 셀들에 대한 프로그램 동작 또는 소거 동작이 수행되면, 프로그램 동작 또는 소거 동작이 수행된 메모리 셀과 인접한 인접 메모리 셀들은 스트레스를 받아 일시적으로 열화될 수 있고, 열화된 메모리 셀들의 문턱 전압은 초기 산포(21)에 비해 변경 산포(22)처럼 산포 변화가 발생될 수 있다. 구체적으로, 리텐션 시간이 증가하면 메모리 셀의 전하 저장층에 저장된 전하가 기판으로 누설될 수 있고, 이에 따라, 메모리 셀들의 문턱 전압이 감소할 수 있다. 이때, 디폴트 리드 전압(DRV)을 이용하여 열화된 메모리 셀들에 대한 초기 리드 동작을 수행할 경우, 프로그램 상태(P)로 프로그램된 메모리 셀들 중 일부에 대해 일시적으로 리드 오류가 발생할 수 있다. 여기서, 초기 리드 동작은 프로그램 동작 또는 소거 동작 직후에 발생되는 리드 동작을 의미한다. 즉, 초기 리드 동작은 컨트롤러(130)가 어느 하나의 플레인 또는 어느 하나의 다이에 포함된 복수의 블록 중에서 어느 하나의 블록에 포함된 적어도 어느 하나의 페이지에 프로그램 동작 또는 소거 동작을 수행한 직후에 수행되는 리드 동작이며, 하나의 플레인 또는 어느 하나의 다이에 포함된 복수의 블록 중에서, 프로그램 동작 또는 소거 동작이 수행된 블록을 제외한 어느 하나의 블록에 포함된 적어도 어느 하나의 페이지에 저장된 데이터를 리드할 수 있다. 다시 말해서, 초기 리드 동작 조건으로 리드 동작 이전에 프로그램 또는 소거 동작이 수행되어야 한다. 여기서, 초기 리드 동작을 수행 시, 기존의 디폴트 리드 전압으로 초기 리드 동작을 수행할 경우, 에러 비트가 다량 증가하여 리드 오류가 발생할 수 있다. 이와 같이 초기 리드 동작을 수행했을 때 발생되는 리드 오류를 "1ST PAGE READ ISSUE" 라고 한다. 여기서, 리드 오류는 리드된 데이터 중 페일 비트의 개수가 ECC(Error Correction Code)로 정정 가능한 기준 개수 이상인 경우에 해당할 수 있고, 이에 따라, 초기 리드 동작에 대한 리드 오류를 UECC(Uncorrectable ECC)라고 지칭할 수 있다. 본 실시예에 따르면, 초기 리드 동작에 대한 리드 오류를 줄이기 위해서, 컨트롤러(130)는 메모리 장치의 유휴 시간인 백그라운드 시간에, 초기 리드 동작 시 인가할 초기 리드 전압을 사전에 찾아 히스토리 테이블에 저장하고, 호스트 또는 내부장치로부터 전달받은 리드 요청에 대응하여 리드 동작을 수행할 때, 리드 동작이 초기 리드 동작인 경우 히스토리 테이블에 저장된 초기 리드 전압을 이용하여 초기 리드 동작을 수행하게 되면 리드 오류를 줄일 수 있을 뿐만 아니라 리드 리트라이 동작 횟수도 줄일 수 있다. 이와 관련하여 구체적으로 도 4 내지 도 6을 통해 설명하기로 한다.
도 4는 본 발명의 일 실시예에 따른 메모리 시스템 동작을 설명하기 위한 구성도이다. 도 5는 본 발명의 일실시예에 따른 초기리드전압이 저장된 히스토리 테이블의 일 예를 나타낸다. 도 6은 본 발명의 일실시예에 따른 백그라운드 리드 동작 시 인가될 백그라운드 리드 전압들을 포함하는 백그라운드 리드 전압 테이블의 일례를 나타낸다.
도 4를 참조하면, 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 컨트롤러(130)는 초기리드전압산출부(INITIAL READ VOLTAGE CALCULATION)(190), 입출력부(I/0 CIRCUITRY)(192) 및 메모리(MEMORY)(144)를 포함할 수 있다. 메모리 장치(150)는 복수의 블록을 포함하는 복수의 플레인 및 전압 공급 회로(151)를 포함할 수 있다. 일례로, 복수의 플레인은 제1플레인 내지 제3플레인(PLANE1 내지 PLANEz)을 포함할 수 있다.
초기리드전압산출부(190)는 메모리 장치의 유휴시간, 즉 백그라운드 시간에, 백그라운드 리드 동작을 수행하여 초기 리드 동작을 수행할 때 인가할 초기 리드 전압을 사전에 설정할 수 있다. 즉, 초기리드전압산출부(190)는 메모리 장치의 유휴시간, 즉 백그라운드 시간에 복수의 각 플레인에 대응하는 초기리드전압을 설정하기 위해, 먼저, 메모리(144)에 포함된 히스토리 테이블(HISTORY TABLE, HT)(194)에 복수의 플레인 각각에 대응하는 초기리드전압이 설정되어 있는지 확인한다. 그리고, 초기리드전압산출부(190)는 히스토리 테이블(194)에서 초기리드전압이 존재하지 않는 플레인에 대해서만 초기리드전압을 산출한다. 여기서, 복수의 플레인 각각에 대응하는 초기리드전압이 존재하는지 확인하기 위해 히스토리 테이블(194)에 저장된 플래그 정보를 이용하여 확인할 수 있다. 일례로, 초기리드전압산출부(190)는 도 5에 도시된 히스토리 테이블(194)에서 복수의 각 플레인에 대응하는 초기 리드전압 존재 여부를 확인한다. 여기서, 도 5를 참조하면, 히스토리 테이블(194)은 플레인 정보(PLANE #), 플레인 정보에 대응하는 초기리드전압 정보(IRV#) 및 플레인에 대응하는 플래그 정보(FLAG)를 포함할 수 있다. 플래그 정보는 '0' 또는 '1'로 나타낼 수 있다. 일례로, 초기리드전압이 존재하는 플레인 대해서는'1'로 설정하고, 초기리드전압이 존재하지 않는 플레인에 대해서는'0'으로 설정할 수 있다. 일례로, 도 5에 도시된 히스토리 테이블(194)에 포함된 플레인 정보, 초기 리드 전압 정보 및 플래그 정보를 순차적으로 살펴보면, 플레인 정보에는 제1플레인 내지 제3플레인 정보가 저장되어 있다. 그리고, 각 플레인 정보에 대응하여 초기 리드 전압 정보 및 플래그 정보를 살펴보면, 제1플레인 정보에 대응하여 제1초기리드전압이 저장되어 있고, 제2플레인정보에 대응하여 제2초기리드전압이 저장되어 있다. 따라서, 제1플레인 정보 및 제2플레인정보에 대응하는 플래그 정보는 '1'로 설정되어 저장되어 있다. 반면에, 제3플레인정보에 대응하여 초기리드전압이 저장되어 있지 않으며, 이에 따라 플래그 정보는'0'으로 설정되어 저장되어 있다.
초기리드전압산출부(190)는 히스토리테이블(194)를 확인한 결과, 제3플레인의 플래그 정보가 '0' 이기에 초기리드전압이 존재하지 않는다고 판단할 수 있다. 다음으로, 제3플레인에 대응하는 초기리드전압을 산출하기 위해서, 메모리 장치(150)에 대한 유휴 시간이 이전에, 제3플레인에 마지막으로 수행된 동작이 리드 동작, 즉, 다시 말해 제3플레인에서 마지막으로 수행된 동작이 프로그램동작 또는 소거 동작이었는지 확인한다. 왜냐하면, 제3플레인에 대한 초기리드전압을 산출하기 위한 백그라운드 리드 동작을 수행하기 위해서는, 초기 리드 동작 조건인 프로그램 동작 또는 소거 동작이 수행되었어야 하기 때문이다. 따라서, 초기리드전압산출부(190)는 백그라운드 리드동작을 수행하기 이전에, 초기 리드 동작 조건을 만족하는지 확인한다. 즉, 초기리드전압산출부(190)는 백그라운드 시간 이전에, 제3플레인에서 마지막으로 수행된 동작이 프로그램 동작 또는 소거동작인 경우, 초기 리드 동작 조건을 만족하기 때문에 백그라운드 프로그램동작 또는 백그라운드 소거 동작을 수행하지 않아도 된다. 반면에, 초기리드전압산출부(190)는 백그라운드 시간 이전에, 제3플레인에 마지막으로 수행된 동작이 리드 동작인 경우, 초기 리드 동작 조건을 만족하지 않기 때문에 제1백그라운드 프로그램동작 또는 제1백그라운드 소거 동작을 수행해야 한다. 즉, 초기리드전압산출부(190)는 제3플레인에 포함된 복수의 블록(BLK1 내지 BLKz) 중 어느 하나의 블록, 일례로 제1블록(BLK1)에 대한 제1백그라운드 프로그램 커맨드 또는 제1백그라운드 소거 커맨드를 발행하여 백그라운드 프로그램 또는 백그라운드 소거 동작을 수행할 수 있다. 여기서 z는 1과 n사이의 임의의 자연수일 수 있다. 초기리드전압산출부(190)는 호스트(102)로부터 프로그램 또는 소거 요청을 수신하지 않고 자체적으로 제1백그라운드 프로그램 커맨드 또는 제1백그라운드 소거 커맨드를 발행(Issue)할 수 있다. 여기서, 초기리드전압산출부(190)는 제1백그라운드 프로그램 커맨드를 발행할 때, 제3플레인 내 포함된 오픈 블록에서 어느 프리 페이지에 대해 더미 프로그램을 수행할 수 있는 커맨드를 발행할 수 있다. 또는, 초기리드전압산출부(190)는 제1백그라운드 소거 커맨드를 발행할 때 복수의 블록(BLK1 내지 BLKz) 중 무효페이지를 포함하는 어느 하나의 블록에 대해 소거 동작을 수행할 수 있는 커맨드를 발행할 수 있다. 여기서, 초기리드전압산출부(190)는 제1백그라운드 프로그램 동작과 제1백그라운드 소거 동작 중 제1백그라운드 프로그램 동작이 오버헤드 측면에서 더 효과적이기에 제1백그라운드 프로그램 동작이 우선순위로 수행될 수 있다.
초기리드전압산출부(190)는 제3플레인에 포함된 제1블록(BLK1)에 대한 제1백그라운드 프로그램 또는 제1백그라운드 소거 동작이 완료되면, 제3플레인에 포함된 복수의 블록 중에서 제2블록(BLK2)에 대한 백그라운드 리드 커맨드를 발행할 수 있다. 여기서, 초기리드전압산출부(190)는 백그라운드 리드 커맨드를 발행할 때, 제1블록(BLK1)을 제외한 복수의 블록 중에서 오픈 블록 또는 소스 블록에 포함된 복수의 페이지 중 어느 하나의 유효 페이지에 대한 어드레스를 발행할 수 있다.
다음으로, 초기리드전압산출부(190)는 백그라운드 리드 동작을 수행하기 위해 백그라운드 리드 전압테이블 (BACKGROUND READ VOLTAGE TABLE (196)에 포함된 복수의 백그라운드리드전압들 중 어느 하나를 선택할 수 있다. 복수의 백그라운드리드전압 각각은 소정의 오프셋만큼 차이가 나도록 서로 상이한 리드 레벨을 갖도록 설정될 수 있다. 일례로, 도 6을 참조하면, 백그라운드 리드전압테이블(196)은 제1 내지 제3백그라운드 리드 전압(BRV 1 내지 BRV3)을 포함할 수 있다. 일례로, 초기리드전압산출부(190)는 제1백그라운드리드전압(BRV 1)을 이용하여 백그라운드 리드 동작을 수행할 수 있다. 다음으로, 초기리드전압산출부(190)는 메모리장치(150)에 백그라운드 리드 커맨드와 함께 어드레스를 전송하고, 제2블록(BLK2)에 대한 제1백그라운드 리드 전압을 제어 신호로써 전송할 수 있다.
초기리드전압산출부(190)는 ECC(138)으로부터 백그라운드 리드 동작에 의해 리드된 리드데이터에 대한 ECC 디코딩 결과를 전달받을 수 있으며, 이를 기반으로, 제2블록(BLK2)에 대한 백그라운드 리드 동작의 성공 여부를 판단할 수 있다. 여기서, ECC(138)는 메모리 장치(150)로부터 전달받은 리드데이터에 대해 ECC 디코딩 동작을 수행하여, 리드데이터에서 검출된 에러 비트의 개수가 에러 정정 능력을 초과하는지 판단할 수 있다. 즉, 에러 비트의 개수가 에러 정정 능력을 초과하지 않는 경우 또는 리드데이터가 에러 비트를 포함하지 않는 경우 ECC 디코딩 성공으로 판단한다. 반면에, 에러 비트의 개수가 에러 정정 능력을 초과하는 경우 ECC디코딩 실패로 판단한다. ECC(138)는 백그라운드 리드 동작에 대한 ECC 디코딩 동작 결과를 전달한다.
초기리드전압산출부(190)는 ECC(138)로부터 전달받은 리드 데이터에 대한 ECC 디코딩 성공인 경우, 제1백그라운드 리드전압을 이용하여 제2블록(BLK2)에 대한 백그라운드 리드 동작을 성공한 것으로 판단하고, 히스토리 테이블(194)에 제1백그라운드 리드전압을 제2블록(BLK2)이 포함된 플레인에 대응하는 초기리드전압으로 저장하여 업데이트할 수 있다. 일례로, 초기리드전압산출부(190)는 제1백그라운드 리드 전압을 제3플레인에 대응하는 초기리드전압으로써 히스토리 테이블(194)에 저장하여 히스토리 테이블(194)을 업데이트할 수 있다.
반면에, 초기리드전압산출부(190)는 ECC(138)로부터 전달받은 ECC 디코딩 결과가 실패인 경우, 제1백그라운드 리드 전압을 이용한 백그라운드 리드 동작을 실패한 것으로 판단한다. 따라서, 초기리드전압산출부(190)는 제1백그라운드 리드 전압을 제2백그라운드 리드 전압으로 변경하여 백그라운드 리드 리트라이 동작을 수행해야 한다. 여기서, 초기리드전압산출부(190)는 제1백그라운드 리드 전압을 제2백그라운드 리드 전압으로 변경하여 백그라운드 리드 리트라이 동작을 수행하기 이전에, 초기 리드 동작 조건을 충족시키기 위해 제2백그라운드 프로그램 또는 제2백그라운드 소거 동작을 수행해야 한다. 그리고, 초기리드전압산출부(190)는 제2백그라운드 프로그램 또는 제2백그라운드 소거 동작 수행이 완료되면, 백그라운드 리드 전압 테이블에서 제2백그라운드 리드 전압을 선택하여 제2블록(BLK2)에 대해 백그라운드 리드 리트라이 커맨드를 발행한다. 구체적으로, 초기리드전압산출부(190)는 호스트(102)로부터 백그라운드 리드 리트라이 요청을 수신하지 않고 자체적으로 백그라운드 리드 리트라이 커맨드를 발행한다. 또한, 컨트롤러(130)는 제2블록(BLK2)에 포함된 복수의 페이지들 중 리드 실패된 페이지에 대한 어드레스를 발행한다. 그리고, 초기리드전압산출부(190)는 메모리장치(150)에 백그라운드 리드 리트라이 커맨드와 함께 어드레스를 전송하고, 제2블록(BLK2)에 대한 제2백그라운드리드전압을 제어 신호로써 전송할 수 있다.
초기리드전압산출부(190)는 ECC(138)으로부터 전달받은 백그라운드 리드 리트라이 동작에 대한 ECC 디코딩 결과를 기반으로, 제2백그라운드 리드 전압을 이용한 제2블록(BLK2)에 대한 백그라운드 리드 동작의 성공 여부를 판단할 수 있다. 초기리드전압산출부(190)는 ECC(138)로부터 전달받은 디코딩 동작 결과가 성공인 경우, 백그라운드 리드 리트라이 동작을 성공한 것으로 판단한다. 그리고 초기리드전압산출부(190)는 히스토리 테이블(194)에 제2백그라운드 리드전압을 제2블록(BLK2)이 포함된 플레인에 대응하는 초기리드전압으로 저장하여 업데이트할 수 있다. 일례로, 초기리드전압산출부(190)는 제2백그라운드 리드 전압을 제3플레인에 대응하는 초기리드전압으로써 히스토리 테이블(194)에 저장하여 히스토리 테이블(194)을 업데이트할 수 있다. 한편, 초기리드전압산출부(190)는 ECC(138)로부터 전달받은 디코딩 동작 결과가 실패인 경우, 백그라운드 리드 리트라이 동작을 실패한 것으로 판단하고 백그라운드 리드 리트라이 동작을 재수행할 수 있다. 여기서, 초기리드전압산출부(190)는 백그라운드리드전압테이블(196)에 포함된 개수만큼 제2블록(BLK2)에 대해 백그라운드 리드 리트라이 커맨드를 발행할 수 있다. 만약, 백그라운드리드전압테이블에 포함된 개수만큼 백그라운라운드 리드 리트라이 동작을 수행하여도 리드 실패가 발생하면, 제2블록(BLK2)이 포함된 플레인에 대응하는 초기리드전압은 무효(INVALID)로 저장할 수 있다. 이와 같이, 초기리드전압산출부(190)는 초기리드 동작 수행 시 인가할 초기리드전압을 산출하여 메모리(144)에 포함된 히스토리 테이블에 저장할 수 있다.
입출력회로(I/O CIRCUITRY)(192)는 호스트(102) 또는 내부장치로부터 리드 요청을 수신할 수 있으며, 수신한 리드 요청에 대응하여 리드 동작을 수행하기 직전에 초기 리드 동작인지 판단한다. 여기서, 초기리드동작을 확인하는 이유는 초기 리드 동작 이전에 수행된 프로그램 동작 또는 소거 동작에 의해 일시적으로 스트레스를 받아 전압 분포가 쉬프트 된 상태일 수 있기 때문에, 초기 리드 동작을 수행할 때는 디폴트리드전압이 아닌 히스토리테이블(194)에 저장된 초기리드전압 이용하여 초기 리드 동작을 수행하기 위해서이다. 이러한 초기리드전압을 이용하여 초기 리드 동작을 수행하면 리드 리트라이에 의한 리드 횟수를 줄일 수 있다. 구체적으로, 입출력회로(I/O CIRCUITRY)(192)는 매핑 테이블에서 리드 요청에 포함된 논리 어드레스에 대응하는 물리어드레스를 확인한다. 입출력회로(192)는 확인한 물리어드레스를 통해 리드 동작이 수행될 블록이 포함된 플레인을 확인한다. 여기서, 설명의 편의를 위해, 물리어드레스에 대응하는 블록이 제1블록이고, 제1블록이 포함된 플레인이 제1플레인이라고 가정하여 설명하기로 한다. 그리고, 입출력회로(192)는 초기 리드 동작 여부를 판단하기 위해 제1플레인에 포함된 복수의 블록 중에서 리드 동작이 수행될 제1블록을 제외한 나머지 블록들 중에서 프로그램 동작 또는 소거 동작이 수행되었는지 확인한다. 판단결과, 제1플레인에 대해서 초기 리드 동작이 아닌 경우(NO)는 디폴트 리드전압을 이용하여 노멀리드동작을 수행한다. 이와 관련하여 후술에서 설명하기로 한다. 반면에, 제1플레인에 대해서 초기 리드 동작인 경우(YES), 입출력회로(192)는 제1플레인에 대응하는 초기리드전압이 존재하는지 판단하기 위해 히스토리 테이블(194)을 확인한다. 확인 결과, 히스토리 테이블(194)에 제1플레인에 대응하는 초기리드전압이 존재하지 않는 경우, 백그라운드리드전압테이블에서 제1백그라운드리드전압(BRV1)을 제1플레인에 대응하는 초기리드전압으로 설정하여 초기 리드 동작을 수행할 수 있다. 반면에, 히스토리 테이블(194)에 제1플레인에 대응하는 초기리드전압이 존재하는 경우, 입출력회로(192)는 제1플레인에 대응하는 초기 리드전압을 이용하여 초기 리드 동작을 수행할 수 있다. 즉, 입출력회로(192)는 초기 리드 동작을 수행하기 위해, 메모리장치(150)에 리드 커맨드와 함께 어드레스를 전송하고, 제1플레인에 대응하는 초기리드전압을 제어 신호로써 전송할 수 있다. 입출력회로(192)는 메모리 장치(150)로부터 초기리드전압을 이용하여 리드한 리드데이터를 수신하여 메모리(144)에 저장할 수 있다.
입출력회로(192)는 ECC 동작 수행 결과, 초기 리드 동작을 성공한 경우 호스트(102)에 리드데이터를 전송할 수 있다. 반면에, 입출력회로(192)는 ECC 동작 수행 결과, 초기 리드 동작이 실패인 경우, 디폴트리드전압을 이용하여 노멀리드 동작을 수행한다. 노멀 리드 동작을 수행하는 이유는, 초기 리드 동작을 1회 수행되었기 때문에 초기 리드 동작이 아니기 때문이다. 따라서, 입출력회로(192)는 노멀 리드 동작을 수행하기 위해 설정한 디폴트 리드 전압을 이용하여 호스트(102)로부터 전달받은 리드 요청에 대응하여 리드 동작을 수행할 수 있다. 여기서 노멀 리드 동작은 초기 리드 동작을 제외한 리드 요청에 대응하는 리드 동작을 나타낸다. 또한, 디폴트 리드 전압은 노멀 리드 동작을 수행하기 위해 설정된 기준전압으로써, 전압 공급 회로(151)를 통해 공급할 수 있다. 입출력회로(192)는 메모리 장치(150)로부터 디폴트 리드 전압을 이용하여 리드한 데이터를 수신하여 노멀 리드 동작의 성공 여부를 판단한다. 판단 결과, 노멀 리드 동작이 성공인 경우(YES), S215 단계를 수행한다. 반면에, 노멀 리드 동작이 실패인 경우(NO), 컨트롤러(130)는 디폴트 리드 전압을 수정하여 수정된 리드 전압을 이용하여 노멀 리드 리트라이 동작을 수행한다.
메모리 장치(150)에 포함된 전압공급회로(VOLTAGE SUPPLY)(151)는 디폴트 리드 전압(DRV), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 블록(BLK)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 예를 들어, 어느 하나의 블록(BLK)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 리드 동작 중, 전압 공급 회로(151)는 선택된 비휘발성 메모리 셀에 디폴트 리드 전압(DRV)을 공급할 수 있다. 블록(BLK)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(151)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 리드 동작 혹은 프로그램 동작 중, 전압 공급 회로(151)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 블록(BLK)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 동작 중, 전압 공급 회로(151)는 블록(BLK)에 삭제 전압(Vers)을 공급할 수 있다.
도 7은 본 발명의 일 실시예에 따른 초기리드전압을 설정하기 위한 메모리 시스템 동작 방법을 설명하기 위한 순서도이다. 도 7은 컨트롤러가 메모리 장치의 유휴시간, 즉 백그라운드 시간에, 백그라운드 리드 동작을 수행하여 초기 리드 동작을 수행할 때 인가할 초기 리드 전압을 사전에 설정하는 방법에 대해 설명하고 있다. 도 7을 설명하기 이전에 초기리드전압은 복수의 다이 또는 복수의 플레인 각각에 대응하여 관리될 수 있으며, 설명의 편의를 위해 복수의 플레인 각각에 대응하는 초기리드전압을 설정하기 위한 방법에 대해 설명하기로 한다.
도 7을 참조하면, S100단계에서, 컨트롤러(130)는 메모리 장치의 유휴시간에복수의 각 플레인에 대응하는 초기리드전압을 설정하기 위해, 메모리(144)에 포함된 히스토리 테이블(HISTORY TABLE, HT)(194)에서 복수의 플레인 각각에 대응하는 초기리드전압이 설정되어 있는지 확인하며, 초기리드전압이 설정되어 있지 않은 플레인에 대해서 초기리드전압을 산출하여 설정한다. 여기서, 복수의 플레인 각각에 대응하는 초기리드전압이 존재하는지 확인하기 위해 히스토리 테이블(194)에 저장된 플래그 정보를 이용하여 확인할 수 있다. 컨트롤러(130)는 히스토리 테이블(HISTORY TABLE, HT)(194)에 복수의 플레인 각각에 대응하는 초기리드전압이 설정되어 있는 경우, 초기리드전압을 설정하기 위한 동작을 수행하지 않는다. 이하, S101단계 내지 S113단계는 컨트롤러(130)가 초기 리드 동작 시 인가할 초기리드전압을 산출하는 방법에 관해 설명하기로 한다.
S101단계서, 컨트롤러(130)는 초기리드전압이 설정되어 있지 않은 플레인에 대한 초기리드전압을 설정하기 위한 백그라운드 리드 동작을 수행하기 이전에 마지막으로 수행된 동작이 리드 동작인지 확인한다. 여기서, 백그라운드 리드 동작은 백그라운드 프로그램/소거 동작, 또는 노멀 프로그램/소거 동작이 수행된 후 첫번째로 발생되는 리드 동작을 나타낸다. 다시 말해서, 백그라운드 리드 동작을 수행하기 위한 조건으로는 백그라운드 리드 동작 이전에 백그라운드 프로그램/소거 동작, 또는 노멀 프로그램/소거 동작이 수행되어야 한다. 구체적으로는, 마지막으로 수행된 동작이 리드 동작이면, 백그라운드 리드 동작 조건을 임의로 설정하기 위해, 복수의 블록 중 어느 하나의 블록에 백그라운드 프로그램 또는 백그라운드 소거 동작을 수행해야 한다. 반면에, 이전에 마지막으로 수행된 동작이 프로그램 동작 또는 소거 동작인 경우, 초기 리드 동작 조건을 만족하기 때문에 바로 백그라운드 리드 동작을 수행할 수 있다. 따라서, 컨트롤러(130)는 마지막으로 수행된 동작이 리드 동작인지 확인하여 초기 리드 동작 조건을 만족하는지 확인한다. 따라서, 컨트롤러(130)는 초기리드전압을 설정하기 위한 백그라운드 리드 동작을 수행하기 이전에 마지막으로 수행된 동작이 리드 동작인지 판단한다.
S101에 대해 판단 결과, 플레인에 마지막으로 수행된 동작이 리드 동작이 아닌 경우(N0), S105단계를 수행할 수 있다.
반면에, S101에 대해 판단 결과, 플레인에서 마지막으로 수행된 동작이 리드 동작인 경우(YES), S103단계에서, 컨트롤러(130)는 플레인에 포함된 복수의 블록 중 제1블록(BLK1)에 대해 제1백그라운드 프로그램 커맨드 또는 제1백그라운드 소거 커맨드를 발행하여 제1백그라운드 프로그램 또는 제1백그라운드 소거 동작을 수행한 후 S105단계를 수행한다. 여기서, 컨트롤러(130)는 제1백그라운드 프로그램 동작과 제1백그라운드 소거 동작 중 제1백그라운드 프로그램 동작이 오버헤드 측면에서 더 효과적이기에 제1백그라운드 프로그램 동작이 우선순위로 수행될 수 있다.
S105단계에서, 컨트롤러(130)는 제1블록(BLK1)을 제외한 복수의 블록 중에서 제2블록(BLK2)에 대한 백그라운드 리드 커맨드를 발행하여 제1백그라운드리드전압을 이용하여 백그라운드 리드 동작을 수행할 수 있다. 여기서, 컨트롤러(130)는 백그라운드 리드 커맨드를 발행할 때, 제1블록(BLK1)을 제외한 복수의 블록 중에서 오픈 블록 또는 소스 블록에 포함된 복수의 페이지 중 어느 하나의 유효 페이지에 대한 어드레스를 발행할 수 있다. 또한, 컨트롤러(130)는 백그라운드 리드 전압테이블(196)에 포함된 제1백그라운드 리드 전압을 제2블록(BLK2)에 대한 백그라운드 리드 전압으로 선택할 수 있다. 백그라운드 리드 전압테이블은 임의로 설정된 복수의 리드 전압을 포함할 수 있다. 컨트롤러(130)는 메모리장치(150)에 백그라운드 리드 커맨드를 전송한다. 이때, 컨트롤러(130)는 메모리장치(150)에 백그라운드 리드 커맨드와 함께 어드레스를 전송하고, 제2블록(BLK2)에 대한 백그라운드 리드 전압을 제어 신호로써 전송할 수 있다.
S107 단계에서, 컨트롤러(130)는 제2블록(BLK2)에 대한 백그라운드 리드 동작의 성공 여부를 판단한다. 구체적으로, 컨트롤러(130)는 메모리 장치(150)로부터 전달받은 데이터에 대해 ECC 동작을 수행하고, 수신된 데이터에서 검출된 에러 비트의 개수가 에러 정정 능력을 초과하는지 판단할 수 있다. 에러 비트의 개수가 에러 정정 능력을 초과하지 않는 경우 또는 데이터가 에러 비트를 포함하지 않는 경우 백그라운드 리드 동작을 성공한 것으로 판단하고, S109 단계를 수행한다. S109단계에서, 컨트롤러(130)는 제1백그라운드 리드 전압을 해당 블록이 포함된 플레인에 대응하는 초기리드전압으로써 히스토리 테이블에 저장하여 히스토리 테이블을 업데이트할 수 있다.
반면에, 에러 비트의 개수가 에러 정정 능력을 초과하는 경우 백그라운드 리드 동작을 실패한 것으로 판단하고(NO), S111단계를 수행한다. S111단계에 있어서, 컨트롤러(130)는 초기 리드 동작 조건을 충족시키기 위해 제2백그라운드 프로그램 또는 제2백그라운드 소거 동작을 수행한다. 그리고, 컨트롤러(130)는 제2백그라운드 프로그램 또는 제2백그라운드 소거 동작 수행이 완료되면, S113단계를 수행한다.
S113단계에 있어서, 컨트롤러(130)는 백그라운드 리드 전압 테이블에서 제제1백그라운드 리드 전압에서 제2백그라운드 리드전압으로 변경하여 제2블록(BLK2)에 대해 백그라운드 리드 리트라이 커맨드를 발행한다. 구체적으로, 컨트롤러(130)는 호스트(102)로부터 백그라운드 리드 리트라이 요청을 수신하지 않고 자체적으로 백그라운드 리드 리트라이 커맨드를 발행한다. 또한, 컨트롤러(130)는 제2블록(BLK2)에 포함된 복수의 페이지들 중 리드가 실패된 페이지에 대해 어드레스를 발행하고, 제2블록(BLK2)에 대한 백그라운드 리드 전압을 제1백그라운드 리드 전압에서 제2백그라운드 리드 전압으로 변경할 수 있다. 그리고, 컨트롤러(130)는 메모리장치(150)에 백그라운드 리드 리트라이 커맨드를 전송한다. 이때, 컨트롤러(130)는 메모리장치(150)에 백그라운드 리드 리트라이 커맨드와 함께 어드레스를 전송하고, 제2블록(BLK2)에 대한 리드 리트라이 전압을 제어 신호로써 전송할 수 있다.
다시 S107 단계에서, 컨트롤러(130)는 메모리 장치(150)가 백그라운드 리드 리트라이 커맨드에 응답하여, 제2백그라운드리드전압을 이용하여 백그라운드 리드 리트라이 동작을 수행하여 리드한 데이터를 전달받아 제2블록(BLK2)에 대한 백그라운드 리드 동작의 성공 여부를 판단한다. 구체적으로, 컨트롤러(130)는 메모리 장치(150)로부터 전달받은 데이터에 대해 ECC 동작을 수행하고, 수신된 데이터에서 검출된 에러 비트의 개수가 에러 정정 능력을 초과하는지 판단할 수 있다. 에러 비트의 개수가 에러 정정 능력을 초과하지 않는 경우 또는 데이터가 에러 비트를 포함하지 않는 경우 백그라운드 리드 리트라이 동작을 성공한 것으로 판단하고, S109 단계를 수행한다. S109단계에서, 컨트롤러(130)는 제2백그라운드 리드 전압을 제2블록(BLK2)이 포함된 플레인에 대응하는 초기리드전압으로 설정하여 히스토리 테이블에 저장하여 히스토리 테이블을 업데이트할 수 있다.
반면에, 에러 비트의 개수가 에러 정정 능력을 초과하는 경우 백그라운드 리드 리트라이 동작을 실패한 것으로 판단하고(NO), S111단계를 재수행한다. 여기서, 컨트롤러(130)는 백그라운드 리드 리트라이 동작을 재수행할 때, 백그라운드리드전압테이블에 포함된 개수만큼 제2블록(BLK2)에 대해 백그라운드 리드 리트라이 커맨드를 발행할 수 있다. 만약, 백그라운드리드전압테이블에 포함된 개수만큼 백그라운라운드 리드 리트라이 동작을 수행하여도 리드 실패가 발생하면, 제2블록(BLK2)이 포함된 플레인에 대응하는 초기리드전압은 INVALID로 저장할 수 있다.
도 8은 본 발명의 일 실시예에 따른 리드 동작을 수행하는 메모리 시스템 동작 방법을 설명하기 위한 순서도이다.
도 8을 참조하면, S201단계에서, 컨트롤러(130)는 호스트(102)로부터 리드 요청 및 논리 어드레스를 수신한다.
S203단계에서, 컨트롤러(130)는 호스트(102)로부터 수신한 리드 요청이 초기 리드 요청인지 판단한다. 여기서, 초기 리드 요청은 동일한 플레인 또는 동일한 다이에 포함된 복수의 블록 중에서 어느 하나의 블록에 프로그램 또는 소거 동작이 수행한 직후에, 프로그램 또는 소거 동작이 수행된 블록을 제외한 복수의 블록 중 어느 하나의 블록에 대해 호스트로부터 리드 요청을 받은 것을 나타낸다. 여기서, 초기리드요청을 확인하는 이유는 초기 리드 요청 이전에 수행된 프로그램 동작 또는 소거 동작에 의해 일시적으로 스트레스를 받아 전압 분포가 쉬프트 된 상태일 수 있기 때문에, 초기리드요청 발생 시 인가할 초기리드전압 이용하기 위해서이다. 이러한 초기 리드 요청에 대응하여 초기 리드 동작을 수행하기 위해, 도 7을 통해 히스토리 테이블에 저장한 복수의 플레인 각각에 대응하는 초기리드전압들을 이용한다. 히스토리 테이블에 저장된 초기리드전압을 이용하여 초기 리드 동작을 수행하면 리드 리트라이에 의한 리드 횟수를 줄일 수 있다.
구체적으로, 컨트롤러(130)는 매핑 테이블에서 호스트(102)로부터 수신한 논리 어드레스에 대응하는 물리어드레스를 확인한다. 컨트롤러(130)는 확인한 물리어드레스를 통해 리드 동작이 수행될 제j블록이 포함된 제N플레인을 확인한다. 그리고, 컨트롤러(130)는 제N플레인에 포함된 복수의 블록 중에서 리드 요청이 수행될 블록을 제외한 나머지 블록들 중에서 프로그램 동작 또는 소거 동작이 수행되었는지 확인하여 리드 요청이 초기 리드 요청인지 판단한다.
판단결과, 호스트(102)로부터 수신한 리드 요청이 초기 리드 요청이 아닌 경우(NO), S217단계를 수행하며 후술에서 설명하기로 한다.
반면에, 판단 결과, 호스트(102)로부터 수신한 리드 요청이 초기 리드 요청인 경우(YES), S205단계 및 207단계에서, 컨트롤러(130)는 제N플레인에 대응하는 초기리드전압이 존재하는지 판단하기 위해 히스토리 테이블을 확인한다. 확인 결과, 히스토리 테이블에 제N플레인에 대응하는 초기리드전압이 비어있지 않는 경우(NO), S211단계를 수행한다. 반면에, S207단계에서, 히스토리 테이블에 제N플레인에 대응하는 초기리드전압이 비어있는 경우(YES), S209 단계에서, 컨트롤러(130)는 백그라운드리드전압테이블에서 제1백그라운드리드전압을 제N플레인에 대응하는 초기리드전압으로 설정하여 S211단계를 수행한다.
S211단계에 있어서, 컨트롤러(130)는 제N플레인에 대응하는 초기 리드전압을 이용하여 초기 리드 동작을 수행할 수 있다. 즉, 컨트롤러(130)는 호스트(102)로부터 전달받은 초기 리드 요청을 수행하기 위해, 메모리장치(150)에 초기 리드 커맨드를 전송한다. 이때, 컨트롤러(130)는 메모리장치(150)에 초기 리드 커맨드와 함께 어드레스를 전송하고, 제N플레인에 대응하는 초기리드전압을 제어 신호로써 전송할 수 있다.
S213 단계에서, 컨트롤러(130)는 메모리 장치(150)로부터 초기리드전압을 이용하여 리드한 데이터를 수신하여 초기 리드 동작의 성공 여부를 판단한다. 구체적으로, 컨트롤러(130)는 메모리 장치(150)로부터 전달받은 데이터에 대해 ECC 동작을 수행하고, 수신된 데이터에서 검출된 에러 비트의 개수가 에러 정정 능력을 초과하는지 판단할 수 있다. 에러 비트의 개수가 에러 정정 능력을 초과하지 않는 경우 또는 데이터가 에러 비트를 포함하지 않는 경우, 초기 리드 동작을 성공한 것으로 판단하고(YES), S215 단계를 수행한다. S215단계에서, 컨트롤러(130)는 호스트(102)에 데이터를 전송한다.
반면에, 에러 비트의 개수가 에러 정정 능력을 초과하는 경우 초기 리드 동작을 실패한 것으로 판단하고(NO), S217단계를 통해 컨트롤러(130)는 노멀리드 동작을 수행한다. 노멀 리드 동작을 수행하는 이유는, S211단계에서 리드 동작이 1회 수행되었기 때문에 초기 리드 동작 조건을 만족하지 않기 때문이다. 따라서, 컨트롤러(130)는 노멀 리드 동작을 수행하기 위해 설정한 디폴트 리드 전압을 이용하여 호스트로부터 전달받은 리드 요청에 대응하여 리드 동작을 수행할 수 있다. 여기서 노멀 리드 동작은 초기 리드 동작을 제외한 호스트로부터 전달받은 리드 요청에 대응하하는 리드 동작을 나타낸다. 또한, 디폴트 리드 전압은 노멀 리드 동작을 수행하기 위해 설정된 기준전압을 나타낸다.
S219단계에서, 컨트롤러(130)는 메모리 장치(150)로부터 디폴트 리드 전압을 이용하여 리드한 데이터를 수신하여 노멀 리드 동작의 성공 여부를 판단한다. 판단 결과, 노멀 리드 동작이 성공인 경우(YES), S215 단계를 수행한다. 반면에, 노멀 리드 동작이 실패인 경우(NO), 컨트롤러(130)는 디폴트 리드 전압을 수정하여 수정된 리드 전압을 이용하여 노멀 리드 리트라이 동작을 수행한 후, S219단계를 재수행한다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (27)

  1. 복수의 블록들을 포함하는 복수의 비휘발성 메모리를 포함하는 메모리 장치 및 히스토리테이블 및 백그라운드리드전압테이블을 포함하는 메모리와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템이 있어서,
    상기 컨트롤러는,
    상기 메모리 장치의 유휴시간에, 상기 복수의 비휘발성 메모리 중에서 초기리드전압이 설정되어 있지 않은 비휘발성 메모리에 대해 백그라운드 리드 동작을 수행하여 초기 리드 전압을 산출하여 히스토리 테이블에 저장하며,
    호스트로부터 수신한 리드 요청에 대응하여 리드 동작을 수행할 때, 상기 리드 동작이 초기 리드 동작인 경우, 상기 히스토리 버퍼에서 상기 초기 리드 동작이 수행될 비휘발성 메모리에 대응하는 초기리드전압을 선택하여 초기 리드 동작을 수행하는
    메모리 시스템.
  2. 제1항에 있어서,
    상기 초기 리드 동작은,
    어느 하나의 비휘발성 메모리에 포함된 복수의 블록 중에서 어느 하나의 블록에 대해 프로그램 동작 또는 소거 동작이 수행된 직후, 발생하는 리드 동작을 나타내며, 상기 리드 동작은 복수의 블록 중에서 상기 프로그램 동작 또는 소거 동작이 수행된 블록과 다른 블록에서 수행되는 메모리 시스템.
  3. 제1항에 있어서,
    상기 컨트롤러는,
    상기 초기리드전압이 설정되어 있지 않은 상기 비휘발성 메모리에서 마지막으로 수행된 동작이 리드 동작이 수행되었는지 확인하는 메모리 시스템.
  4. 제3항에 있어서,
    상기 컨트롤러는,
    상기 초기리드전압이 설정되어 있지 않은 상기 비휘발성 메모리에서 마지막으로 수행된 동작이 리드 동작인 경우, 상기 비휘발성 메모리에 포함된 복수의 블록 중에서 어느 하나의 블록에 대해 제1백그라운드 프로그램 동작 또는 제1백그라운드 소거 동작을 수행하는 메모리 시스템.
  5. 제3항에 있어서,
    상기 컨트롤러는,
    상기 초기리드전압이 설정되어 있지 않은 상기 비휘발성 메모리에서 마지막으로 수행된 동작이 리드 동작이 아닌 경우, 상기 비휘발성 메모리에 포함된 상기 복수의 블록 중에서 프로그램 동작 또는 소거 동작이 수행된 블록과 다른 어느 하나의 블록에 대해 상기 백그라운드 리드 동작을 수행하는 메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는
    상기 메모리에 포함된 백그라운드리드전압테이블에 저장되어 있는 복수의 백그라운드리드전압 중에서 어느 하나의 백그라운드리드전압을 선택하여 상기 백그라운드 리드 동작을 수행하고, 상기 백그라운드 리드 동작이 성공하면, 상기 선택된 백그라운드리드전압을 상기 비휘발성 메모리에 대응하는 초기리드전압으로 설정하여 히스토리테이블에 저장하는 메모리 시스템.
  7. 제6항에 있어서,
    상기 컨트롤러는,
    상기 백그라운드 리드 동작을 실패하면, 상기 비휘발성 메모리에 대해 제2백그라운드 프로그램 동작 또는 제2백그라운드 소거 동작을 수행한 후, 상기 백그라운드리드전압을 변경하여, 상기 비휘발성 메모리에 대해 백그라운드 리드 리트라이 동작을 수행하는 메모리 시스템.
  8. 제7항에 있어서,
    상기 컨트롤러는
    상기 백그라운드 리드 리트라이 동작이 성공인 경우, 상기 변경된 백그라운드리드전압을 상기 비휘발성 메모리에 대응하는 초기리드전압으로 설정하여 상기 히스토리 테이블에 저장하는
    메모리 시스템.
  9. 제6항에 있어서,
    상기 백그라운드리드전압테이블에 포함된 복수의 백그라운드 리드전압은,
    상기 백그라운드 리드 동작을 수행하기 위해, 임의로 설정될 수 있으며, 호스트의 리드요청에 대응하는 리드 동작이 초기 리드 동작이 아닌 경우 적용되는 디폴트 리드 전압을 기준으로 소정의 오프셋만큼 쉬프트하여 설정된 리드 전압으로써, 서로 상이한 리드 전압으로 설정된 메모리 시스템.
  10. 제 1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 전달받은 리드 요청에 대응하여 초기 리드 동작을 수행할 때, 상기 히스토리 테이블에 상기 초기 리드 동작이 수행될 상기 비휘발성 메모리에 대응하는 초기리드전압이 존재하지 않는 경우, 상기 백그라운드리드전압테이블에서 복수의 백그라운드리드전압 중 어느 하나를 이용하여 초기 리드 동작을 수행하는
    메모리 시스템.
  11. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 전달받은 리드 요청에 대응하여 초기 리드 동작을 수행한 결과, 초기 리드 동작이 실패인 경우, 1회 리드 동작이 수행되었기에 상기 호스트로부터 전달받은 리드 요청을 노멀 리드 요청으로 판단하여, 디폴트 리드 전압을 이용하여 노멀 리드 동작을 수행하는 메모리 시스템.
  12. 제1항에 있어서,
    상기 컨트롤러는,
    상기 호스트로부터 전달받은 리드 요청에 대응하여 수행될 리드 동작이 초기 리드 동작이 아닌 경우, 디폴트리드전압을 이용하여 상기 리드 요청에 대응하여 노멀 리드 동작을 수행하는
    메모리 시스템.
  13. 제1항에 있어서,
    상기 복수의 비휘발성 메모리는 복수의 다이 또는 복수의 플레인을 포함하는 메모리 시스템.
  14. 복수의 블록들을 포함하는 복수의 비휘발성 메모리를 포함하는 메모리 장치; 및 히스토리테이블 및 백그라운드리드전압테이블을 포함하는 메모리와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템 동작 방법에 있어서,
    상기 메모리 장치의 유휴시간에, 상기 복수의 비휘발성 메모리 중에서 초기리드전압이 설정되어 있지 않은 비휘발성 메모리에 대해 백그라운드리드전압테이블포함된 복수의 백그라운드리드전압 중에서 어느 하나의 백그라운드리드전압을 선택하여 백그라운드 리드 동작을 수행하는 단계; 및
    상기 백그라운드 리드 동작이 성공인 경우, 상기 선택된 백그라운드리드전압을 상기 비휘발성 메모리에 대응하는 초기 리드 전압으로 설정하여 히스토리 테이블에 저장하는 단계; 및
    를 포함하는 메모리 시스템 동작 방법.
  15. 제14항에 있어서,
    상기 초기 리드 동작은,
    어느 하나의 비휘발성 메모리에 포함된 복수의 블록 중에서 어느 하나의 블록에 대해 프로그램 동작 또는 소거 동작이 수행된 직후, 발생하는 리드 동작을 나타내며, 상기 리드 동작은 복수의 블록 중에서 상기 프로그램 동작 또는 소거 동작이 수행된 블록과 다른 블록에서 수행되는 메모리 시스템 동작 방법.
  16. 제14항에 있어서,
    상기 컨트롤러는,
    상기 초기리드전압이 설정되어 있지 않은 상기 비휘발성 메모리에서 마지막으로 수행된 동작이 리드 동작이 수행되었는지 확인하는 메모리 시스템 동작 방법.
  17. 제16항에 있어서,
    상기 컨트롤러는,
    상기 초기리드전압이 설정되어 있지 않은 상기 비휘발성 메모리에서 마지막으로 수행된 동작이 리드 동작인 경우, 상기 비휘발성 메모리에 포함된 복수의 블록 중에서 어느 하나의 블록에 대해 제1백그라운드 프로그램 동작 또는 제1백그라운드 소거 동작을 수행하는 메모리 시스템 동작 방법.
  18. 제16항에 있어서,
    상기 컨트롤러는,
    상기 초기리드전압이 설정되어 있지 않은 상기 비휘발성 메모리에서 마지막으로 수행된 동작이 리드 동작이 아닌 경우, 상기 비휘발성 메모리에 포함된 상기 복수의 블록 중에서 프로그램 동작 또는 소거 동작이 수행된 블록과 다른 어느 하나의 블록에 대해 상기 백그라운드 리드 동작을 수행하는 메모리 시스템 동작 방법.
  19. 제14항에 있어서,
    상기 컨트롤러는
    상기 메모리에 포함된 백그라운드리드전압테이블에 저장되어 있는 복수의 백그라운드리드전압 중에서 어느 하나의 백그라운드리드전압을 선택하여 상기 백그라운드 리드 동작을 수행하고, 상기 백그라운드 리드 동작이 성공하면, 상기 선택된 백그라운드리드전압을 상기 비휘발성 메모리에 대응하는 초기리드전압으로 설정하여 히스토리테이블에 저장하는 메모리 시스템 동작 방법.
  20. 제19항에 있어서,
    상기 컨트롤러는,
    상기 백그라운드 리드 동작을 실패하면, 상기 비휘발성 메모리에 대해 제2백그라운드 프로그램 동작 또는 제2백그라운드 소거 동작을 수행한 후, 상기 백그라운드리드전압을 변경하여, 상기 비휘발성 메모리에 대해 백그라운드 리드 리트라이 동작을 수행하는 메모리 시스템 동작 방법.
  21. 제20항에 있어서,
    상기 컨트롤러는
    상기 백그라운드 리드 리트라이 동작이 성공인 경우, 상기 변경된 백그라운드리드전압을 상기 비휘발성 메모리에 대응하는 초기리드전압으로 설정하여 상기 히스토리 테이블에 저장하는 메모리 시스템 동작 방법.
  22. 제19항에 있어서,
    상기 백그라운드리드전압테이블에 포함된 복수의 백그라운드 리드전압은,
    상기 백그라운드 리드 동작을 수행하기 위해, 임의로 설정될 수 있으며, 호스트의 리드요청에 대응하는 리드 동작이 초기 리드 동작이 아닌 경우 적용되는 디폴트 리드 전압을 기준으로 소정의 오프셋만큼 쉬프트하여 설정된 리드 전압으로써, 서로 상이한 리드 전압으로 설정된 메모리 시스템 동작 방법.
  23. 복수의 비휘발성 메모리를 포함하는 메모리 장치 및 상기 메모리 장치를 제어하는 컨트롤러는 포함하는 메모리 시스템 동작 방법에 있어서,
    호스트로부터 리드 요청 및 어드레스를 수신하는 단계;
    상기 어드레스를 기반으로 상기 리드 요청에 대응하여 리드 동작이 수행될 비휘발성 메모리를 확인하여 초기 리드 동작 여부를 확인하는 단계;
    상기 리드 동작이 초기 리드 동작인 경우, 상기 비휘발성 메모리에 대응하는 초기리드전압이 히스토리 테이블에 저장되어 있는지 판단하기 위해 상기 히스토리테이블을 확인하는 단계; 및
    상기 히스토리테이블에 상기 비휘발성메모리에 대응하는 초기 리드 전압이 존재하는 경우, 상기 초기리드전압을 이용하여 상기 비휘발성 메모리에 대해 초기 리드 동작을 수행하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  24. 제23항에 있어서,
    상기 히스토리테이블에 상기 비휘발성메모리에 대응하는 초기 리드 전압이 존재하지 않는 경우, 백그라운드리드전압테이블에 저장된 복수의 백그라운드리드전압 중에서 어느 하나를 이용하여 상기 비휘발성 메모리에 대해 초기 리드 동작을 수행하는 단계를 더 포함하는
    메모리 시스템 동작 방법.
  25. 제23항에 있어서,
    상기 어드레스를 기반으로 상기 리드 요청에 대응하여 리드 동작이 수행될 비휘발성 메모리를 확인하여 초기 리드 동작 여부를 확인하는 단계에 있어서,
    상기 리드 동작이 초기 리드 동작이 아닌 경우, 노멀 리드 요청에 인가하기 위해 설정된 디폴트리드전압을 이용하여 상기 리드 요청에 대응하여 노멀 리드 동작을 수행하는
    메모리 시스템.
  26. 제23항에 있어서,
    상기 초기리드전압을 이용하여 상기 비휘발성 메모리에 대해 초기 리드 동작을 수행하는 단계에 있어서,
    상기 비휘발성 메모리에 대해 초기 리드 동작이 실패인 경우, 1회 리드 동작이 수행되었기에 상기 호스트로부터 전달받은 리드 요청을 노멀 리드 요청으로 판단하는 단계; 및
    노멀 리드 요청에 인가하기 위해 설정된 디폴트 리드 전압을 이용하여 노멀 리드 동작을 수행하는 단계
    를 포함하는 메모리 시스템 동작 방법.
  27. 제23항에 있어서,
    상기 복수의 비휘발성 메모리는 복수의 다이 또는 복수의 플레인을 포함하는 메모리 시스템 동작 방법.
KR1020200030183A 2020-03-11 2020-03-11 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법 KR20210114718A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200030183A KR20210114718A (ko) 2020-03-11 2020-03-11 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법
US16/998,530 US11392322B2 (en) 2020-03-11 2020-08-20 Memory system for read operation and operating method thereof
CN202011117210.0A CN113393886A (zh) 2020-03-11 2020-10-19 用于读取操作的存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200030183A KR20210114718A (ko) 2020-03-11 2020-03-11 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법

Publications (1)

Publication Number Publication Date
KR20210114718A true KR20210114718A (ko) 2021-09-24

Family

ID=77616531

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200030183A KR20210114718A (ko) 2020-03-11 2020-03-11 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법

Country Status (3)

Country Link
US (1) US11392322B2 (ko)
KR (1) KR20210114718A (ko)
CN (1) CN113393886A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11894080B2 (en) * 2022-04-29 2024-02-06 Sandisk Technologies Llc Time-tagging read levels of multiple wordlines for open block data retention

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102500222B1 (ko) 2016-03-28 2023-02-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20180064088A (ko) 2016-12-05 2018-06-14 에스케이하이닉스 주식회사 메모리 제어 장치 및 방법
KR102611851B1 (ko) 2016-12-29 2023-12-11 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이의 동작 방법
KR102347184B1 (ko) * 2017-05-23 2022-01-04 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
US11086705B2 (en) * 2019-03-18 2021-08-10 International Business Machines Corporation Managing the reliability of pages in non-volatile random access memory

Also Published As

Publication number Publication date
US11392322B2 (en) 2022-07-19
CN113393886A (zh) 2021-09-14
US20210286556A1 (en) 2021-09-16

Similar Documents

Publication Publication Date Title
KR20210111527A (ko) 메모리 시스템에서 가비지 컬렉션을 수행하는 장치 및 방법
CN112445723A (zh) 用于在存储器系统中的传输映射信息的装置和方法
KR20210000877A (ko) 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법
KR20220001222A (ko) 베드 블록을 처리하는 메모리 시스템 및 동작 방법
KR20210112548A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20220043432A (ko) 메모리 시스템에서 읽기 전압을 제어하는 장치 및 방법
KR20220048569A (ko) 메모리 시스템에서 저장 공간을 제어하는 장치 및 방법
US11327659B2 (en) Apparatus and method for improving input/output throughput of memory system
KR20210124705A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20210121654A (ko) 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법
KR20210092957A (ko) 메모리 시스템 내 데이터 오류를 처리하는 장치 및 방법
KR20220090020A (ko) 비휘발성 메모리 시스템이 생성한 메타데이터를 전송하는 장치 및 방법
KR20220103378A (ko) 메모리 시스템에 저장된 데이터를 처리하는 장치 및 방법
KR20210131058A (ko) 메모리 시스템 내 데이터를 보호하는 장치 및 방법
KR20210114718A (ko) 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20220049230A (ko) 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법
US20210365183A1 (en) Apparatus and method for increasing operation efficiency in data processing system
KR20230035811A (ko) 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법
KR20220032826A (ko) 메모리 시스템 내 맵 정보를 제어 및 저장하는 장치 및 방법
KR20230056901A (ko) 메모리 장치에 데이터를 프로그램하는 장치 및 방법
KR20220086934A (ko) 비휘발성 메모리 시스템의 저널링 제어 장치 및 방법
KR20220120859A (ko) 메모리 시스템 내 에러 정정 코드를 사용하는 장치 및 방법
KR20220032816A (ko) 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법
KR20210083888A (ko) 입출력 성능이 향상된 메모리 시스템 및 그의 동작 방법
KR20210083941A (ko) 메모리 시스템의 입출력 성능을 향상시키는 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination