KR20230035811A - 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법 - Google Patents

데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR20230035811A
KR20230035811A KR1020210118270A KR20210118270A KR20230035811A KR 20230035811 A KR20230035811 A KR 20230035811A KR 1020210118270 A KR1020210118270 A KR 1020210118270A KR 20210118270 A KR20210118270 A KR 20210118270A KR 20230035811 A KR20230035811 A KR 20230035811A
Authority
KR
South Korea
Prior art keywords
data
memory
program
host
controller
Prior art date
Application number
KR1020210118270A
Other languages
English (en)
Inventor
정기조
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210118270A priority Critical patent/KR20230035811A/ko
Priority to US17/592,425 priority patent/US20230073200A1/en
Priority to CN202210383051.1A priority patent/CN115756298A/zh
Priority to TW111133525A priority patent/TW202316259A/zh
Priority to DE102022209179.5A priority patent/DE102022209179A1/de
Publication of KR20230035811A publication Critical patent/KR20230035811A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1673—Details of memory controller using buffers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)
  • Multi Processors (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 기술은 프로그램 명령을 제출큐(submission queue)에 저장하고, 상기 프로그램 명령에 대응하는 프로그램 데이터를 호스트 데이터 버퍼에 저장 하는 호스트; 및 상기 프로그램 명령에 대응하는 상기 프로그램 데이터를 획득한 후 사전 완료 통지를 상기 호스트에 전송하고, 내부 메모리의 동작 상태를 바탕으로 상기 호스트 데이터 버퍼에 저장된 상기 프로그램 데이터를 획득 하며, 상기 프로그램 데이터에 대응하는 프로그램 동작이 완료되면 상기 호스트 데이터 버퍼 내 상기 프로그램 데이터를 해제(release)하기 위한 해제(release) 요청을 상기 호스트에 전송 하는 메모리 시스템을 포함하는 데이터 처리 시스템를 제공한다.

Description

데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법{APPARATUS AND METHOD FOR CONTROLLING A SHARED MEMORY IN A DATA PROCESSING SYSTEM}
본 발명은 메모리 시스템을 포함하는 데이터 처리 시스템에 관한 것으로서, 구체적으로 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법에 관한 것이다.
메모리 시스템(memory system) 혹은 데이터 저장 장치(data storage device)를 포함하는 데이터 처리 시스템(data processing system)은, 데이터 저장 장치에 보다 많은 데이터를 저장하고, 데이터 저장 장치에 데이터를 보다 빠르게 저장하며, 데이터 저장 장치에 저장된 데이터를 보다 빠르게 출력하도록 개발되고 있다. 데이터 저장 장치는 데이터를 저장하기 위한 비휘발성 메모리 셀 및/혹은 휘발성 메모리 셀을 포함할 수 있다.
본 발명의 일 실시예는 메모리 시스템의 복잡도 및 성능 저하를 피하고, 메모리 장치의 사용 효율을 개선하여, 메모리 장치에 저장되는 데이터를 안전하게 보호하고 신속하게 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 혹은 그것의 동작 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예는 데이터 처리 시스템 내 호스트와 메모리 시스템 간 명령 혹은 데이터를 주고받는 데이터 통신의 속도가 메모리 시스템 내에서 수행되는 데이터 입출력 동작의 속도에 비해 빠른데 비하여, 메모리 시스템 내부에 호스트의 명령을 처리하기 위한 자원의 한계로 인하여, 호스트와 메모리 시스템 간 데이터 통신에 병목 현상이 발생하는 것을 줄이거나 피하기 위해, 메모리 시스템이 호스트 내 공유할 수 있는 메모리 영역을 사용하는 방법과 장치를 제공할 수 있다. 구체적으로, 메모리 시스템은 호스트로부터 전송될 쓰기 요청과 프로그램 데이터를 확인하고, 메모리 시스템 내 데이터 버퍼의 상태에 대응하여 프로그램 데이터를 데이터 버퍼로 가져올 것인지 호스트 내 공유 메모리 영역으로 이동시킬 것인지를 판단할 수 있다.
메모리 시스템은 쓰기 요청에 대응하여 쓰기 요청과 프로그램 데이터를 수신 완료했다는 제1 해제(release) 신호와 공유 메모리 영역에 저장된 프로그램 데이터를 수신 완료했다는 제2 해제(release) 신호를 호스트에 전송할 수 있다. 호스트는 메모리 시스템이 전송하는 서로 다른 해제 신호에 대응하여 호스트 메모리를 관리, 제어할 수 있어, 효율성이 증대되고 오버헤드(overheads)를 줄일 수 있다. 메모리 시스템이 호스트가 제공하는 공유 메모리의 할당하거나 해제하는 신호 혹은 요청을 전송할 수 있어, 메모리 시스템은 공유 메모리를 제어하는 데 투명성을 확보할 수 있고, 호스트는 공유 메모리의 동작 상태를 보다 명확하게 모니터링할 수 있다. 호스트는 공유 메모리의 동작 상태에 대응하여, 공유 메모리의 추가 할당 혹은 공유 메모리의 다른 용도의 전환을 시도할 수 있어, 호스트 내 자원 가용성을 개선할 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들은 메모리 시스템, 메모리 시스템에 포함되는 컨트롤러 혹은 메모리 시스템을 포함하는 데이터 처리 장치를 제공할 수 있다.
본 발명의 일 실시 예에 따른 데이터 처리 시스템은 프로그램 명령을 제출큐(submission queue)에 저장하고, 상기 프로그램 명령에 대응하는 프로그램 데이터를 호스트 데이터 버퍼에 저장 하는 호스트; 및 상기 프로그램 명령에 대응하는 상기 프로그램 데이터를 획득한 후 사전 완료 통지를 상기 호스트에 전송하고, 내부 메모리의 동작 상태를 바탕으로 상기 호스트 데이터 버퍼에 저장된 상기 프로그램 데이터를 획득 하며, 상기 프로그램 데이터에 대응하는 프로그램 동작이 완료되면 상기 호스트 데이터 버퍼 내 상기 프로그램 데이터를 해제(release)하기 위한 해제(release) 요청을 상기 호스트에 전송 하는 메모리 시스템을 포함할 수 있다.
또한, 상기 호스트는 상기 호스트는 상기 프로그램 명령과 상기 프로그램 데이터를 생성하는 어플리케이션; 및 상기 제출큐와 상기 제출큐에 대응하는 완료큐를 쌍으로 제어하고, 상기 호스트 데이터 버퍼와 상기 호스트 데이터 버퍼에 대응하는 버퍼 해제 큐 를 쌍으로 제어하는 적어도 하나의 입출력 코어를 포함할 수 있다.
또한, 상기 호스트는 상기 프로그램 명령과 상기 프로그램 데이터에 대해 상기 메모리 시스템에 통지하고, 상기 적어도 하나의 입출력 코어는 상기 메모리 시스템이 상기 제출큐, 상기 호스트 데이터 버퍼에 저장된 정보를 획득하고, 상기 완료큐와 상기 버퍼 해제 큐에 정보를 저장하도록 지원하며, 상기 적어도 하나의 입출력 코어는 상기 완료큐에 저장된 정보에 대응하여 상기 제출큐의 정보를 삭제하고, 상기 버퍼 해제 큐에 저장된 정보에 대응하여 상기 호스트 데이터 버퍼에 저장된 데이터를 삭제할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템은 복수의 비휘발성 메모리 셀을 포함하고 데이터 입출력 동작을 수행하는 저장 장치; 및 상기 저장 장치 및 외부 장치와 데이터 통신을 통해 상기 데이터 입출력 동작에 대응하는 데이터를 송수신하며, 상기 외부 장치에 포함된 프로그램 명령에 대응하는 프로그램 데이터를 획득하고 상기 프로그램 명령에 대응하는 사전 완료 통지를 전송 한 후, 상기 프로그램 데이터가 상기 저장 장치에 프로그램되면 상기 프로그램 데이터의 해제(release)을 위한 해제(release) 요청을 상기 외부 장치에 전송 하는 컨트롤러를 포함할 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템은 복수의 비휘발성 메모리 셀을 포함하고 데이터 입출력 동작을 수행하는 메모리 장치; 상기 데이터 입출력 동작에 관련된 데이터를 임시 저장하는 내부 메모리; 및 외부 장치가 전송할 프로그램 명령을 획득한 후, 상기 내부 메모리의 동작 상태에 대응하여 상기 프로그램 명령에 대응하는 프로그램 데이터의 획득 여부를 결정하고, 상기 프로그램 데이터에 대응하는 사전 완료 통지를 상기 외부 장치에 전송하며, 상기 프로그램 데이터를 획득하여 상기 프로그램 데이터를 상기 내부 메모리에 저장하고, 상기 데이터 버퍼에 저장된 상기 프로그램 데이터가 상기 복수의 비휘발성 메모리 셀에 프로그램되면 상기 프로그램 데이터의 해제(release) 요청을 상기 외부 장치에 전송하는 컨트롤러를 포함할 수 있다.
또한, 상기 컨트롤러는 상기 프로그램 요청은 상기 외부 장치의 제1 영역에서 획득하고, 상기 프로그램 데이터는 상기 외부 장치의 제2 영역에서 획득하며, 상기 사전 완료 통지는 상기 외부 장치의 제3 영역에 포함시키고, 상기 해제(release) 요청은 상기 외부 장치의 제4 영역에 포함시킬 수 있다.
또한, 상기 컨트롤러는 상기 프로그램 데이터를 상기 외부 장치로부터 획득한 후 상기 사전 완료 통지를 상기 외부 장치에 전송할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 일 실시 예에 따른 메모리 시스템은 외부 장치에서 전달된 명령에 대응하는 데이터 입출력 동작을 수행하는 과정에서 데이터 입출력 성능을 향상시킬 수 있다.
또한, 본 발명의 일 실시 예에 따른 메모리 시스템은 데이터 입출력 동작을 수행하는 과정에서 사용되는 자원을 효율적으로 관리할 수 있고, 데이터 입출력 성능을 향상시키기 위해 자원이 불필요하게 소요되는 것을 억제할 수 있다.
또한, 본 발명의 일 실시 예에 따른 메모리 시스템은 호스트의 프로그램 명령에 대응하는 데이터를 호스트 내 공유 메모리에 임시 저장하여, 메모리 시스템 내 자원의 한계를 넘어 데이터 입출력 동작의 효율을 개선할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 데이터 처리 시스템을 설명한다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 4는 도 1~3에서 설명한 컨트롤러의 내부 계층을 설명한다.
도 5는 데이터 처리 시스템 내 호스트와 메모리 시스템의 데이터 입출력 동작의 제1예를 설명한다.
도 6은 메모리 시스템의 호스트 내 메모리를 접근하는 예를 설명한다.
도 7은 데이터 처리 시스템 내 호스트와 메모리 시스템의 데이터 입출력 동작의 제2예를 설명한다.
도 8은 메모리 시스템의 동작 방법을 설명한다.
도 9는 호스트의 동작 방법을 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 데이터 처리 시스템을 설명한다.
도 1을 참조하면, 데이터 처리 시스템은 호스트(102)와 메모리 시스템(110)을 포함할 수 있다. 호스트(102)는 컴퓨팅 장치, 모바일 장치 혹은 네트워크 장치 등을 포함할 수 있고, 메모리 시스템(110)은 호스트(102)의 요청에 따라 데이터를 저장하거나, 저장된 데이터를 출력할 수 있다. 도 1에서는 중앙 처리 장치(CPU, 104) 혹은 어플리케이션(App, 104)을 포함하는 컴퓨팅 장치를 호스트(102)의 예로, 컴퓨팅 장치에 포함된 저장 장치(SSD)를 메모리 시스템(110)의 예로서 이해할 수 있다. 호스트(102)와 메모리 시스템(110)의 구성은 실시예마다 달라질 수 있다.
호스트(102)와 메모리 시스템(110)은 데이터 통신을 수행할 수 있는 인터페이스 장치를 포함할 수 있다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 PCI Express 인터페이스 혹은 NVMe(NVM Express) 인터페이스를 포함할 수 있다. NVMe(NVM Express) 인터페이스는 PCI Express 기반 솔리드 스테이트 드라이브를 활용하는 엔터프라이즈 및 클라이언트 시스템의 요구 사항을 해결하도록 설계된 확장 가능한 호스트 컨트롤러 인터페이스를 포함할 수 있다. 호스트(102)는 복수의 데이터 입출력 동작의 병렬 작업을 지원할 수 있다.
호스트(102)와 메모리 시스템(110)은 다중 경로 입출력(I/O) 및 네임스페이스 공유(sharing)를 지원할 수 있다. 네임스페이스는 논리적 블록으로 포맷될 수 있는 메모리 시스템(110) 내 비휘발성 메모리의 양으로 이해할 수 있다. 호스트(102)는 네임스페이스 식별자(ID)를 사용하여 참조되는 여러 네임스페이스를 지원할 수 있고, 네임스페이스 관리 및 네임스페이스 첨부 명령을 사용하여 네임스페이스를 만들거나 삭제할 수 있다. 예를 들면, 호스트(102)는 네임스페이스 관리 명령과 네임스페이스 연결 명령을 사용하여 메모리 시스템(110) 내에 네임스페이스로 설정된 비휘발성 메모리 영역을 만들고 삭제할 수 있다.
호스트(102)와 메모리 시스템(110) 간의 데이터 통신을 지원하는 입출력 코어(Core#0, 170)는 쌍을 이루는 제출 큐(submission queue(SQ), 167) 및 완료 큐(completion queue(CQ), 168)의 메커니즘을 기반으로 데이터 통신을 수행할 수 있다. 데이터 입출력 명령은 호스트(102) 내 제출 큐(SQ, 167)에 저장될 수 있고, 데이터 입출력 명령에 대응하는 완료는 완료 큐(CQ, 168)에 저장될 수 있다. 제출 큐(SQ, 167)와 완료 큐(CQ, 168)는 호스트(102) 내 호스트 메모리(106)에 형성될 수 있다. 호스트(102) 내 어플리케이션 혹은 중앙 처리 장치(104)가 메모리 시스템(110)과 데이터 입출력 동작을 수행하기 위한 명령을 생성한 후 제출 큐(167)에 저장할 수 있다. 입출력 코어(170)는 메모리 시스템(110)의 요청에 대응하여 명령을 전송할 수 있고, 해당 명령이 전송되면 제출 큐(SQ, 167)에서 완료 큐(CQ, 168)로 이동할 수 있다. 메모리 시스템(110)이 완료 큐(168)에 저장된 명령에 대응하는 데이터 입출력 동작을 수행한 후, 명령을 해제(release)하기 위한 요청을 호스트(102)에 전송할 수 있다. 입출력 코어(170)는 해당 요청에 대응하여 완료 큐(168)에 저장된 명령을 해제할 수 있다.
호스트(102)와 메모리 시스템(110) 간 데이터 통신에서 전달되는 입출력(I/O) 명령은 입출력(I/O) 큐 쌍에 대응할 수 있다. 호스트(102) 내 입출력 코어(170)는 모든 입출력(I/O) 큐 쌍에 사용되는 하나의 입출력(I/O) 명령을 선택하고, 입출력(I/O) 명령은 입출력(I/O) 큐 쌍(Queue Pair)을 사용할 수 있다. 호스트(102) 내 입출력 코어(170)는 데이터 통신을 위해 지원하는 최대값까지 큐를 생성할 수 있다. 호스트(102)는 생성되는 입출력 명령의 수에 대응하여 큐를 생성할 수도 있고, 예상 작업 부하를 추정하거나 산출할 수 있다. 예를 들면, 호스트(102) 내 복수의 프로세서 코어(170)가 포함될 수 있다.
제출 큐(Submission Queue(SQ), 167)는 호스트(102) 내 입출력 코어(Core#0, 170)가 실행할 명령을 제출하는 데 사용하는 고정 슬롯 크기를 가진 순환 버퍼일 수 있다. 실행할 명령이 1~n개 있을 때, 입출력 코어(Core#0, 170)가 적절한 제출 큐(SQ)의 끝(Tail)을 알리는 알림 레지스터를 갱신할 수 있다. 새로운 알림 레지스터가 발생하면, 입출력 코어(Core#0, 170)는 이전 제출 큐(SQ)의 끝(Tail) 값을 덮어쓰면서, 명령들을 순차적으로 가져올 수 있다. 다만, 입출력 코어(Core#0, 170)는 제출 큐(SQ)로부터 명령을 순차적으로 가져올 수 있지만, 실행 순서는 변경할 수 있다.
제출 큐(SQ, 167)에 포함된 각 항목은 명령의 크기는 기 설정된 크기(예, 64 바이트)를 가질 수 있다. 각 명령에 관련하여 데이터 입출력 동작에 관련한 전송에 사용할 메모리의 물리적 메모리 위치는 PRP(물리적 영역 페이지) 항목 또는 분산 수집 목록을 사용하여 지정될 수 있다. 각 명령에는 두 개의 물리적 영역 페이지(Physical Region Page, PRP) 또는 분산 수집 목록(Scatter Gather List, SGL) 세그먼트가 포함될 수 있다. 한편, 데이터 버퍼를 설명하는 데 두 개 이상의 물리적 영역 페이지(PRP)가 필요한 경우, 물리적 영역 페이지(PRP)을 가리키는 포인터가 포함될 수 있다. 데이터 버퍼를 설명하는 데 둘 이상의 분산 수집 목록(SGL) 세그먼트가 필요한 경우, 분산 수집 목록(SGL) 세그먼트는 다음 분산 수집 목록(SGL) 세그먼트에 대한 포인터가 포함될 수 있다.
완료 큐(CQ, 168)는 완료된 명령의 상태를 게시하는 데 사용되는 고정 슬롯 크기를 가진 순환 버퍼일 수 있다. 완료된 명령은 연결된 제출 큐(SQ, 167) 식별자와 입출력 코어(Core#0, 170)가 할당한 명령 식별자의 조합으로 고유하게 식별될 수 있다. 실시예에 따라, 복수의 제출 큐(SQ, 167)가 하나의 완료 큐(CQ, 168)와 연관될 수 있다. 예를 들면, 하나의 작업 스레드(worker thread)가 복수의 제출 큐(SQ, 167)에 포함된 모든 명령을 처리하여 완료하면 하나의 완료 큐(CQ, 168)를 사용할 수 있다. 완료 큐(CQ, 168)는 단계(Phase) 비트를 통해 완료 큐에 포함된 항목이 레지스터를 참조하지 않고 새롭게 추가되었는 지를 가리킬 수 있고, 입출력 코어(Core#0, 170)는 새롭게 추가된 항목이 완료 알림의 이전 또는 현재 라운드의 일부로 포함된 것인지를 판단할 수 있으며, 완료 큐(CQ)에서의 각 라운드를 단계(Phase) 비트를 반전시켜 확인할 수 있다.
메모리 시스템(110)은 컨트롤러(130)와 메모리 장치(150)를 포함할 수 있다. 메모리 장치(150)는 복수의 비휘발성 메모리 셀을 포함하여, 호스트(102)가 전송한 데이터를 저장하거나, 호스트(102)의 요청에 의해 저장된 데이터를 출력할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 데이터 입출력 동작을 제어하며, 호스트(102)와의 데이터 통신을 수행할 수 있다. 컨트롤러(130)는 데이터 입출력 동작에 관련된 데이터를 저장하기 위한 데이터 버퍼(164)를 포함할 수 있다. 컨트롤러(130)는 직접 메모리 접근(Direct Memory Access, DMA)을 지원하는 직접 메모리 접근 제어부(DMA, 162)를 포함할 수 있다. 직접 메모리 접근(DMA)은 특정 하드웨어 하위 시스템이 호스트(102) 내 중앙처리장치(CPU, 104)와 독립적으로 호스트 메모리(106)에 접근할 수 있게 해주는 컴퓨터 시스템의 제어 방식이다. 네트워크 어댑터나 ATA 기억 장치와 같은 주변 기기와 중앙 처리 장치 사이에서 데이터를 주고받는 프로그램 입출력(Programmed Input/Output, PIO) 방식은 장치들 사이에 전송되는 모든 데이터가 중앙처리장치(104)를 거쳐간다. 반면, 직접 메모리 접근 제어부(DMA, 162)는 중앙처리장치(104)와 독립적으로 호스트 메모리(106)에 접근할 수 있어, 데이터 처리 시스템의 데이터 입출력 성능을 개선할 수 있다.
한편, 호스트(102) 내 호스트 메모리(106)에는 적어도 하나의 입출력 코어(Core#0, 170)가 설정하는 제출 큐(SQ, 167) 및 완료 큐(CQ, 168) 뿐만 아니라, 메모리 시스템(110)이 직접 접근할 수 있는 프로그램 데이터 버퍼(WRB, 166)가 포함될 수 있다. 컨트롤러(130) 내 직접 메모리 접근 제어부(DMA, 162)는 메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터를 저장할 수 있는 공간이 발생하면, 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 가져올 수 있다. 메모리 시스템(110)은 내부에 포함된 자원이 한정적이며, 메모리 시스템(110)이 제조된 후에는 내부 자원을 추가로 확정하거나 변경하는데 어려움이 있다. 하지만, 호스트(102)의 경우 메모리 시스템(110)에 비하여 더 많은 자원을 포함하고 있을 뿐만 아니라, 선택적으로 자원을 추가하거나 변경하여 동작 성능을 향상시키기에 용이할 수 있다. 따라서, 컨트롤러(130) 내 직접 메모리 접근 제어부(DMA, 162)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)를 활용하여 프로그램 명령이 수행되는 시점에 프로그램 데이터(PG_DATA)를 가져옴으로써 메모리 시스템(110)이 내부 자원의 한계를 극복하고 데이터 입출력 성능을 향상시키도록 할 수 있다.
예를 들어, 호스트(102)가 대용량의 데이터를 메모리 시스템(110)에 저장하는 경우를 가정할 수 있다. 호스트(102) 내 적어도 하나의 입출력 코어(Core#0, 170)는 많은 수의 프로그램 명령(PG_CMD)을 제출 큐(SQ, 167)에 포함시킬 수 있다. 실시예에 따라, 호스트(102)의 동작 속도는 메모리 시스템(110)의 동작 속도 보다 수배에서 수천 배 이상 빠를 수 있다. 적어도 하나의 입출력 코어(Core#0, 170)가 많은 수의 프로그램 명령을 제출 큐(SQ, 167)에 포함시켰더라도, 메모리 시스템(110)의 데이터 입출력 속도, 특히 메모리 장치(150)의 프로그램 동작 속도가 빠르지 않기 때문에, 제출 큐(SQ, 167)에 포함된 명령이 빠른 속도로 줄어들기 어렵다. 아울러, 호스트 메모리(106)의 저장 용량은 메모리 시스템(110) 내 데이터 버퍼(164)의 저장 용량에 비하여 수십 배에서 수천 배 이상 클 수 있다. 따라서, 메모리 시스템(110)이 많은 양의 데이터(즉, 프로그램 데이터, PG_DATA)를 호스트(102)로부터 수신하여 데이터 버퍼(164)에 저장하더라도, 여전히 많은 수의 프로그램 명령(PG_CMD)을 제출 큐(SQ, 167)에 남아 있을 수 있다. 이 경우, 메모리 시스템(110)으로 인하여, 데이터 처리 시스템의 데이터 입출력 성능이 낮아질 수 있다.
실시예에 따라, 메모리 시스템(110) 내 컨트롤러(130)는 제출 큐(167)에 포함된 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)를 가져온 뒤, 프로그램 명령(PG_CMD)에 대응하는 프로그램 동작을 완료하기 전에 사전 완료 통지(Early Completion, E_C)를 호스트(102) 내 완료 큐(168)에 추가할 수 있다. 비휘발성 메모리 셀을 포함하는 메모리 시스템(110)에서 데이터를 프로그램하는 동작에 소요되는 시간은 호스트(102)가 데이터를 처리하는 시간보다 길 수 있다. 메모리 시스템(110)이 호스트(102)의 프로그램 명령(PG_CMD)에 대해 사전 완료 통지를 하면, 호스트(102)는 메모리 시스템(110)의 데이터 입출력 성능이 빠르다고 판단할 수 있다. 한편, 메모리 시스템(110)이 호스트(102)에 사전 완료 통지를 하더라도, 프로그램 데이터(PG_DATA)가 메모리 장치(150)에 프로그램되지 않았지만, 메모리 시스템(110) 내 데이터 버퍼(164) 및 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 저장되어 있다. 따라서, 메모리 시스템(110) 내 데이터 버퍼(164)에서 에러가 발생하더라도, 메모리 시스템(110)은 해당 데이터를 호스트(102)로부터 획득할 수 있다.
실시예에 따라, 메모리 시스템(110)이 사전 완료 통지(E_C)를 호스트(1020 내 완료 큐(168)에 추가하면, 호스트(102)는 완료 큐(CQ, 168)에 포함된 해당 명령을 확인한 후, 제출 큐(SQ, 167)에 포함된 해당한느 프로그램 명령(PG_CMD)을 해제(release)할 수 있다. 이때, 호스트(102)의 입출력 코어(170)는 제출 큐(167)에서 프로그램 명령(PG_CMD)을 해제하더라도, 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)를 삭제하지 않을 수 있다.
메모리 시스템(110)은 프로그램 명령(PG_CMD)에 대응하는 프로그램 동작에 할당할 자원이 확보되면, 사전 완료 통지(E_C)를 호스트(102) 내 완료 큐(168)에 추가한다. 직접 메모리 접근 제어부(DMA, 162)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)를 가져올 수 있다. 사전 완료 통지(E_C)를 전달하기 전, 프로그램 데이터 버퍼(166)에서 획득한 프로그램 데이터(PG_DATA)는 데이터 버퍼(164)에 저장되고, 사전 완료 통지(E_C)를 전달한 후 컨트롤러(130)는 프로그램 데이터(PG_DATA)를 메모리 장치(150)에 전달한다.
메모리 장치(150)가 비휘발성 메모리 셀에 프로그램 데이터(PG_DATA)를 프로그램한 후, 메모리 장치(150)는 프로그램 동작이 완료되었다고 컨트롤러(130)에 통지할 수 있다. 컨트롤러(130)는 메모리 장치(150)의 프로그램 완료에 대응하여 버퍼 해제 요청(BRC)을 호스트 메모리(106) 내 버퍼 해제 큐(BRQ, 169)에 추가할 수 있다.
호스트 메모리(106) 내 버퍼 해제 큐(BRQ, 169)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)를 해제(release)하기 위해 사용될 수 있다. 메모리 시스템(110)이 프로그램 동작을 완료하기 전에 사전 완료 통지(E_C)를 호스트(102)에 전송하기 때문에, 사전 완료 통지(E_C)에 대응하여 호스트(102)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)를 해제하지 못할 수 있다. 메모리 시스템(110) 내 데이터 버퍼(164)의 저장 공간이 충분하고 데이터를 안전하게 지킬 수 있다면, 메모리 시스템(110)이 호스트(102)에 사전 완료 통지(E_C)를 전송할 때 호스트(102)는 프로그램 데이터 버퍼(166)에 프로그램 데이터(PG_DATA)를 해제할 수 있다. 하지만, 메모리 시스템(110) 내 자원의 한계로 인해, 메모리 시스템(110)은 호스트(102)에 포함된 자원을 보다 효율적으로 운용하면서 호스트(102)가 요청하는 데이터 입출력 동작이 빠르게 수행되는 것처럼 사전 완료 통지(E_C)를 사용할 수 있다. 따라서, 사전 완료 통지(E_C)가 완료 큐(168)에 포함되면, 호스트(102)는 제출 큐(167)에 포함된 프로그램 명령(PG_CMD)은 해제하지만, 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)는 계속 유지할 수 있다.
메모리 시스템(110)은 프로그램 데이터(PG_DATA)에 대한 프로그램 동작을 완료한 후, 버퍼 해제 큐(BRQ, 169)에 버퍼 해제 요청(BRC)을 추가할 수 있다. 호스트(102)의 입출력 코어(170)는 버퍼 해제 큐(169)에 포함된 버퍼 해제 요청(BRC)을 확인하여, 버퍼 해제 요청(BRC)에 대응하는 프로그램 데이터(PG_DATA)를 프로그램 데이터 버퍼(166)에서 해제할 수 있다.
한편, 실시예에 따라, 메모리 시스템(110) 내 컨트롤러(130)가 메모리 장치(150)가 수행할 프로그램 동작에 대응하는 프로그램 데이터(PG_DATA)를 전송한 후, 컨트롤러(130)는 데이터 버퍼(164)에 해당 프로그램 데이터(PG_DATA)를 해제할 수 있다. 이 경우, 메모리 시스템(110) 내 데이터 버퍼(164)의 저장 공간이 다른 프로그램 데이터 혹은 다른 동작 정보를 저장하기 위해 사용될 수 있다. 컨트롤러(130)가 메모리 장치(150)가 프로그램 동작의 완료를 통지하기 전 데이터 버퍼(164)에 저장된 해당 프로그램 데이터(PG_DATA)를 해제하는 경우, 메모리 장치(150)의 프로그램 동작에 오류가 발생하면, 직접 메모리 접근 제어부(DMA, 162)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)를 다시 획득할 수 있다.
실시예에 따라, 메모리 시스템(110) 내 컨트롤러(130)는 메모리 장치(150)가 프로그램 동작을 완료할 때까지 데이터 버퍼(164)에 저장된 프로그램 데이터(PG_DATA)를 유지할 수 있다. 이 경우, 메모리 장치(150)에서 프로그램 동작에 오류가 발생하더라도, 컨트롤러(130)는 호스트 메모리(106)로부터 프로그램 데이터(PG_DATA)를 가져올 필요 없이 데이터 버퍼(164)에 저장된 프로그램 데이터(PG_DATA)를 다시 메모리 장치(150)에 전송할 수 있다.
전술한 바와 같이, 메모리 시스템(110)은 호스트(102) 내 설정된 제출 큐(SQ, 167)에 포함된 프로그램 명령(PG_CMD)을 획득한 후, 메모리 시스템(110) 내 가용 자원이 확보되어 프로그램 동작을 수행할 수 있을 때 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)를 가져올 수 있다. 따라서, 메모리 시스템(110)이 제출 큐(167)에 포함된 프로그램 명령(PG_CMD)을 획득하는 시점과 프로그램 데이터 버퍼(166)에 저장된 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)를 획득하는 시점에 차이가 발생한다. 또한, 메모리 시스템(110)이 프로그램 명령(PG_CMD)을 획득한 후 사전 완료 통지(E_C)를 완료 큐(168)에 포함시키는 시점은 프로그램 데이터 버퍼(166)에 저장된 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)를 획득한 시점 이후지만, 해당 프로그램 데이터(PG_DATA)를 메모리 장치(150)에 프로그램하는 시점보다 빠를 수 있다. 따라서, 호스트(102)는 완료 큐(168)에 포함된 사전 완료 통지(E_C)를 바탕으로 프로그램 데이터 버퍼(166)를 제어하기 어렵다. 이는 호스트 메모리(106) 내 버퍼 해제 큐(169)를 생성하고, 메모리 시스템(110)이 프로그램 데이터 버퍼(166)에 저장된 프로그램 데이터(PG_DATA)의 해제하도록 버퍼 해제 요청(BRC)을 버퍼 해제 큐(169)에 포함시킬 수 있다. 호스트(102)는 버퍼 해제 큐(169)를 이용하여 프로그램 데이터 버퍼(166)를 제어, 관리할 수 있다.
메모리 시스템(110)은 호스트(102) 내 호스트 메모리(106)의 사용을 활용할 수 있어, 메모리 시스템(110)의 내부 자원 한계를 극복할 수 있다. 또한, 호스트(102) 내 어플리케이션(104)이 요청한 데이터 입출력 명령의 수행이 빠르게 수행된 것처럼 나타날 수 있다. 이 과정에서, 호스트(102)와 메모리 시스템(110)은 데이터 입출력 명령과 데이터 입출력 명령에 대응하는 데이터의 유지, 해제 등의 제어를 서로 다른 큐를 활용하여 수행할 수 있다. 이를 통해, 호스트(102)도 호스트 메모리(106)의 자원을 보다 효율적으로 관리할 수 있다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.
메모리 시스템(110)은 메모리 장치(150)와 컨트롤러(130)를 포함할 수 있다. 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)는 물리적으로 구분되는 구성요소일 수 있다. 메모리 장치(150)와 컨트롤러(130)는 적어도 하나의 데이터 패스(data path)로 연결될 수 있다. 예를 들면, 데이터 패스는 채널(channel) 및/또는 웨이(way) 등으로 구성될 수 있다.
실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 기능적으로 구분되는 구성요소일 수 있다. 또한, 실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 하나의 칩(chip) 혹은 복수의 칩(chip)을 통해 구현될 수 있다.
메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 메모리 블록(152, 154, 156)은 삭제 동작을 통해 함께 데이터가 제거되는 비휘발성 메모리 셀들의 그룹으로 이해할 수 있다. 도시되지 않았지만, 메모리 블록(152, 154, 156)은 프로그램 동작 시 함께 데이터가 저장되거나 리드 동작 시 데이터를 함께 출력하는 비휘발성 메모리 셀들의 그룹인 페이지(page)를 포함할 수 있다. 예를 들면, 하나의 메모리 블록(152, 154, 156)에는 복수의 페이지가 포함될 수 있다.
도시되지 않았지만, 메모리 장치(150)는 복수의 메모리 플레인(plane) 혹은 복수의 메모리 다이(die)를 포함할 수 있다. 실시예에 따라, 메모리 플레인은 적어도 하나의 메모리 블록(152, 154, 156)을 포함할 수 있으며, 복수의 비휘발성 메모리 셀로 구성된 어레이를 제어할 수 있는 구동 회로 및 복수의 비휘발성 메모리 셀로 입력 혹은 복수의 비휘발성 메모리 셀로부터 출력되는 데이터를 임시 저장할 수 있는 버퍼를 포함하는 논리적 혹은 물리적인 파티션(partition)으로 이해할 수 있다.
또한, 실시예에 따라, 메모리 다이(die)는 적어도 하나의 메모리 플레인을 포함할 수 있으며, 물리적으로 구분될 수 있는 기판 상에 구현되는 구성 요소의 집합으로 이해될 수 있다. 각 메모리 다이(die)는 컨트롤러(130)와 데이터 패스를 통해 연결될 수 있으며, 컨트롤러(130)와 데이터, 신호 등을 주고받기 위한 인터페이스를 포함할 수 있다.
실시예에 따라, 메모리 장치(150)는 적어도 하나의 메모리 블록(152, 154, 156), 적어도 하나의 메모리 플레인, 혹은 적어도 하나의 메모리 다이를 포함할 수 있다. 메모리 블록(152, 154, 156)은 SLC (Single Level Cell) 타입 혹은 MLC (Multi Level Cell) 타입을 포함할 수 있다. 도 2에서 설명한 메모리 장치(150)는 메모리 시스템(110)의 동작 성능에 대응하여 내부 구성이 달라질 수 있다. 본 발명의 일 실시예는 도 2에서 설명한 내부 구성에 한정되지 않을 수 있다.
도 2를 참조하면, 메모리 장치(150)는 메모리 블록(152, 154, 156)에 적어도 하나의 전압을 공급할 수 있는 전압 공급 회로(170)를 포함할 수 있다. 전압 공급 회로(170)는 읽기 전압(Vrd), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 예를 들어, 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 리드 동작 중, 전압 공급 회로(170)는 선택된 비휘발성 메모리 셀에 읽기 전압(Vrd)을 공급할 수 있다. 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(170)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 리드 동작 혹은 프로그램 동작 중, 전압 공급 회로(170)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 메모리 블록(152, 154, 156)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 동작 중, 전압 공급 회로(170)는 메모리 블록(152, 154, 156)에 삭제 전압(Vers)을 공급할 수 있다.
메모리 장치(150)는 메모리 블록(152, 154, 156)에 공급하는 다양한 전압에 대한 정보를 저장할 수 있다. 예를 들어, 메모리 블록(152, 154, 156) 내 비휘발성 메모리 셀이 멀티 비트의 데이터를 저장할 수 있는 경우, 멀티 비트의 데이터를 식별하기 위한 읽기 전압(Vrd)의 레벨은 다양할 수 있다. 메모리 장치(150)는 멀티 비트의 데이터에 대응하는 복수의 읽기 전압(Vrd)의 레벨을 포함하는 전압 테이블을 포함할 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함할 수 있다. 예를 들어, 호스트(102)는 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 읽기 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.
호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다. 실시예에 따라, 호스트 인터페이스(132)는 도 1에서 설명한 제출큐(167) 및 직접 메모리 접근 제어부(DMA, 162)를 포함할 수 있다.
컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.
SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.
SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.
SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.
NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.
실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.
도 2를 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다. 도 2에서 설명하는 에러 정정부(138)은 도 1에서 설명한 컨트롤러(130) 내 구성 요소 중 적어도 일부를 포함할 수 있다.
PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.
메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 패스(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된 읽기 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 프로그램 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저장할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다. 읽기 데이터 또는 프로그램 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 읽기 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 읽기 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령 큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 읽기 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력 되는 외부 휘발성 메모리로 구현될 수도 있다. 실시예에 따라, 메모리(144)에는 도 1에서 설명한 데이터 버퍼(164)를 위한 공간이 할당될 수 있다.
프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는 읽기 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 읽기 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 플래시 변환 계층(FTL)은 도 3 내지 4에서 보다 구체적으로 설명한다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.
컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.
한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.
메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리적 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다.
메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.
실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운용할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운용함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 삭제 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.
실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 3에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리적 주소에 해당하는 물리적 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리적 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리적 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리적 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리적 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메모리 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리적 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 4는 도 1 내지 도 4에서 설명한 컨트롤러(130)의 내부 계층을 설명한다.
도 4를 참조하면, 컨트롤러(130) 내 플래시 변환 계층(Flash Translation Layer (FTL), 240)은 크게 어드레스 변환 계층(Address Translation Layer, ATL), 가상 플래시 계층(Virtual Flash Layer, VFL) 및 플래시 인터페이스 계층(Flash Interface Layer, FIL)으로 구분될 수 있다.
예를 들면, 어드레스 변환 계층(ATL)은 파일 시스템으로부터 전송된 논리 어드레스(LA)을 논리 페이지 어드레스(Logical Page Address)로 변환할 수 있다. 어드레스 변환 계층(ATL)은 논리 어드레스 공간의 어드레스 변환 과정을 수행한다. 즉, 어드레스 변환 계층(ATL)은 호스트에서 전송된 논리 어드레스(LA)에 대하여 플래시 메모리(144)의 논리 페이지 어드레스(LPA)가 맵핑되는 맵핑 정보에 의거하여 어드레스 변환 과정을 수행한다. 이러한 논리 대 논리 어드레스 맵핑 정보(Logical to Logical Address mapping information: 이하 'L2L'이라고 함)들은 메모리 장치(150) 내 메타 데이터를 저장하는 영역에 저장될 수 있다.
가상 플래시 계층(VFL)은 어드레스 변환 계층(ATL)로부터 변환된 논리 페이지 어드레스(LPA)을 가상 페이지 어드레스(Virtual Page Address, VPA)로 변환할 수 있다. 여기서 가상 페이지 어드레스(VPA)는 가상의 플래시 메모리의 물리적 어드레스에 대응할 수 있다. 즉, 가상 페이지 어드레스(VPA)는 도 2에서 설명한 메모리 장치(150) 내 메모리 블록(152, 154, 156)에 대응할 수 있다. 이때, 메모리 장치(150) 내 메모리 블록(152, 154, 156) 중 배드 블록이 있다면 제외될 수 있다. 또한, 가상 플래시 계층(VFL)은 메모리 장치(150)에 저장된 논리 대 가상 어드레스 맵핑 정보(L2V) 및 유저 데이터를 저장하기 위한 데이터 영역 내 맵핑 정보를 복원하기 위한 스캔 영역으로부터 스캔된 정보(Scanned Information)을 이용하여 논리 대 가상 어드레스 맵핑 정보(L2V)을 복원할 수 있는 복원 알고리즘(Recovering Algorithm)은 포함할 수 있다. 가상 플래시 계층(VFL)은 이러한 복원 알고리즘을 통하여 복원된 논리 대 가상 어드레스 맵핑 정보(L2V)을 이용하여 가상 어드레스 공간의 어드레스 변환 과정을 수행할 수 있다.
플래시 인터페이스 계층(FIL)는 가상 플래시 계층(VFL)의 가상 페이지 어드레스(Virtual Page Address)을 메모리 장치(150)의 물리적 페이지 어드레스(Physical Page Address)로 변환한다. 플래시 인터페이스 계층(FIL)은 메모리 장치(150)와의 인터페이싱 동작을 수행하는 위한 로우 레벨 동작을 수행한다. 예를 들어, 메모리 장치(150)의 하드웨어를 제어하기 위한 로우 레벨 드라이버, 메모리 장치(150)로부터 전달된 데이터의 에러를 정정하기 위한 에러 정정코드(Error Correction Code, ECC) 및 베드 블록 관리 모듈(Bad Block Management, BBM) 등의 동작을 수행하는 모듈 혹은 회로들이 플래시 인터페이스 계층(FIL)에 포함될 수 있다.
도 5는 데이터 처리 시스템 내 호스트와 메모리 시스템의 데이터 입출력 동작의 제1예를 설명한다.
도 1 및 도 5를 참조하면, 호스트(102)와 메모리 시스템(110) 간의 데이터 입출력 동작은 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)는 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)를 생성할 수 있다. 프로그램 명령(PG_CMD)은 호스트 메모리(106) 내 제출큐(SQ, 167)에 저장될 수 있고, 프로그램 데이터(PG_DATA)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장될 수 있다. 호스트(102) 내 중앙처리장치(CPU, 104)는 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)가 호스트 메모리(106)에 저장되어 있음을 메모리 시스템(110)에 알릴 수 있다(Trigger).
메모리 시스템(110) 내 컨트롤러(130)는 직접 메모리 접근(Direct Memory Access, DMA)을 지원하는 직접 메모리 접근 제어부(DMA, 162)를 포함할 수 있다. 직접 메모리 접근 제어부(DMA, 162)는 호스트(102)로부터 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)에 대한 알림(trigger)을 수신한 후, 호스트 메모리(106)에 접근하여 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)를 가져올 수 있다. 컨트롤러(130)는 프로그램 데이터(PG_DATA)를 데이터 버퍼(PGB, 164)에 저장할 수 있다. 프로그램 데이터(PG_DATA)를 데이터 버퍼(PGB, 164)에 저장한 후 메모리 장치(150)에서 해당 프로그램 데이터(PG_DATA)에 대한 프로그램 동작이 완료되기 전에, 메모리 시스템(110) 내 직접 메모리 접근 제어부(DMA, 162)는 사전 완료 통지(Early Completion)을 완료 큐(168)에 포함시킬 수 있다.
이후, 컨트롤러(130)는 프로그램 데이터(PG_DATA)를 메모리 장치(150)에 전송하고, 메모리 장치(150)는 프로그램 데이터(PG_DATA)를 비휘발성 메모리 셀에 프로그램할 수 있다. 반면, 완료 큐(168)에 사전 완료 통지(Early Completion)가 포함되면, 호스트(102)는 완료 큐(168)에 포함된 사전 완료 통지(Early Completion)를 확인할 수 있다(Read CQ). 이후, 완료 큐(168)에 포함된 사전 완료 통지(Early Completion)에 대응하여, 호스트(102)는 제출 큐(167)에 저장된 프로그램 명령(PG_CMD)과 프로그램 데이터 버퍼(166)에 포함된 프로그램 데이터(PG_DATA)를 해제(release)할 수 있다.
메모리 장치(150)에서 수행되는 프로그램 동작은 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)가 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)를 호스트 메모리(106)에 저장하는 동작, 호스트(102)와 메모리 시스템(110) 사이에 프로그램 데이터(PG_DATA)를 전송하는 동작, 컨트롤러(130)가 프로그램 데이터(PG_DATA)를 데이터 버퍼(164)에 저장하는 동작, 및 컨트롤러(130)가 메모리 장치(150)에 프로그램 데이터(PG_DATA)를 전송하는 동작에 비하여 더 오랜 시간이 소요될 수 있다. 복수의 프로그램 명령(PG_CMD)과 복수의 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)가 수신될 수록, 메모리 시스템(110) 내 데이터 버퍼(164)에 저장된 프로그램 데이터(PG_DATA)의 크기가 커질 수 있다.
실시예에 따라, 메모리 장치(150)가 프로그램 데이터(PG_DATA)를 비휘발성 메모리 셀에 프로그램되면, 메모리 장치(150)는 컨트롤러(130)에 프로그램 완료를 통지하고, 컨트롤러(130)는 데이터 버퍼(164)에 해당 프로그램 데이터(PG_DATA)를 해제(release)할 수 있다. 컨트롤러(130)는 프로그램 완료된 프로그램 데이터(PD_DATA)에 대응하는 프로그램 명령(PG_CMD)을 완료 큐(CQ, 168)에 추가할 수 있다. 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)은 호스트 메모리(106)에 완료 큐(CQ, 168)를 읽어, 해당 프로그램 명령(PG_CMD)을 제출큐(SQ, 167)에서 해제(release)할 수 있다. 또한, 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)은 프로그램 데이터 버퍼(WRB)에 저장된 프로그램 데이터(PG_DATA)를 해제(release)할 수 있다. 이러한 경우, 메모리 장치(150)의 느린 데이터 입출력 속도로 인하여, 호스트(102)의 측면에서 메모리 시스템(110)의 데이터 입출력 성능이 좋지 않을 수 있다.
이러한 문제를 해결하기 위해, 메모리 시스템(110)은 메모리 장치(150)가 프로그램 동작을 완료하기 전 사전 완료 통지(Early Completion)를 호스트(102)에 전송할 수 있다. 하지만, 도 5를 참조하면, 호스트(102)에서 생성되는 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)가 많아질수록, 메모리 시스템(110) 내 데이터 버퍼(PGB, 164)에 저장되는 프로그램 데이터(PG_DATA)의 양이 증가할 수 있다. 메모리 시스템(110) 내 데이터 버퍼(164)의 크기가 클수록 보다 많은 프로그램 데이터(PG_DATA)를 저장할 수 있지만, 메모리 시스템(110) 내 데이터 버퍼(164)의 크기는 한정되고, 메모리 시스템(110) 내 자원의 확장과 변경은 어려울 수 있다.
도 6은 메모리 시스템의 호스트 내 메모리를 접근하는 예를 설명한다.
도 6을 참조하면, 호스트(102)는 프로세서(104), 호스트 메모리(106) 및 호스트 컨트롤러 인터페이스(108)를 포함할 수 있다. 메모리 시스템(110)은 컨트롤러(130) 및 메모리 장치(150)를 포함할 수 있다. 도 6에서 설명하는 컨트롤러(130) 및 메모리 장치(150)는 도 1 내지 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 유사할 수 있다.
이하에서는, 도 6에서 설명하는 컨트롤러(130) 및 메모리 장치(150)와 도 1 내지 도 3에서 설명하는 컨트롤러(130) 및 메모리 장치(150)에서 기술적으로 구분될 수 있는 내용을 중심으로 설명한다. 특히, 컨트롤러(130) 내 논리 블록(160)은 도 3 내지 도 4에서 설명하는 플래시 변환 계층(FTL) 유닛(240)에 대응할 수 있다. 하지만, 실시예에 따라, 컨트롤러(130) 내 논리 블록(160)은 플래시 변환 계층(FTL) 유닛(240)에서 설명하지 않은 역할과 기능을 더 수행할 수 있다.
호스트(102)와 연동하는 메모리 시스템(110)에 비하여, 호스트(102)는 고성능의 중앙처리장치(104) 및 대용량의 호스트 메모리(106)를 포함할 수 있다. 호스트(102) 내 중앙처리장치(104) 및 호스트 메모리(106)는 메모리 시스템(110)과 달리 공간적 제약이 적고, 필요에 따라 중앙처리장치(104) 및 호스트 메모리(106)의 하드웨어적인 업그레이드(upgrade)가 가능한 장점이 있다. 따라서, 메모리 시스템(110)이 데이터 입출력 동작의 성능을 개선하기 위해, 호스트(102)가 가지는 자원(resource)의 일부를 활용할 수 있다.
메모리 시스템(110)이 저장할 수 있는 데이터의 양이 증가하면서, 호스트(102)가 메모리 시스템(110)에 저장하려는 데이터의 양도 증가한다. 메모리 시스템(110) 내 메모리 장치(150)에 포함된 복수의 비휘발성 메모리 셀에 데이터를 프로그램하는 것은 호스트(102)에서 메모리 장치(150)까지 데이터를 전달하는 것보다 더 오래 걸릴 수 있다. 이로 인해, 메모리 장치(150)에 데이터가 프로그램되기 전 메모리(144)에 임시 저장되는 데이터의 양이 증가할 수 있다. 하지만, 메모리(144)의 공간은 제한적이므로, 임시 저장되는 데이터의 양이 증가할 수록 컨트롤러(130)의 동작에 부담을 줄 수 있다.
실시예에 따라, 컨트롤러(130)가 사용할 수 있는 메모리(144)에 비하여, 호스트(102)가 포함하는 메모리(106)의 저장 공간은 수십배에서 수천배 클 수 있다. 따라서, 메모리 시스템(110)은 컨트롤러(130)가 사용하는 메모리(144)의 저장 공간의 한계를 극복하기 위해, 호스트(102) 내 호스트 메모리(106)의 일부 공간을 활용할 수 있다. 도 1에서 설명한 바와 같이, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102) 내 호스트 메모리(106)를 직접 접근(direct access)할 수 있다.
직접 메모리 액세스(Direct Memory Access, DMA)는 입출력(I/O) 장치인 메모리 시스템(110)이 주 메모리(main memory)인 호스트 메모리(106)와 직접 데이터를 주고받도록 하여 중앙처리장치(CPU, 104)를 우회하여 메모리 작동 속도를 높이는 방법이다. 이를 위해, 호스트 인터페이스(132)는 호스트 메모리(106)를 직접 접근(direct access)하기 위한 프로세스를 처리하기 위한 DMA 컨트롤러(DMAC)를 포함하는 직접 메모리 접근 제어부(DMA, 162)를 포함할 수 있다. 호스트 메모리(106)는 중앙처리장치(104)에 의해 접근되거나, 메모리 시스템(110) 혹은 주변 장치(에, 호스트 컨트롤러 인터페이스(108))에 의해 접근될 수 있다. 특히, 메모리 시스템(110) 내 호스트 인터페이스(132)가 호스트 메모리(106)에 접근(access)하는 경우, 중앙처리장치(104)의 개입 없이 주변 장치인 호스트 컨트롤러 인터페이스(108)의 지원만으로 가능할 수 있다.
직접 메모리 액세스(Direct Memory Access, DMA)을 위해서, 호스트(102)와 메모리 시스템(110)을 포함하는 데이터 처리 시스템은 I/O 주소(I/O addresses), 메모리 주소(Memory addresses), 인터럽트 요청 번호(Interrupt request numbers, IRQ) 및 직접 메모리 액세스 채널(Direct memory access (DMA) channels) 등의 자원(resources)을 사용할 수 있다. 이러한 자원들은 모두 버스의 특정 라인이 할당될 수 있다.
직접 메모리 액세스 채널(DMA channels)은 메모리 시스템(110)과 호스트 메모리(106) 간의 데이터 통신에 사용될 수 있다. 직접 메모리 액세스 채널(DMA channels)을 사용하면, 호스트(102)와 메모리 시스템(110)은 중앙처리장치(CPU, 104)를 작업 과부하에 노출시키지 않고 데이터를 전송할 수 있다. 직접 메모리 액세스 채널(DMA channels)이 없는 경우, 중앙처리장치(CPU, 104)는 입출력(I/O) 장치의 주변 버스를 사용하여 모든 데이터를 복사하고, 주변 버스를 사용하는 동안 읽기/쓰기 과정에서 중앙처리장치(CPU, 104)가 사용되므로 해당 작업이 완료될 때까지 중앙처리장치(CPU, 104)는 다른 작업을 수행할 수 없을 수 있다. 반면, 직접 메모리 액세스 채널(DMA channels)을 사용하면, 중앙처리장치(CPU, 104)는 데이터 전송이 수행되는 동안 다른 작업을 처리할 수 있다.
실시예에 따라, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102) 내 호스트 컨트롤러 인터페이스(108)와 데이터 통신을 수행하여, 호스트(102) 내 중앙처리장치(104)를 통하지 않고도 호스트 메모리(106)에 접근할 수 있다. 호스트 인터페이스(132)는 메모리(144)의 동작 상태에 대응하여, 호스트 인터페이스(132)는 메모리 시스템(110)에 전송할 프로그램 데이터(PG_DATA)를 수신하여 메모리(144)에 저장할 것인지를 결정할 수 있다. 만약, 메모리(144)에 저장할 수 있는 공간이 부족하다고 판단하면, 호스트 인터페이스(132)는 메모리(144)에 저장 공간이 확보될 때까지 프로그램 데이터(PG_DATA)의 수신을 늦출 수 있다.
한편, 컨트롤러(130)는 호스트(102) 내 호스트 메모리(106)에 포함된 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_CMD)를 획득할 수 있을 뿐만 아니라, 컨트롤러(130)는 호스트 메모리(106)에 저장된 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_CMD)를 해제하기 위한 요청을 전송할 수 있다. 이하에서는, 도 7을 참조하여, 데이터 입출력 동작을 위해 메모리 시스템(110)이 호스트 메모리(106)의 사용을 통해 데이터 입출력 동작의 성능을 개선하는 과정을 구체적으로 설명한다.
도 7은 데이터 처리 시스템 내 호스트와 메모리 시스템의 데이터 입출력 동작의 제2예를 설명한다.
도 7을 참조하면, 호스트(102)와 메모리 시스템(110) 간의 데이터 입출력 동작은 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)는 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)를 생성할 수 있다. 프로그램 명령(PG_CMD)은 호스트 메모리(106) 내 제출큐(SQ, 167)에 저장될 수 있고, 프로그램 데이터(PG_DATA)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB)에 저장될 수 있다. 호스트(102) 내 중앙처리장치(CPU, 104)는 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)가 호스트 메모리(106)에 저장되어 있음을 메모리 시스템(110)에 알릴 수 있다(Trigger).
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)의 통지를 받아, 제출큐(167)에 저장된 프로그램 명령(PG_CMD)을 획득할 수 있다. 이때, 컨트롤러(130)는 데이터 버퍼(PGB, 164)에 저장 공간이 있는 경우, 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 가져올 수 있다. 하지만, 데이터 버퍼(PGB, 164)에 저장 공간이 충분하지 않은 경우, 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 가져오지 않을 수 있다.
도 5와 달리 도 7에 설명된 실시예에서는, 제출큐(167)에 저장된 프로그램 명령(PG_CMD)을 획득한 후, 메모리 시스템(110) 내 컨트롤러(130)는 프로그램 데이터(PG_DATA)를 데이터 버퍼(164)에 가져올 수 있다. 컨트롤러(1300는 프로그램 데이터(PG_DATA)를 데이터 버퍼(1640에 저장한 후 프로그램 동작이 완료되지 않았더라도 사전 완료 통지(①)를 호스트 메모리(106) 내 완료 큐(168)에 포함시킬 수 있다. 또한, 호스트(102)의 중앙처리장치(CPU, 104)도 완료 큐(168)에 포함된 사전 완료 통지(①)를 읽은 후(Read CQ), 제출큐(167)에 포함된 프로그램 명령(PG_CMD)을 해제(release)할 수 있다. 다만, 완료 큐(168)에 포함된 사전 완료 통지(①)에 대응하여, 호스트(102)의 중앙처리장치(CPU, 104)는 프로그램 데이터 버퍼(166) 내 프로그램 데이터(PG_DATA)를 해제하지 않을 수 있다. 즉, 프로그램 데이터 버퍼(166) 내 프로그램 데이터(PG_DATA)는 계속 유지될 수 있다.
데이터 버퍼(PGB, 164)에 저장 공간이 있는 경우, 메모리 시스템(110) 내 컨트롤러(130)는 직접 메모리 접근(Direct Memory Access, DMA)을 지원하는 직접 메모리 접근 제어부(DMA, 162)를 포함할 수 있다. 직접 메모리 접근 제어부(DMA, 162)는 호스트(102)로부터 획득한 프로그램 명령(PG_CMD)에 대응하여, 호스트 메모리(106)에 접근하고, 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)를 가져올 수 있다. 컨트롤러(130)는 프로그램 데이터(PG_DATA)를 데이터 버퍼(PGB, 164)에 저장할 수 있다.
메모리 장치(150)에서 수행되는 프로그램 동작은 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)가 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)를 호스트 메모리(106)에 저장하는 동작, 호스트(102)와 메모리 시스템(110) 사이에 프로그램 데이터(PG_DATA)를 전송하는 동작, 컨트롤러(130)가 프로그램 데이터(PG_DATA)를 데이터 버퍼(164)에 저장하는 동작, 및 컨트롤러(130)가 메모리 장치(150)에 프로그램 데이터(PG_DATA)를 전송하는 동작에 비하여 더 오랜 시간이 소요될 수 있다. 복수의 프로그램 명령(PG_CMD)과 복수의 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)가 수신될 수록, 메모리 시스템(110) 내 데이터 버퍼(164)에 저장된 프로그램 데이터(PG_DATA)의 크기가 커질 수 있다. 데이터 버퍼(164)에 저장 공간의 크기가 제한되어 있으므로, 직접 메모리 접근 제어부(DMA, 162)는, 프로그램 명령(PG_CMD)을 획득한 이후 데이터 버퍼(164)의 동작 상태에 대응하여, 프로그램 데이터 버퍼(WRB, 166)에 접근하여 프로그램 데이터(PG_DATA)를 확보할 수 있다. 즉, 메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터(PG_DATA)를 저장할 수 없는 경우, 데이터 버퍼(164)에 저장 공간이 확보될 때까지 컨트롤러(130)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 획득하는 시점을 늦출 수 있다.
메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터(PG_DATA)를 저장할 수 있는 경우, 컨트롤러(130) 내 직접 메모리 접근 제어부(DMA, 162)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 획득하여 데이터 버퍼(PGB, 164)에 저장할 수 있다. 컨트롤러(130)는 데이터 버퍼(164)에 저장된 프로그램 데이터(PG_DATA)를 메모리 장치(150)로 전달할 수 있다.
메모리 장치(150)가 프로그램 데이터(PG_DATA)에 대한 프로그램 동작(NAND Program)을 완료한 후, 메모리 장치(150)는 프로그램 완료를 컨트롤러(130)에 통지한다. 컨트롤러(130)는 메모리 장치(150)가 통지한 프로그램 완료에 대응하여, 버퍼 해제 요청(②)을 버퍼 해제 큐(BRQ, 169)에 포함시킬 수 있다. 호스트(102) 내 중앙처리장치(CPU, 104) 혹은 어플리케이션(App, 104)는 버퍼 해제 큐(BRQ, 169)를 확인하고(Read BCQ), 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 해제(Release)할 수 있다.
도 7에서 설명한 실시예에서는 메모리 시스템(110) 내 컨트롤러(130)가 호스트(102)에 하나의 프로그램 명령(PG_CMD)에 대응하여 서로 다른 두 개의 동작(①, ②)을 수행할 수 있다. 먼저, 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)를 획득한 후, 메모리 시스템(110)은 사전 완료 통지(①)를 호스트 메모리(106) 내 완료 큐(168)에 포함시킬 수 있다. 호스트(102)는 호스트 메모리(106) 내 완료 큐(168)에 포함된 사전 완료 통지(①)에 대응하여 제출큐(167)를 관리할 수 있다. 메모리 시스템(110)은 내부 자원을 프로그램 동작에 할당할 수 있을 때 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)를 프로그램 데이터 버퍼(WRB, 166)으로부터 가져올 수 있다. 이후, 프로그램 명령(PG_CMD)에 대응하는 프로그램 데이터(PG_DATA)가 메모리 장치(150)에 프로그램된 후, 메모리 시스템(110)은 호스트 메모리(106) 내 프로그램 데이터 버퍼(WRB, 166)에 저장된 프로그램 데이터(PG_DATA)를 해제하기 위해 버퍼 해제 요청(②)을 버퍼 해제 큐(BRQ, 169)에 포함시킬 수 있다. 이를 위해, 호스트(102)는 버퍼 해제 큐(BRQ, 169)를 설정할 수 있고, 메모리 시스템(110)은 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)를 해제(release)하기 위해 서로 다른 응답을 완료 큐(168)와 버퍼 해제 큐(BRQ, 169)에 포함시킬 수 있다. 이러한 과정을 통해, 메모리 시스템(110)은 내부 자원의 한계를 호스트 메모리(106)를 사용하여 극복할 수 있으며, 호스트(102) 역시 메모리 시스템(110)의 구분된 동작을 바탕으로 호스트 메모리(106)를 용이하게 제어, 관리할 수 있다.
도 8은 메모리 시스템의 동작 방법을 설명한다. 도 8은 메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터(PG_DATA)를 저장할 수 있는 공간이 있는 경우의 동작을 설명한다.
도 8을 참조하면, 메모리 시스템의 동작 방법은 호스트(102)로부터 프로그램 명령(PG_CMD)과 프로그램 데이터(PG_DATA)에 대한 통지를 수신하는 단계(710), 프로그램 명령 정보와 프로그램 데이터를 호스트로부터 가져오는 단계(712) 및 프로그램 명령 정보와 프로그램 데이터를 메모리(144) 혹은 데이터 버퍼(164)에 저장하는 단계(714)를 포함할 수 있다. 메모리 시스템(110)은 호스트 메모리(106) 내 제출 큐(167)에서 프로그램 명령 정보를 획득할 수 있고, 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에서 프로그램 데이터를 획득할 수 있다. 메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터(PG_DATA)를 저장할 수 있는 공간이 있는 경우, 메모리 시스템(110)은 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 포함된 프로그램 데이터를 획득하여 데이터 버퍼(164)에 저장할 수 있다.
또한, 메모리 시스템의 동작 방법은 프로그램 명령과 프로그램 데이터를 메모리 장치(150)에 전송하여 프로그램 동작을 수행하는 단계(716) 및 컨트롤러(130)는 프로그램 명령 정보에 대한 조기 완료(사전 완료)를 호스트에 통지하는 단계(718)를 포함할 수 있다. 메모리 시스템(110)은 프로그램 동작이 완료되기 전이라도, 조기 완료를 호스트(102)에 통지하여 호스트(102)가 데이터 입출력 성능을 만족하도록 할 수 있다. 이때, 조기 완료(사전 완료)는 호스트 메모리(106) 내 완료 큐(168)에 포함될 수 있다.
이후, 메모리 시스템의 동작 방법은 메모리 장치(150)가 프로그램 동작 완료를 컨트롤러(130)에 통지하면, 메모리 시스템(110)은 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 포함된 프로그램 데이터를 해제할 수 있도록 통지하는 단계(722)를 포함할 수 있다. 이때, 메모리 시스템(110)은 버퍼 해제 큐(169)에 해당 프로그램 데이터에 대응하는 버퍼 해제 요청을 포함시킬 수 있다.
도 8에서는 메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터(PG_DATA)를 저장할 수 있는 공간이 있는 경우를 설명하였으나, 메모리 시스템(110) 내 데이터 버퍼(164)에 프로그램 데이터(PG_DATA)를 저장할 수 있는 공간이 부족할 수도 있다. 이러한 경우, 메모리 시스템의 동작 방법은 프로그램 명령 정보만을 호스트(102)로부터 가져올 수 있다. 프로그램 명령에 대응하여, 메모리 시스템(110)은 호스트(102)에 조기 완료(사전 완료)를 통지할 수 있다. 이후, 메모리 시스템(110) 내 메모리(144) 혹은 데이터 버퍼(164)의 동작 상태에 대응하여, 컨트롤러(130)는 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에 포함된 프로그램 데이터를 획득하여 데이터 버퍼(164)에 저장할 수 있다.
여기서, 프로그램 명령 정보는 호스트(102)가 메모리 시스템(110)에 저장하고자 하는 프로그램 데이터의 위치(즉, 프로그램 데이터 버퍼(166) 내 주소)를 포함할 수 있다. 컨트롤러(130)는 직접 메모리 접근 제어부(DMA, 162)를 포함하고 있어, 내부 가용 자원 여부에 따라 프로그램 데이터의 위치를 기초로 해당 프로그램 데이터를 획득할 수 있다.
한편, 호스트(102)는 메모리 시스템(110)이 전송하는 조기 완료(사전 완료)를 저장할 수 있는 완료 큐(168)와 메모리 시스템(110)이 전송하는 버퍼 해제 요청을 저장할 수 있는 버퍼 해제 큐(169)를 포함할 수 있다. 호스트(102)는 완료 큐(168)와 버퍼 해제 큐(169)를 확인하여, 제출 큐(167)와 프로그램 데이터 버퍼(166)를 관리, 제어할 수 있다. 호스트(102)의 동작을 도 9를 참조하여 구체적으로 설명한다.
도 9는 호스트의 동작 방법을 설명한다.
도 9를 참조하면, 호스트의 동작 방법은 완료 큐에서 메모리 시스템으로부터 전송된 조기 완료 통지(사전 완료 통지)를 확인하는 단계(732) 및 완료 큐에 포함된 정보를 바탕으로 명령큐(제출큐)에서 해당 명령(예, 프로그램 명령)을 해제(release)하는 단계(734)를 포함할 수 있다. 호스트(102)가 메모리 시스템(110)에 프로그램 명령을 전송하는 경우, 메모리 시스템(110)은 해당 프로그램 명령을 수신한 후, 프로그램 명령에 대응하는 프로그램 동작이 완료되지 않더라도 조기 완료 통지(사전 완료 통지)를 전송하여 완료 큐(168)에 포함시킬 수 있다. 호스트(102)는 완료 큐(168)에서 조기 완료 통지(사전 완료 통지)를 확인하면, 완료 큐(168)에 대응하는 제출큐(167)에 저장된 프로그램 명령을 삭제할 수 있다.
또한, 호스트의 동작 방법은 버퍼 해제 큐에서 메모리 시스템으로부터 전송된 버퍼 해제 통지를 확인하는 단계(736) 및 버퍼 해제큐에 포함된 정보를 바탕으로 쓰기 데이터를 버퍼에서 삭제하는 단계(738)를 포함할 수 있다. 도 7에서 설명한 바와 같이, 메모리 시스템(110)은 프로그램 명령을 획득하는 시점과 프로그램 명령에 대응하는 프로그램 데이터를 획득하는 시점을 서로 구분할 수 있고, 각각에 대해 호스트(102)에 통지할 수 있다. 메모리 시스템(110)이 호스트(102) 내 버퍼 해제큐(169)에 버퍼 해제 요청을 포함시키면, 호스트(102)는 버퍼 해제큐(169)를 확인하여 버퍼 해제 요청에 대응하는 프로그램 데이터를 호스트 메모리(106) 내 프로그램 데이터 버퍼(166)에서 삭제, 해제(release)할 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 프로그램 명령을 제출큐(submission queue)에 저장하고, 상기 프로그램 명령에 대응하는 프로그램 데이터를 호스트 데이터 버퍼에 저장하는 호스트; 및
    상기 프로그램 명령에 대응하는 상기 프로그램 데이터를 획득한 후 사전 완료 통지를 상기 호스트에 전송하고, 내부 메모리의 동작 상태를 바탕으로 상기 호스트 데이터 버퍼에 저장된 상기 프로그램 데이터를 획득하며, 상기 프로그램 데이터에 대응하는 프로그램 동작이 완료되면 상기 호스트 데이터 버퍼 내 상기 프로그램 데이터를 해제(release)하기 위한 해제(release) 요청을 상기 호스트에 전송하는 메모리 시스템
    을 포함하는, 데이터 처리 시스템.
  2. 제1항에 있어서,
    상기 호스트는
    상기 프로그램 명령과 상기 프로그램 데이터를 생성하는 어플리케이션; 및
    상기 제출큐와 상기 제출큐에 대응하는 완료큐를 포함하는 적어도 하나의 쌍(pair)을 제어하고, 상기 호스트 데이터 버퍼와 상기 호스트 데이터 버퍼에 대응하는 버퍼 해제 큐를 쌍으로 제어하는 적어도 하나의 입출력 코어
    를 포함하는, 데이터 처리 시스템.
  3. 제2항에 있어서,
    상기 호스트는 상기 프로그램 명령과 상기 프로그램 데이터에 대해 상기 메모리 시스템에 통지하고,
    상기 적어도 하나의 입출력 코어는 상기 메모리 시스템이 상기 제출큐, 상기 호스트 데이터 버퍼에 저장된 정보를 획득하고, 상기 완료큐와 상기 버퍼 해제 큐에 정보를 저장하도록 지원하며,
    상기 적어도 하나의 입출력 코어는 상기 완료큐에 저장된 정보에 대응하여 상기 제출큐의 정보를 삭제하고, 상기 버퍼 해제 큐에 저장된 정보에 대응하여 상기 호스트 데이터 버퍼에 저장된 데이터를 삭제하는,
    데이터 처리 시스템.
  4. 제1항에 있어서,
    상기 메모리 시스템은
    복수의 비휘발성 메모리 셀을 포함하는 메모리 그룹;
    상기 호스트 및 상기 메모리 그룹과 데이터 통신을 통해 상기 메모리 그룹에 상기 프로그램 데이터를 전송하는 컨트롤러; 및
    상기 프로그램 데이터를 임시 저장하는 상기 내부 메모리
    를 포함하는, 데이터 처리 시스템.
  5. 제4항에 있어서,
    상기 메모리 그룹은
    상기 프로그램 데이터가 프로그램되면 상기 프로그램 데이터의 프로그램 완료를 상기 컨트롤러에 통지하는,
    데이터 처리 시스템.
  6. 제5항에 있어서,
    상기 컨트롤러는
    상기 프로그램 완료에 대응하여, 상기 내부 메모리 내 프로그램 완료된 프로그램 데이터를 해제하는,
    데이터 처리 시스템.
  7. 제5항에 있어서,
    상기 컨트롤러는
    상기 메모리 그룹에 상기 프로그램 데이터를 전송하면, 상기 내부 메모리 내 프로그램 완료된 프로그램 데이터를 해제하는,
    데이터 처리 시스템.
  8. 제4항에 있어서,
    상기 컨트롤러는
    상기 내부 메모리에 빈 공간의 크기를 모니터링하여 상기 동작 상태를 결정하는,
    데이터 처리 시스템.
  9. 복수의 비휘발성 메모리 셀을 포함하고 데이터 입출력 동작을 수행하는 저장 장치; 및
    상기 저장 장치 및 외부 장치와 데이터 통신을 통해 상기 데이터 입출력 동작에 대응하는 데이터를 송수신하며, 상기 외부 장치에 포함된 프로그램 명령에 대응하는 프로그램 데이터를을 획득하고 상기 프로그램 명령에 대응하는 사전 완료 통지를 전송한 후, 상기 프로그램 데이터가 상기 저장 장치에 프로그램되면 상기 프로그램 데이터의 해제(release)을 위한 해제(release) 요청을 상기 외부 장치에 전송하는 컨트롤러
    를 포함하는, 메모리 시스템.
  10. 제9항에 있어서,
    상기 저장 장치는
    상기 프로그램 데이터가 프로그램되면 상기 프로그램 데이터의 프로그램 완료를 상기 컨트롤러에 통지하는,
    메모리 시스템.
  11. 제10항에 있어서,
    상기 컨트롤러는
    상기 프로그램 완료에 대응하여, 상기 내부 메모리 내 프로그램 완료된 프로그램 데이터를 해제하는,
    메모리 시스템.
  12. 제10항에 있어서,
    상기 컨트롤러는
    상기 저장 장치에 상기 프로그램 데이터를 전송한 후, 상기 내부 메모리 내 프로그램 완료된 프로그램 데이터를 해제하는,
    메모리 시스템.
  13. 제12항에 있어서,
    상기 컨트롤러는
    상기 사전 완료 통지를 상기 외부 장치 내 지정된 제1 영역에 저장하고,
    상기 해제(release) 요청을 상기 외부 장치 내 지정된 제2 영역에 저장하는,
    메모리 시스템.
  14. 제13항에 있어서,
    상기 컨트롤러는
    상기 내부 메모리에 빈 공간의 크기를 모니터링하여 상기 내부 메모리의 동작 상태를 결정하고,
    상기 동작 상태에 대응하여 상기 프로그램 데이터의 획득 시점을 결정하는,
    메모리 시스템.
  15. 복수의 비휘발성 메모리 셀을 포함하고 데이터 입출력 동작을 수행하는 메모리 장치;
    상기 데이터 입출력 동작에 관련된 데이터를 임시 저장하는 내부 메모리; 및
    외부 장치가 전송할 프로그램 명령을 획득한 후, 상기 내부 메모리의 동작 상태에 대응하여 상기 프로그램 명령에 대응하는 프로그램 데이터의 획득 여부를 결정하고, 상기 프로그램 데이터에 대응하는 사전 완료 통지를 상기 외부 장치에 전송하며, 상기 프로그램 데이터를 획득하여 상기 프로그램 데이터를 상기 내부 메모리에 저장하고, 상기 데이터 버퍼에 저장된 상기 프로그램 데이터가 상기 복수의 비휘발성 메모리 셀에 프로그램되면 상기 프로그램 데이터의 해제(release) 요청을 상기 외부 장치에 전송하는 컨트롤러
    를 포함하는, 메모리 시스템.
  16. 제15항에 있어서,
    상기 컨트롤러는
    상기 프로그램 요청은 상기 외부 장치의 제1 영역에서 획득하고,
    상기 프로그램 데이터는 상기 외부 장치의 제2 영역에서 획득하며,
    상기 사전 완료 통지는 상기 외부 장치의 제3 영역에 포함시키고,
    상기 해제(release) 요청은 상기 외부 장치의 제4 영역에 포함시키는,
    메모리 시스템.
  17. 제15항에 있어서,
    상기 컨트롤러는
    상기 내부 메모리에 빈 공간의 크기를 모니터링하여 상기 동작 상태를 결정하는,
    메모리 시스템.
  18. 제15항에 있어서,
    상기 컨트롤러가 상기 내부 메모리에 저장된 상기 프로그램 데이터를 상기 메모리 장치에 전송하면, 상기 컨트롤러는 상기 내부 메모리에 저장된 상기 프로그램 데이터를 해제하는,
    메모리 시스템.
  19. 제18항에 있어서,
    상기 메모리 장치가 상기 프로그램 데이터에 대한 프로그램을 완료하면, 상기 컨트롤러는 상기 내부 메모리에 저장된 상기 프로그램 데이터를 해제하는,
    메모리 시스템.
  20. 제15항에 있어서,
    상기 컨트롤러는
    상기 프로그램 데이터를 상기 외부 장치로부터 획득한 후 상기 사전 완료 통지를 상기 외부 장치에 전송하는,
    메모리 시스템.
KR1020210118270A 2021-09-06 2021-09-06 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법 KR20230035811A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210118270A KR20230035811A (ko) 2021-09-06 2021-09-06 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법
US17/592,425 US20230073200A1 (en) 2021-09-06 2022-02-03 Apparatus and method for controlling a shared memory in a data processing system
CN202210383051.1A CN115756298A (zh) 2021-09-06 2022-04-12 用于控制数据处理系统中的共享存储器的设备和方法
TW111133525A TW202316259A (zh) 2021-09-06 2022-09-05 用於控制資料處理系統中的共享記憶體的設備和方法
DE102022209179.5A DE102022209179A1 (de) 2021-09-06 2022-09-05 Vorrichtung und verfahren zur steuerung eines gemeinsamen speichers in einem datenverarbeitungssystem

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210118270A KR20230035811A (ko) 2021-09-06 2021-09-06 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20230035811A true KR20230035811A (ko) 2023-03-14

Family

ID=85226385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210118270A KR20230035811A (ko) 2021-09-06 2021-09-06 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법

Country Status (5)

Country Link
US (1) US20230073200A1 (ko)
KR (1) KR20230035811A (ko)
CN (1) CN115756298A (ko)
DE (1) DE102022209179A1 (ko)
TW (1) TW202316259A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230400981A1 (en) * 2022-06-09 2023-12-14 Samsung Electronics Co., Ltd. System and method for managing queues in systems with high parallelism

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2826857B2 (ja) * 1989-12-13 1998-11-18 株式会社日立製作所 キャッシュ制御方法および制御装置
US20170123991A1 (en) * 2015-10-28 2017-05-04 Sandisk Technologies Inc. System and method for utilization of a data buffer in a storage device
US9880783B2 (en) * 2015-10-28 2018-01-30 Sandisk Technologies Llc System and method for utilization of a shadow data buffer in a host where the shadow data buffer is controlled by external storage controller
US11494125B2 (en) * 2020-12-17 2022-11-08 Western Digital Technologies, Inc. Storage system and method for dual fast release and slow release responses
US11561733B2 (en) * 2021-02-05 2023-01-24 Micron Technology, Inc. Interrupt mode or polling mode for memory devices
US11481145B2 (en) * 2021-02-25 2022-10-25 PetaIO Inc. Dynamically throttling host write data rate

Also Published As

Publication number Publication date
DE102022209179A1 (de) 2023-03-09
TW202316259A (zh) 2023-04-16
US20230073200A1 (en) 2023-03-09
CN115756298A (zh) 2023-03-07

Similar Documents

Publication Publication Date Title
US11294825B2 (en) Memory system for utilizing a memory included in an external device
US11429307B2 (en) Apparatus and method for performing garbage collection in a memory system
US20210064293A1 (en) Apparatus and method for transmitting map information in a memory system
KR20220001222A (ko) 베드 블록을 처리하는 메모리 시스템 및 동작 방법
US20210279180A1 (en) Apparatus and method for controlling map data in a memory system
KR20220048569A (ko) 메모리 시스템에서 저장 공간을 제어하는 장치 및 방법
KR20220043432A (ko) 메모리 시스템에서 읽기 전압을 제어하는 장치 및 방법
KR20210124705A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20210121654A (ko) 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법
US11507501B2 (en) Apparatus and method for transmitting, based on assignment of block to HPB region, metadata generated by a non-volatile memory system
KR20220103378A (ko) 메모리 시스템에 저장된 데이터를 처리하는 장치 및 방법
KR20210131058A (ko) 메모리 시스템 내 데이터를 보호하는 장치 및 방법
KR20230035811A (ko) 데이터 처리 시스템 내 공유된 메모리 공간을 제어하기 위한 장치 및 방법
US20210365183A1 (en) Apparatus and method for increasing operation efficiency in data processing system
KR20230147950A (ko) 시스템 내 전원 손실 데이터 보호를 위한 장치 및 방법
KR20220049230A (ko) 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법
KR20220032826A (ko) 메모리 시스템 내 맵 정보를 제어 및 저장하는 장치 및 방법
US11550502B2 (en) Apparatus and method for controlling multi-stream program operations performed in a memory block included in a memory system
KR20220086934A (ko) 비휘발성 메모리 시스템의 저널링 제어 장치 및 방법
KR20210114718A (ko) 리드 동작을 수행하는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210150779A (ko) 위임된 작업을 처리하는 메모리 시스템 및 동작 방법
US11893269B2 (en) Apparatus and method for improving read performance in a system
KR20230072886A (ko) 저장 장치의 데이터 입출력 성능을 개선하는 장치 및 방법
KR20230036682A (ko) 인터리빙 동작을 지원하는 메모리 장치, 메모리 시스템 및 그의 동작 방법
KR20220108342A (ko) 메모리 시스템 내 프리 블록을 확보하는 장치 및 방법