KR20220032816A - 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법 - Google Patents

메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법 Download PDF

Info

Publication number
KR20220032816A
KR20220032816A KR1020200114595A KR20200114595A KR20220032816A KR 20220032816 A KR20220032816 A KR 20220032816A KR 1020200114595 A KR1020200114595 A KR 1020200114595A KR 20200114595 A KR20200114595 A KR 20200114595A KR 20220032816 A KR20220032816 A KR 20220032816A
Authority
KR
South Korea
Prior art keywords
data
memory
controller
paths
path
Prior art date
Application number
KR1020200114595A
Other languages
English (en)
Inventor
조흥룡
진관용
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200114595A priority Critical patent/KR20220032816A/ko
Priority to US17/177,735 priority patent/US20220075542A1/en
Priority to CN202110612337.8A priority patent/CN114155889A/zh
Publication of KR20220032816A publication Critical patent/KR20220032816A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 기술은 복수의 메모리 다이를 포함하는 메모리 장치 및 복수의 메모리 다이와 복수의 데이터 경로를 통해 연결된 컨트롤러를 포함하는 메모리 시스템을 제공할 수 있다. 컨트롤러는 복수의 데이터 경로 중 제1 경로를 선택하고, 복수의 데이터 경로 중 모든 선택되지 않은 경로를 활성화시키며, 모든 선택되지 않은 경로가 활성화된 동안 복수의 메모리 다이 중 제1 경로를 통해 연결된 제1 메모리 다이와 컨트롤러 간 데이터 통신을 위한 보정 동작을 수행할 수 있다.

Description

메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법{CALIBRATION APPARATUS AND METHOD FOR DATA COMMUNICATION IN A MEMORY SYSTEM}
본 발명은 메모리 시스템에 관한 것으로서, 구체적으로 복수의 비휘발성 메모리 셀을 포함하는 메모리 장치와 메모리 장치를 제어하는 컨트롤러 간 데이터 통신을 보정하는 장치와 방법에 관한 것이다.
데이터를 저장하는 저장 장치의 성능은 보다 많은 데이터를 저장하는지, 보다 빠르게 데이터를 입출력 하는지에 따라 결정될 수 있다. 시스템 반도체 장치는 데이터 연산, 제어 등의 정보를 처리하는 역할을 수행하고, 메모리 반도체 장치는 데이터를 저장하는 역할을 수행한다. 메모리 반도체 장치는 데이터를 임시 저장하기 위해 사용되는 휘발성(volatile) 메모리 장치와 데이터를 영구 저장하기 위해 사용되는 비휘발성(non-volatile) 메모리 장치를 포함할 수 있다.
자기 디스크와 기계적인 구동장치(예, mechanical arm)을 포함하는 하드 디스크와 비교하면, 비휘발성 메모리 장치는 반도체 공정 기술의 발달로 작은 면적에 많은 데이터를 저장할 수 있을 뿐만 아니라 기계적인 구동장치를 사용할 필요가 없어 데이터를 액세스하는 속도가 빠르고 전력 소모가 적을 수 있다. 이러한 장점을 갖는 비휘발성 메모리 장치를 포함하는 메모리 시스템의 예로서, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등이 있다.
본 발명의 일 실시예는 메모리 시스템의 복잡도 및 성능 저하를 피하고, 메모리 장치의 사용 효율을 개선하여, 메모리 장치에 저장되는 데이터를 안전하게 보호하고 신속하게 처리할 수 있는 메모리 시스템, 데이터 처리 시스템, 혹은 그것의 동작 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 메모리 시스템은 고속으로 동작하는 메모리 시스템에서 데이터의 송수신 과정에서 발생하는 에러를 줄여 동작 신뢰성을 향상시킬 수 있는 장치 및 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 메모리 시스템은 데이터 송수신의 측면에서 가장 나쁜 상황을 설정하여 보정 동작을 수행하는 장치와 방법을 통해, 내부 구성 요소의 설계 또는 내부 동작의 특징에 상관없이 안정적인 데이터 통신을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따른 데이터 통신의 보정 동작을 수행하는 장치와 방법은 메모리 시스템 내 구성 요소 간 데이터 송수신에 따른 동작 마진을 보다 정확하게 결정할 수 있어 구성 요소 간 데이터 송수신에서의 에러를 줄일 수 있을 뿐만 아니라, 구성 요소 간 상대적 위치 혹은 배치 또는 데이터 경로에서 발생하는 간섭에 따른 영향을 줄일 수 있다.
본 발명에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시 예들은 메모리 시스템, 메모리 시스템에 포함되는 컨트롤러 혹은 메모리 시스템을 포함하는 데이터 처리 장치를 제공할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 복수의 메모리 다이를 포함하는 메모리 장치; 및 상기 복수의 메모리 다이와 복수의 데이터 경로를 통해 연결된 컨트롤러를 포함하고, 상기 컨트롤러는 상기 복수의 데이터 경로 중 제1 경로를 선택하고, 상기 복수의 데이터 경로 중 모든 선택되지 않은 경로를 활성화시키며, 상기 모든 선택되지 않은 경로가 활성화된 동안 상기 복수의 메모리 다이 중 상기 제1 경로를 통해 연결된 제1 메모리 다이와 상기 컨트롤러 간 데이터 통신을 위한 보정 동작을 수행할 수 있다.
또한, 상기 컨트롤러는 상기 보정 동작을 상기 복수의 메모리 다이 각각에 대해 개별적으로 수행하며, 상기 보정 동작의 데이터 윈도우는 상기 활성화의 데이터 윈도우에 중첩될 수 있다.
또한, 상기 컨트롤러는 상기 보정 동작을 통해 결정된 보정값을 각 메모리 다이에 대응시켜 저장할 수 있다.
또한, 상기 컨트롤러는 상기 제1 메모리 다이와의 상기 보정 동작을 완료한 후, 상기 제1 경로와 연결된 모든 메모리 다이에 대해 상기 보정 동작을 수행하고 상기 모든 선택되지 않은 경로 중 제2 경로를 선택할 수 있다.
또한, 상기 컨트롤러는 상기 제1 경로와 연결된 상기 제1 메모리 다이와의 상기 보정 동작을 완료한 후, 상기 제1 경로와 연결된 다른 메모리 다이와의 상기 보정 동작을 수행하기 전 상기 모든 선택되지 않은 경로 중 제2 경로를 선택하여 상기 제2 경로와 연결된 하나의 메모리 다이와의 보정 동작을 수행할 수 있다.
또한, 상기 컨트롤러는 상기 모든 선택되지 않은 경로를 활성화시키기 위해 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이에 프로그램 명령과 더미 데이터를 전송할 수 있다.
또한, 상기 컨트롤러는 상기 모든 선택되지 않은 경로를 활성화시키기 위해 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이에 프로그램 명령 없이 임의의 데이터를 전송할 수 있다.
또한, 상기 컨트롤러는 상기 모든 선택되지 않은 경로를 활성화시키기 위해 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이에 읽기 명령을 전송할 수 있다.
또한, 상기 보정 동작은 상기 컨트롤러로부터 상기 제1 메모리 다이로 전송되는 제1 방향 데이터 통신을 위한 제1 보정 동작과 상기 제1 메모리 다이로부터 상기 컨트롤러로 전송되는 제2 방향 데이터 통신을 위한 제2 보정 동작을 포함할 수 있다.
또한, 상기 컨트롤러는 상기 복수의 데이터 경로 사이에 간섭과 노이즈가 가장 크게 발생하는 데이터 패턴을 사용하여 상기 모든 선택되지 않은 경로를 활성화시킬 수 있다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법은 복수의 데이터 경로 중 보정 동작을 수행하기 위한 제1 경로를 결정하는 단계; 상기 복수의 데이터 경로 중 모든 선택되지 않은 경로를 활성화시키는 단계; 및 상기 모든 선택되지 않은 경로가 활성화된 동안 상기 제1 경로를 통해 연결된 제1 메모리 다이와 컨트롤러 간 데이터 통신을 위한 상기 보정 동작을 수행하는 단계를 포함할 수 있다.
또한, 상기 제1 경로를 결정하는 단계는 상기 제1 경로를 통해 상기 컨트롤러와 연결된 적어도 하나의 메모리 다이를 선택하는 단계를 포함할 수 있다.
또한, 상기 모든 선택되지 않은 경로를 활성화시키는 단계는 상기 모든 선택되지 않은 경로 각각을 통해 상기 컨트롤러와 연결된 적어도 하나의 메모리 다이를 선택하는 단계; 및 선택된 메모리 다이와 데이터 송수신을 수행하는 단계를 포함할 수 있다.
또한, 상기 컨트롤러는 상기 복수의 데이터 경로를 통해 상기 제1 메모리 다이를 포함하는 복수의 메모리 다이와 연결되며, 상기 보정 동작은 상기 복수의 메모리 다이 각각에 대해 개별적으로 수행되고, 상기 보정 동작의 데이터 윈도우는 상기 활성화의 데이터 윈도우에 중첩될 수 있다.
또한, 메모리 시스템의 동작방법은 상기 제1 메모리 다이와의 상기 보정 동작이 완료되면, 상기 제1 경로와 연결된 다른 메모리 장치를 선택하거나 상기 모든 선택되지 않은 경로 중 하나를 결정하는 단계를 더 포함할 수 있다.
또한, 상기 모든 선택되지 않은 경로를 활성화시키는 단계는 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이를 선택하는 단계; 및 선택된 메모리 다이에서 프로그램 동작 또는 읽기 동작을 수행하는 단계를 포함할 수 있다.
또한, 상기 프로그램 동작 또는 상기 읽기 동작을 통해 상기 모든 선택되지 않은 경로에는 간섭과 노이즈가 가장 크게 발생하는 데이터 패턴이 송수신될 수 있다.
또한, 상기 보정 동작은 상기 컨트롤러로부터 상기 제1 메모리 다이로 전송되는 제1 방향 데이터 통신을 위한 제1 보정 동작과 상기 제1 메모리 다이로부터 상기 컨트롤러로 전송되는 제2 방향 데이터 통신을 위한 제2 보정 동작을 포함할 수 있다.
또한, 메모리 시스템의 동작방법은 상기 보정 동작을 통해 결정된 보정값을 제1 메모리 다이에 대응시켜 저장하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 다른 데이터 입출력 장치는 복수의 데이터 경로를 통해 복수의 장치와 데이터를 송수신하기 위해 상기 복수의 데이터 경로 각각에 대응하여 배치되는 복수의 데이터 송수신기를 포함하고, 상기 복수의 데이터 송수신기 중 선택된 데이터 송수신기가 보정 동작을 수행하고 선택되지 않은 모든 데이터 송수신기는 데이터 입출력 동작을 수행하며, 상기 보정 동작의 데이터 윈도우 전체는 상기 데이터 입출력 동작의 데이터 윈도우에 중첩될 수 있다.
또한, 상기 복수의 데이터 송수신기 각각은 송신 데이터를 처리하는 제1 경로; 수신 데이터를 처리하는 제2 경로; 상기 데이터 송수신기 내 상기 제2 경로에 상기 수신 데이터를 지연시키는 지연부; 및 상기 보정 동작을 통해 상기 지연부의 지연값을 결정하는 보정부를 포함할 수 있다.
상기 본 발명의 양태들은 본 발명의 바람직한 실시예들 중 일부에 불과하며, 본원 발명의 기술적 특징들이 반영된 다양한 실시예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하 상술할 본 발명의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 발명에 따른 장치에 대한 효과에 대해 설명하면 다음과 같다.
본 발명의 일 실시 예에 따른 메모리 시스템 혹은 데이터 처리 시스템은 보다 빠른 데이터 입출력 속도 혹은 보다 빠른 데이터 처리 속도를 제공할 수 있다.
또한, 본 발명의 일 실시 예에 따른 메모리 시스템은 복수의 데이터 경로를 통해 복수의 데이터 송수신 동작이 동시에 혹은 병렬로 수행되더라도 데이터 송수신 동작 중 발생하는 에러를 줄일 수 있어, 메모리 시스템의 동작 성능을 개선할 수 있다.
본 발명에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 2는 본 발명의 다른 실시예에 따른 데이터 처리 시스템을 설명한다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 4는 메모리 시스템 내 채널의 활성화를 설명한다.
도 5는 데이터를 송수신하는 보정 동작을 설명한다.
도 6은 보정 동작을 수행하는 데이터 입출력 장치를 설명한다.
도 7은 메모리 시스템의 내부 구성을 설명한다.
도 8은 메모리 시스템 내 보정 동작을 위한 채널의 상태를 설명한다.
도 9는 메모리 시스템 내 보정 동작과 채널 활성화 동작의 데이터 윈도우를 설명한다.
도 10은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 설명한다.
도 11은 채널 활성화에 따른 보정 동작의 효과를 설명한다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 설명한다.
도 1을 참조하면, 메모리 시스템(110)은 메모리 장치(150)와 컨트롤러(130)를 포함할 수 있다. 메모리 시스템(110) 내 메모리 장치(150)와 컨트롤러(130)는 물리적으로 구분되는 구성요소일 수 있다. 메모리 장치(150)와 컨트롤러(130)는 적어도 하나의 데이터 경로(data path)로 연결될 수 있다. 예를 들면, 데이터 경로는 채널(channel) 및/또는 웨이(way) 등으로 구성될 수 있다.
실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 기능적으로 구분되는 구성요소일 수 있다. 또한, 실시예에 따라, 메모리 장치(150)와 컨트롤러(130)는 하나의 칩(chip) 혹은 복수의 칩(chip)을 통해 구현될 수 있다.
메모리 장치(150)는 메모리 다이(90)를 포함할 수 있다. 메모리 다이(90)는 복수의 메모리 블록(60)을 포함할 수 있다. 메모리 블록(60)은 삭제 동작을 통해 함께 데이터가 제거되는 비휘발성 메모리 셀들의 그룹으로 이해할 수 있다. 도시되지 않았지만, 메모리 블록(60)은 프로그램 동작 시 함께 데이터가 저장되거나 읽기 동작 시 데이터를 함께 출력하는 비휘발성 메모리 셀들의 그룹인 페이지(page)를 포함할 수 있다. 예를 들면, 하나의 메모리 블록(60)에는 복수의 페이지가 포함될 수 있다.
도시되지 않았지만, 메모리 장치(150)는 복수의 메모리 플레인(plane) 혹은 복수의 메모리 다이(die)를 포함할 수 있다. 실시예에 따라, 메모리 플레인은 적어도 하나의 메모리 블록(60)을 포함할 수 있으며, 복수의 비휘발성 메모리 셀로 구성된 어레이를 제어할 수 있는 구동 회로 및 복수의 비휘발성 메모리 셀로 입력 혹은 복수의 비휘발성 메모리 셀로부터 출력되는 데이터를 임시 저장할 수 있는 버퍼를 포함하는 논리적 혹은 물리적인 파티션(partition)으로 이해할 수 있다.
또한, 실시예에 따라, 메모리 다이(90)는 적어도 하나의 메모리 플레인을 포함할 수 있으며, 물리적으로 구분될 수 있는 기판 상에 구현되는 구성 요소의 집합으로 이해될 수 있다. 각 메모리 다이(90)는 컨트롤러(130)와 데이터 경로를 통해 연결될 수 있으며, 컨트롤러(130)와 데이터, 신호 등을 주고받기 위한 인터페이스를 포함할 수 있다.
실시예에 따라, 메모리 장치(150)는 적어도 하나의 메모리 블록(60), 적어도 하나의 메모리 플레인, 혹은 적어도 하나의 메모리 다이(90)를 포함할 수 있다. 도 1에서 설명한 메모리 장치(150)는 메모리 시스템(110)의 동작 성능에 대응하여 내부 구성이 달라질 수 있다. 본 발명의 일 실시예는 도 1에서 설명한 내부 구성에 한정되지 않을 수 있다.
도 1을 참조하면, 메모리 다이(90)는 메모리 블록(60)에 적어도 하나의 전압을 공급할 수 있는 전압 공급 회로(70)를 포함할 수 있다. 전압 공급 회로(70)는 읽기 전압(Vrd), 프로그램 전압(Vprog), 패스 전압(Vpass) 혹은 삭제 전압(Vers)을 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 공급할 수 있다. 예를 들어, 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 읽기 위한 읽기 동작 중, 전압 공급 회로(70)는 선택된 비휘발성 메모리 셀에 읽기 전압(Vrd)을 공급할 수 있다. 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 데이터를 저장하기 위한 프로그램 동작 중, 전압 공급 회로(70)는 선택된 비휘발성 메모리 셀에 프로그램 전압(Vprog)을 공급할 수 있다. 또한, 선택된 비휘발성 메모리 셀에 읽기 동작 혹은 프로그램 동작 중, 전압 공급 회로(70)는 선택되지 않은 비휘발성 메모리 셀에 패스 전압(Vpass)을 공급할 수 있다. 메모리 블록(60)에 포함된 비휘발성 메모리 셀에 저장된 데이터를 삭제하기 위한 삭제 동작 중, 전압 공급 회로(70)는 메모리 블록(60)에 삭제 전압(Vers)을 공급할 수 있다.
예를 들어, 컨트롤러(130)가 읽기 동작을 수행하면 메모리 장치(150)에 포함된 복수의 비휘발성 메모리 셀에 저장된 데이터가 컨트롤러(130)로 전달된다. 예를 들면, 컨트롤러(130) 내 입출력 제어기(192)는 읽기 동작을 수행할 수 있다. 입출력 제어기(192)는 송수신기(198)를 통해 메모리 장치(150)에 읽기 명령을 전달할 수 있다. 송수신기(198)는 읽기 명령을 메모리 장치(150)에 전달하고, 메모리 장치(150)에서 출력되는 데이터를 수신할 수 있다. 송수신기(198)는 메모리 장치(150)에서 전달된 데이터를 메모리(144)에 저장할 수 있다.
실시예에 따라, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 다이(90)는 채널과 같은 데이터 경로를 통해 연결될 수 있다. 예를 들면, 하나의 채널을 통해 복수의 메모리 다이(90)가 컨트롤러(130)와 연결될 수도 있다.
컨트롤러(130)와 메모리 다이(90)가 채널을 통해 기 설정된 프로토콜에 따라 데이터를 송수신할 수 있다. 컨트롤러(130)와 메모리 다이(90)가 독립된 개체로서 개별적으로 동작하는 경우, 기 설정된 프로토콜에 따라 데이터를 송수신하더라도 에러가 발생할 수 있다. 예를 들어, 컨트롤러(130)와 메모리 다이(90)에 공급되는 클록 신호의 지연 혹은 파워의 차이 등으로 인해 데이터를 송수신하기로 한 시점에 있어서 차이가 발생할 수 있다. 이 경우, 컨트롤러(130)가 전송하는 데이터를 메모리 다이(90)가 정상적으로 수신하지 못하거나, 메모리 다이(90)가 전송하는 데이터를 컨트롤러(130)가 정상적으로 수신하지 못할 수 있다. 특히, 컨트롤러(130)와 메모리 다이(90)가 데이터를 송수신하기로 한 시점을 맞추지 않을 경우, 컨트롤러(130)와 메모리 다이(90)가 고속으로 데이터를 송수신할수록 에러가 증가할 수 있다. 이러한 현상을 개선하기 위해, 서로 다른 두 개의 장치가 데이터 혹은 신호를 효율적으로, 빠르게 혹은 정확하게 송수신하기 위해서 보정(calibration) 동작을 수행할 수 있다.
도 1을 참조하면, 컨트롤러(130)는 제1 보정부(196)을 포함할 수 있고, 메모리 다이(90)는 제2 보정부(80)를 포함할 수 있다. 예를 들어, 제1 보정부(196)는 메모리 다이(90)가 전송하는 데이터를 수신하는 시점을 조정할 수 있고, 제2 보정부(80)는 컨트롤러(130)가 전송하는 데이터를 수신하는 시점을 조정할 수 있다. 한편, 실시예에 따라, 제1 보정부(196)는 컨트롤러(130)가 데이터를 송신하는 시점을 조정할 수 있고, 제2 보정부(80)는 메모리 다이(90)가 데이터를 송신하는 시점을 조정할 수 있다. 도시되지 않았지만, 실시예에 따라, 컨트롤러(130) 내 포함된 제1 보정부(196)가 데이터의 송수신 시점을 조정하고, 메모리 다이(90)는 제2 보정부(80)를 포함하지 않을 수도 있다. 전술한 바와 같이, 컨트롤러(130)와 메모리 다이(90) 간 데이터 통신을 위한 보정 동작은 컨트롤러(130) 및 메모리 다이(90)의 내부 구성에 따라 달라질 수 있다.
메모리 장치(150)에 복수의 메모리 다이(90)가 포함된 경우, 컨트롤러(130)는 순차적 혹은 임의적으로 복수의 메모리 다이(90) 중 하나를 선택하여 보정 동작을 개별적으로 수행할 수 있다. 실시예에 따라, 컨트롤러(130)는 복수의 메모리 다이(90) 각각에 대해 보정 동작을 수행하고, 보정 동작에 따른 결과를 각 메모리 다이(90)에 대응하여 저장할 수 있다.
복수의 데이터 경로(예, 복수의 채널)를 통해 송수신되는 데이터는 여러가지 이유로 변형, 지연 혹은 왜곡될 수 있다. 예를 들면, 인접한 데이터 경로에서 데이터가 전달될 때, 인접한 채널 사이에 간섭(interference)이 발생할 수 있다. 또한, 복수의 데이터 경로를 통해 복수의 데이터가 병렬로 전달되는 경우, 전력이 불안정해질 수 있다. 컨트롤러(130)와 메모리 다이(90) 간 데이터 통신 상에서 에러를 줄이기 위해서는 복수의 데이터 경로 상에서 송수신되는 데이터의 변형, 지연 혹은 왜곡에 대응할 수 있도록 컨트롤러(130) 또는 메모리 다이(90)에서 데이터의 송수신 시점을 조정할 수 있다.
따라서, 본 발명의 일 실시예에 따른 메모리 시스템(110)에서는 컨트롤러(130)와 메모리 다이(90) 간 보정 동작을 수행하는 동안, 보정 동작이 수행되는 채널 외 다른 채널을 통해 데이터가 송수신되도록 설정할 수 있다. 또한, 복수의 데이터 경로 상에서 에러가 발생할 가능성이 높은 동작을 수행하거나, 간섭이 발생할 수 있는 가능성이 높은 데이터 패턴 등을 사용하여, 메모리 시스템(110)의 내 가장 열악한(혹은 가장 부담스러운) 환경(one of the worst cases)을 조성할 수 있다. 즉, 복수의 채널 중 제1 채널에 연결된 제1 메모리 다이와 컨트롤러(130)가 보정 동작을 수행하는 동안, 컨트롤러(130)는 제1 채널이 아닌 다른 모든 채널 각각과 연결된 적어도 하나의 메모리 다이에 데이터를 송신할 수 있다. 여기서, 채널에 데이터 혹은 신호가 전송되고 있는 상태를 활성화 상태(active state)라고 정할 수 있고, 채널을 통해 데이터 혹은 신호가 전송되지 않는 상태를 비활성화 상태(inactivate state)라고 정할 수 있다. 보정 동작을 위해 결정된 채널이 아닌 다른 모든 채널이 활성화 상태인 동안, 컨트롤러(130)는 해당 채널을 통해 연결된 메모리 다이와 보정 동작을 수행할 수 있다. 이를 통해, 컨트롤러(130) 및 메모리 다이는 복수의 데이터 경로 상에서 송수신되는 데이터의 변형, 지연 혹은 왜곡에 대응할 수 있는 데이터 송수신 시점을 위한 보정 값을 얻을 수 있다.
도 2를 참조하면, 데이터 처리 시스템(100)은 호스트(102) 및 메모리 시스템(110)을 포함한다. 예를 들면, 호스트(102)와 메모리 시스템(110)은 데이터 버스(data bus), 호스트 케이블(host cable) 등과 같은 데이터 전달 수단을 통해 연결되어, 데이터를 송수신할 수 있다.
호스트(102)는 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 비휴대용 전자 장치들을 포함할 수 있다. 예를 들어, 호스트(102)는 컴퓨팅 장치 혹은 유무선 전자 장치들을 포함할 수 있다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system)를 포함하며, 운영 시스템은, 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다. 여기서, 운영 시스템은, 사용자의 사용 목적 및 용도에 상응한 기능 및 동작을 지원하며, 예컨대, 호스트(102)의 이동성(mobility)에 따라 일반 운영 시스템과 모바일 운용 시스템으로 구분할 수 있다. 또한, 운영 시스템에서의 일반 운영 시스템 시스템은, 사용자의 사용 환경에 따라 개인용 운영 시스템과 기업용 운영 시스템으로 구분할 수 있으며, 일 예로, 개인용 운영 시스템은 일반 사용자를 위한 서비스 제공 기능을 지원하도록 특성화된 시스템을 포함할 수 있고, 기업용 운영 시스템은 고성능을 확보 및 지원하도록 특성화된 시스템을 포함할 수 있다. 한편, 호스트(102)는 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자 요청(user request)에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 호스트(102)는 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 메모리 시스템(110)에서는 복수의 커맨드들에 해당하는 동작들(즉, 사용자 요청에 상응하는 동작들)을 수행한다.
메모리 시스템(110) 내 컨트롤러(130)는 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어할 수 있다. 예를 들면, 컨트롤러(130)는 읽기 동작을 수행하여 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공할 수 있고, 쓰기 동작(프로그램 동작)을 수행하여 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장할 수 있다. 이러한 데이터 입출력 동작을 수행하기 위해, 컨트롤러(130)는 리드, 프로그램(program), 이레이즈(erase) 등의 동작을 제어할 수 있다.
실시예에 따라, 컨트롤러(130)는 호스트 인터페이스(132), 프로세서(134), 에러 정정부(138), 파워 관리 유닛(Power Management Unit, PMU)(140), 메모리 인터페이스(142), 및 메모리(144)를 포함할 수 있다. 도 2에서 설명한 컨트롤러(130)에 포함된 구성 요소들은 메모리 시스템(110)의 구현 형태, 동작 성능 등에 따라 달라질 수 있다. 예를 들면, 메모리 시스템(110)은 솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC), RS-MMC(Reduced Size MMC), micro-MMC 형태의 멀티 미디어 카드(MMC: Multi Media Card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(SD: Secure Digital) 카드, USB(Universal Storage Bus) 저장 장치, UFS(Universal Flash Storage) 장치, CF(Compact Flash) 카드, 스마트 미디어(Smart Media) 카드, 메모리 스틱(Memory Stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구현될 수 있다. 컨트롤러(130)의 내부에 포함되는 구성 요소들은 메모리 시스템(110)의 구현 형태에 따라 추가되거나 제거될 수 있다.
호스트(102)와 메모리 시스템(110)은 약속된 규격에 대응하여 신호, 데이터 등을 송수신하기 위한 컨트롤러 혹은 인터페이스를 포함할 수 있다. 예를 들면, 메모리 시스템(110) 내 호스트 인터페이스(132)는 호스트(102)에 신호, 데이터 등을 송신하거나 호스트(102)로부터 전달되는 신호, 데이터 등을 수신할 수 있는 장치를 포함할 수 있다.
컨트롤러(130)에 포함된 호스트 인터페이스(132)는 호스트(102)로부터 전달되는 신호, 커맨드(command) 또는 데이터를 수신할 수 있다. 즉, 호스트(102)와 메모리 시스템(110)은 서로 약속된 규격을 통해 데이터를 송수신할 수 있다. 데이터를 송수신하기 위한 약속된 규격의 예로서 USB(Universal Serial Bus), MMC(Multi-Media Card), PATA(Parallel Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), IDE(Integrated Drive Electronics), PCIE(Peripheral Component Interconnect Express), SAS(Serial-attached SCSI), SATA(Serial Advanced Technology Attachment), MIPI(Mobile Industry Processor Interface) 등과 같은 다양한 인터페이스 프로토콜이 있다. 실시예에 따라, 호스트 인터페이스(132)는 호스트(102)와 데이터를 주고받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
데이터를 송수신하기 위한 규격 중 하나인 IDE(Integrated Drive Electronics) 혹은 ATA(Advanced Technology Attachment)는 40개의 선이 병렬로 연결된 케이블을 사용하여 호스트(102)와 메모리 시스템(110) 간의 데이터의 송수신을 지원할 수 있다. 하나의 호스트(102)에 복수의 메모리 시스템(110)이 연결되는 경우, 복수의 메모리 시스템(110)이 연결되는 위치 혹은 딥스위치를 이용하여 복수의 메모리 시스템(110)을 마스터 혹은 슬레이브로 구분할 수 있다. 마스터로 설정된 메모리 시스템(110)이 주된 메모리 장치로 사용될 수 있다. IDE(ATA)는 Fast-ATA, ATAPI, EIDE(Enhanced IDE) 방식 등으로 발전해왔다.
SATA(Seral Advanced Technology Attachment, S-ATA)는 IDE(Integrated Drive Electronics) 장치의 접속 규격인 병렬 데이터 송수신 방식의 각종 ATA 규격과 호환성을 갖는 직렬 데이터 송수신 방식으로서, 연결선은 병렬 신호 40개에서 직렬 신호 6개로 줄일 수 있다. SATA는 IDE보다 데이터 송수신 속도가 빠르고, 데이터 송수신에 사용되는 호스트(102) 내 자원을 소모가 적은 이유로 널리 사용되어 왔다. SATA는 호스트(102)에 포함된 하나의 송수신 장치에 최대 30개의 외부 장치를 연결할 수 있다. 또한, SATA는 데이터 통신이 실행 중에도 외부 장치를 탈착할 수 있는 핫 플러깅을 지원하기 때문에, 호스트(102)에 전원이 공급된 상태에서도 유니버설 시리얼 버스(USB)처럼 메모리 시스템(110)을 추가 장치로서 연결하거나 분리할 수 있다. 예를 들어, eSATA 포트가 있는 장치의 경우, 호스트(102)에 메모리 시스템(110)을 외장 하드처럼 자유롭게 탈착할 수 있다.
SCSI(Small Computer System Interface)는 컴퓨터, 서버 등과 주변 장치를 연결하는 데 사용하는 직렬 연결 방식으로서, IDE 및 SATA와 같은 인터페이스에 비하여 전송 속도가 빠른 장점이 있다. SCSI에서는 호스트(102)와 복수의 주변 장치(예, 메모리 시스템(110)이 직렬로 연결되지만, 호스트(102)와 각 주변 장치 간 데이터 송수신은 병렬 데이터 송수신 방식으로 구현될 수 있다. SCSI에서는 호스트(102)에 메모리 시스템(110)과 같은 장치의 연결과 분리가 쉽다. SCSI는 호스트(102)에 포함된 하나의 송수신 장치에 15개의 외부 장치가 연결되는 것을 지원할 수 있다.
SAS(Serial Attached SCSI)는 SCSI의 직렬 데이터 송수신 버전으로 이해할 수 있다. SAS는 호스트(102)와 복수의 주변 장치가 직렬로 연결될 뿐만 아니라, 호스트(102)와 각 주변 장치간 데이터 송수신도 직렬 데이터 송수신 방식으로 수행될 수 있다. SAS는 많은 연결선을 포함하는 넓은 병렬 케이블 대신 시리얼 케이블로 연결하여 장비 관리가 쉽고 신뢰성과 성능이 개선될 수 있다. SAS는 호스트(102)에 포함된 하나의 송수신 장치에 최대 8개의 외부 장치를 연결할 수 있다.
NVMe(Non-volatile memory express)는 비휘발성 메모리 시스템(110)을 탑재한 서버, 컴퓨팅 장치 등의 호스트(102)의 성능 향상과 설계 유연성을 높일 수 있도록 만든 PCIe(Peripheral Component Interconnect Express, PCI Express) 인터페이스 기반의 프로토콜을 가리킬 수 있다. 여기서, PCIe는 컴퓨팅 장치와 같은 호스트(102)와 컴퓨팅 장치와 연결되는 주변 장치와 같은 메모리 시스템(110)을 연결하기 위한 슬롯(slot) 혹은 특정 케이블을 이용하여, 복수의 핀(예, 18개, 32개, 49개, 82개 등)과 적어도 하나의 배선(예, x1, x4, x8, x16 등)을 통해 배선 당 초당 수백 MB이상(예, 250 MB/s, 500 MB/s, 984.6250 MB/s, 1969 MB/s 등)의 대역폭을 가질 수 있다. 이를 통해, PCIe는 초당 수십~수백 Gbit의 대역폭을 구현할 수 있다. NVMe는 하드 디스크보다 더 빠른 속도로 동작하는 SSD와 같은 비휘발성 메모리 시스템(110)의 속도를 지원할 수 있다.
실시예에 따라, 호스트(102)와 메모리 시스템(110)은 범용 직렬 버스(Universal Serial Bus, USB)를 통해 연결될 수 있다. 범용 직렬 버스(USB)는 키보드, 마우스, 조이스틱, 프린터, 스캐너, 저장 장치, 모뎀, 화상 회의 카메라 등과 같은 주변 장치에 대한 경제적인 표준 연결을 보장하는 확장성이 뛰어난 핫 플러그형 플러그 앤 플레이 직렬 인터페이스를 포함할 수 있다. 호스트(102)에 포함된 하나의 송수신 장치에 메모리 시스템(110)과 같은 복수의 주변 장치를 연결할 수 있다.
도 2를 참조하면, 컨트롤러(130) 내 에러 정정부(error correction circuitry, 138)는 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정할 수 있다. 실시예에 따라, 에러 정정부(138)는 ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성할 수 있다. 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. ECC 유닛(138)은 메모리 장치(150)로부터 리드한 데이터를 에러 정정 디코딩(error correction decoding)한 후, 에러 정정 디코딩의 성공 여부를 판단하고, 판단 결과에 따라 지시 신호, 예컨대 에러 정정 성공(success)/실패(fail) 신호를 출력하며, ECC 인코딩 과정에서 생성된 패리티(parity) 비트를 사용하여 리드된 데이터의 에러 비트를 정정할 수 있다. ECC 유닛(138)은 에러 비트 개수가 정정 가능한 에러 비트 한계치 이상 발생하면, 에러 비트를 정정할 수 없으며, 에러 비트를 정정하지 못함에 상응하는 에러 정정 실패 신호를 출력할 수 있다.
실시예에 따라, 에러 정정부(138)는 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, 에러 정정부(138)는 데이터에 포함된 오류를 정정하기 위한 프로그램, 회로, 모듈, 시스템, 또는 장치를 포함할 수 있다.
PMU(140)는 메모리 시스템(110)에 인가되는 전원(예, 컨트롤러(130)에 공급되는 전압)을 감시하고, 컨트롤러(130)에 포함된 구성 요소들에 파워를 제공할 수 있다. PMU(140)는 전원의 온(On) 혹은 오프(Off)를 감지할 뿐만 아니라, 공급되는 전압 레벨이 불안정한 경우, 메모리 시스템(110)이 긴급하게 현재 상태를 백업할 수 있도록 트리거 신호를 생성할 수 있다. 실시예에 따라, PMU(140)는 긴급 상황에서 사용될 수 있는 전력을 축적할 수 있는 장치를 포함할 수 있다.
메모리 인터페이스(142)는, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 신호, 데이터를 송수신할 수 있다. 메모리 장치(150)가 플래시 메모리(예, NAND 플래시 메모리)일 경우, 메모리 인터페이스(142)는 NAND 플래시 컨트롤러(NAND Flash Controller, NFC)를 포함할 수 있다. 프로세서(134)의 제어에 따라, 메모리 인터페이스(142)는 메모리 장치(150)의 동작을 제어하기 위한 신호를 생성할 수 있고, 메모리 장치(150)에서 출력된 데이터를 수신하거나, 메모리 장치(150)에 저장될 데이터를 송신할 수 있다. 실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 지원하며, 메모리 장치(150)와 데이터를 주고받는 영역으로 플래시 인터페이스 계층(FIL: Flash Interface Layer, 이하 'FIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구현되거나 구동될 수 있다.
실시예에 따라, 메모리 인터페이스(142)는 메모리 장치(150) 간 데이터 입출력을 위해 Open NAND Flash Interface(ONFi), 토글(toggle) 모드 등을 지원할 수 있다. 예를 들면, ONFi는 8-비트 혹은 16-비트의 단위 데이터에 대한 양방향(bidirectional) 송수신을 지원할 수 있는 신호선을 포함하는 데이터 경로(예, 채널, 웨이 등)를 사용할 수 있다. 컨트롤러(130)와 메모리 장치(150) 사이의 데이터 통신은 비동기식 SDR(Asynchronous Single Data Rate), 동기식 DDR(Synchronous Double Data Rate) 및 토글 DDR(Toggle Double Data Rate) 중 적어도 하나에 대한 인터페이스(interface)를 지원하는 장치를 통해 수행될 수 있다. 예를 들어, 도 1에서 설명한 보정 동작은 컨트롤러(130)와 메모리 장치(150)에 포함되어 인터페이스를 지원하는 장치를 통해 수행될 수 있다.
메모리(144)는 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리(working memory)로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위해 필요한 데이터 혹은 구동 중 발생한 데이터를 저장할 수 있다. 예를 들어, 메모리(144)는 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)로부터 제공된읽기 데이터를 호스트(102)로 제공하기 전 임시 저장할 수 있다. 또한, 컨트롤러(130)는 호스트(102)로부터 제공된 쓰기 데이터를 메모리 장치(150)에 저장하기 전, 메모리(144)에 임시 저정할 수 있다. 메모리 장치(150)의 리드, 라이트, 프로그램, 이레이즈(erase) 등의 동작을 제어할 경우, 메모리 시스템(110) 내 컨트롤러(130)와 메모리 장치(150) 사이에 전달되거나 발생하는 데이터는 메모리(144)에 저장될 수 있다.읽기 데이터 또는 쓰기 데이터뿐만 아니라, 메모리(144)는 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및읽기 등의 동작을 수행하기 위해 필요한 정보(예, 맵 데이터, 읽기 명령, 프로그램 명령 등)를 저장할 수 있다. 메모리(144)는 명령큐(command queue), 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache),읽기 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함할 수 있다.
실시예에 따라, 메모리(144)는 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(144)는, 도 2에서 도시한 바와 같이, 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
프로세서(134)는 컨트롤러(130)의 동작을 제어할 수 있다. 호스트(102)로부터의 라이트 요청 또는읽기 요청에 응답하여, 프로세서(134)는 메모리 장치(150)에 대한 프로그램 동작 또는 읽기 동작을 수행할 수 있다. 프로세서(134)는, 컨트롤러(130)의 데이터 입출력 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동할 수 있다. 플래시 변환 계층(FTL)은 도 3에서 보다 구체적으로 설명한다. 실시예에 따라, 프로세서(134)는 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
또한, 실시예에 따라, 프로세서(134)는 서로 구별되는 연산 처리 영역인 코어(core)가 두 개 이상이 집적된 회로인 멀티 코어(multi-core) 프로세서로 구현될 수도 있다. 예를 들어, 멀티 코어 프로세서 내 복수의 코어는 복수의 플래시 변환 계층(FTL)을 각각 구동하면, 메모리 시스템(110)의 데이터 입출력 속도를 향상시킬 수 있다.
컨트롤러(130) 내 프로세서(134)는 호스트(102)로부터 입력된 커맨드에 대응하는 동작을 수행할 수도 있고, 호스트(102)와 같은 외부 장치에서 입력되는 커맨드와 무관하게 메모리 시스템(110)이 독립적으로 동작을 수행할 수도 있다. 통상적으로 호스트(102)로부터 전달된 커맨드에 대응하여 컨트롤러(130)가 수행하는 동작이 포그라운드(foreground) 동작으로 이해될 수 있고, 호스트(102)로부터 전달된 커맨드와 무관하게 컨트롤러(130)가 독립적으로 수행하는 동작이 백그라운드(background) 동작으로 이해될 수 있다. 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로, 컨트롤러(130)는 메모리 장치(150)에 저장된 데이터에 대한 읽기(read), 쓰기(write) 혹은 프로그램(program), 삭제(erase) 등을 위한 동작을 수행할 수도 있다. 또한, 호스트(102)로부터 전달된 셋 커맨드(set command)로 셋 파라미터 커맨드(set parameter command) 또는 셋 픽쳐 커맨드(set feature command)에 해당하는 파라미터 셋 동작 등도 포그라운드 동작으로 이해될 수 있다. 한편, 호스트(102)에서 전달되는 명령없이 백그라운드 동작으로, 메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)과 관련하여, 메모리 시스템(110)은 가비지 컬렉션(Garbage Collection, GC), 웨어 레벨링(Wear Leveling, WL), 배드 블록을 확인하여 처리하는 배드 블록 관리(bad block management) 등을 위한 동작들을 수행할 수도 있다.
한편, 포그라운드(foreground) 동작 또는 백그라운드(background) 동작으로 실질적으로 유사한 동작이 수행될 수도 있다. 예를 들어, 메모리 시스템(110)이 호스트(102)의 명령에 대응하여 수동 가비지 컬렉션(Manual GC)을 수행하면 포그라운드 동작으로 이해될 수 있고, 메모리 시스템(110)이 독립적으로 자동 가비지 컬렉션(Auto GC)을 수행하면 백그라운드 동작으로 이해될 수 있다.
메모리 장치(150)가 비휘발성 메모리 셀을 포함하는 복수의 다이(dies) 혹은 복수의 칩(chips)으로 구성된 경우, 컨트롤러(130)는 메모리 시스템(110)의 성능 향상을 위해 호스트(102)에서 전달된 요청 혹은 명령들을 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)에 나누어 동시에 처리할 수 있다. 컨트롤러(130) 내 메모리 인터페이스(142)은 메모리 장치(150) 내 복수의 다이(dies) 혹은 복수의 칩(chips)과 적어도 하나의 채널(channel)과 적어도 하나의 웨이(way)를 통해 연결될 수 있다. 컨트롤러(130)가 비휘발성 메모리 셀로 구성되는 복수의 페이지에 대응하는 요청 혹은 명령을 처리하기 위해 데이터를 각 채널 혹은 각 웨이를 통해 분산하여 저장할 경우, 해당 요청 혹은 명령에 대한 동작이 동시에 혹은 병렬로 수행될 수 있다. 이러한 처리 방식 혹은 방법을 인터리빙(interleaving) 방식으로 이해할 수 있다. 메모리 장치(150) 내 각 다이(die) 혹은 각 칩(chip)의 데이터 입출력 속도보다 인터리빙 방식으로 동작할 수 있는 메모리 시스템(110)의 데이터 입출력 속도는 빠를 수 있으므로, 메모리 시스템(110)의 데이터 입출력 성능을 향상시킬 수 있다.
컨트롤러(130)는 메모리 장치(150)에 포함된 복수의 메모리 다이들과 연결된 복수의 채널들 또는 웨이들의 상태를 확인할 수 있다. 예컨대, 채널들 또는 웨이들의 상태는 비지(busy) 상태, 레디(ready) 상태, 액티브(active) 상태, 아이들(idle) 상태, 정상(normal) 상태, 비정상(abnormal) 상태 등으로 구분할 수 있다. 컨트롤러(130)가 명령, 요청 및/또는 데이터가 전달되는 채널 또는 웨이에 대응하여, 저장되는 데이터의 물리 주소가 결정될 수 있다. 한편, 컨트롤러(130)는 메모리 디바이스 (150)로부터 전달된 디스크립터(descriptor)를 참조할 수 있다. 디스크립터는 미리 결정된 포맷 또는 구조를 갖는 데이터로서, 메모리 장치(150)에 관한 무언가를 기술하는 파라미터의 블록 또는 페이지를 포함할 수 있다. 예를 들어, 디스크립터는 장치 디스크립터, 구성 디스크립터, 유닛 디스크립터 등을 포함할 수 있다. 컨트롤러(130)는 명령 또는 데이터가 어떤 채널(들) 또는 방법(들)을 통해 교환되는지를 결정하기 위해 디스크립터를 참조하거나 사용한다.
메모리 시스템(110) 내 메모리 장치(150)는 복수의 메모리 블록(152, 154, 156)을 포함할 수 있다. 복수의 메모리 블록(152, 154, 156) 각각은 복수의 비휘발성 메모리 셀을 포함한다. 도시되지 않았지만, 실시예에 따라, 복수의 메모리 블록(152, 154, 156) 각각은 3차원(dimension) 입체 스택(stack) 구조를 가질 수 있다. 복수의 메모리 블록(152, 154, 156)은 도 1에서 설명한 메모리 블록(60)에 대응할 수 있다.
메모리 장치(150)에 포함된 복수의 메모리 블록들(152, 154, 156)은, 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 단일 레벨 셀(Single Level Cell, SLC) 메모리 블록 및 멀티 레벨 셀(Multi Level Cell, MLC) 메모리 블록 등으로 구분될 수 있다. SLC 메모리 블록은 하나의 메모리 셀에 1 비트 데이터를 저장하는 비휘발성 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다. MLC 메모리 블록에 비하여, SLC 메모리 블록은 데이터 연산 성능이 빠르며 내구성이 높을 수 있다. MLC 메모리 블록은 하나의 메모리 셀에 멀티 비트 데이터(예를 들면, 2 비트 또는 그 이상의 비트)를 저장하는 메모리 셀들로 구현된 복수의 페이지들을 포함할 수 있다 SLC 메모리 블록에 비하여, MLC 메모리 블록은 동일한 면적, 공간에 더 많은 데이터를 저장할 수 있다. 메모리 장치(150)에 포함된 MLC 메모리 블록은 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 더블 레벨 셀(Double Level Cell, DLC), 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(Triple Level Cell, TLC), 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(Quadruple Level Cell, QLC), 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 등을 포함할 수 있다.
실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록을 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC 메모리 블록과 같이 운용할 수 있다. 예를 들어, 멀티 레벨 셀(MLC) 메모리 블록의 일부에서 다른 블록에 비하여 더 빠를 수 있는 데이터 입출력 속도를 활용하여, 컨트롤러(130)는 멀티 레벨 셀(MLC) 메모리 블록의 일부를 SLC 메모리 블록으로 운용함으로써 데이터를 임시로 저장하기 위한 버퍼(buffer)로 사용할 수도 있다.
또한, 실시예에 따라, 컨트롤러(130)는 메모리 시스템(150)에 포함된 멀티 레벨 셀(MLC) 메모리 블록에 삭제 동작 없이 복수 번 데이터를 프로그램할 수 있다. 일반적으로, 비휘발성 메모리 셀은 덮어 쓰기(overwrite)를 지원하지 않는 특징을 가지고 있다. 하지만, 멀티 레벨 셀(MLC) 메모리 블록이 멀티 비트 데이터를 저장할 수 있는 특징을 이용하여, 컨트롤러(130)는 비휘발성 메모리 셀에 1비트 데이터를 복수 번 프로그램할 수도 있다. 이를 위해, 컨트롤러(130)는 비휘발성 메모리 셀에 데이터를 프로그램한 횟수를 별도의 동작 정보로 저장할 수 있고, 동일한 비휘발성 메모리 셀에 다시 프로그램하기 전 비휘발성 메모리 셀의 문턱 전압의 레벨을 균일하게 하기 위한 균일화(uniformity) 동작을 수행할 수도 있다.
실시예에 따라, 메모리 장치(150)는 ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND 혹은 NOR 플래시 메모리(flash memory), 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 또는 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리 장치로 구현될 수 있다.
도 3은 본 발명의 다른 실시예에 따른 메모리 시스템을 설명한다.
도 3을 참조하면, 호스트(102) 및 메모리 장치(150)와 연동하는 컨트롤러(130)는 호스트 인터페이스(132), 플래시 변환 계층(FTL, 240), 메모리 인터페이스(142) 및 메모리(144)를 포함할 수 있다. 도 3에서 설명하는 플래시 변환 계층(Flash Translation Layer (FTL), 240)의 하나의 실시예로서, 플래시 변환 계층(FTL, 240)은 메모리 시스템(110)의 동작 성능에 따라 다양한 형태로 구현될 수 있다.
호스트 인터페이스(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 주고받기 위한 것이다. 예를 들어, 호스트 인터페이스 유닛(132)은 호스트(102)로부터 전달되는 명령, 데이터 등을 순차적으로 저장한 뒤, 저장된 순서에 따라 출력할 수 있는 명령큐(56), 명령큐(56)로부터 전달되는 명령, 데이터 등을 분류하거나 처리 순서를 조정할 수 있는 버퍼관리자(52), 및 버퍼관리자(52)로부터 전달된 명령, 데이터 등의 처리를 위한 이벤트를 순차적으로 전달하기 위한 이벤트큐(54)를 포함할 수 있다.
호스트(102)로부터 명령, 데이터는 동일한 특성의 복수개가 연속적으로 전달될 수도 있고, 서로 다른 특성의 명령, 데이터가 뒤 섞여 전달될 수도 있다. 예를 들어, 데이터를 읽기 위한 명령어가 복수 개 전달되거나, 읽기 및 프로그램 명령이 교번적으로 전달될 수도 있다. 호스트 인터페이스(132)은 호스트(102)로부터 전달된 명령, 데이터 등을 명령큐(56)에 먼저 순차적으로 저장한다. 이후, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라 컨트롤러(130)가 어떠한 동작을 수행할 지를 예측할 수 있으며, 이를 근거로 명령, 데이터 등의 처리 순서나 우선 순위를 결정할 수도 있다. 또한, 호스트(102)로부터 전달된 명령, 데이터 등의 특성에 따라, 호스트 인터페이스(132) 내 버퍼관리자(52)는 명령, 데이터 등을 메모리(144)에 저장할 지, 플래시 변환 계층(FTL, 240)으로 전달할 지도 결정할 수도 있다. 이벤트큐(54)는 호스트(102)로부터 전달된 명령, 데이터 등에 따라 메모리 시스템 혹은 컨트롤러(130)가 내부적으로 수행, 처리해야 하는 이벤트를 버퍼관리자(52)로부터 수신한 후, 수신된 순서대로 플래시 변환 계층(FTL, 240)에 전달할 수 있다.
실시예에 따라, 플래시 변환 계층(FTL, 240)은 이벤트규(54)로부터 수신된 이벤트를 관리하기 위한 호스트 요구 관리자(Host Request Manager(HRM), 46), 맵 데이터를 관리하는 맵데이터 관리자(Map Manger(MM), 44), 가비지 컬렉션 또는 웨어 레벨링을 수행하기 위한 상태 관리자(42), 메모리 장치 내 블록에 명령을 수행하기 위한 블록 관리자(48)를 포함할 수 있다. 도 3에서 도시되지 않았지만, 실시예에 따라, 도 2에서 설명한 ECC 유닛(138)은 플래시 변환 계층(FTL, 240)에 포함될 수 있다. 실시예에 따라, ECC 유닛(138)은 컨트롤러(130) 내 별도의 모듈, 회로, 또는 펌웨어 등으로 구현될 수도 있다.
또한, 실시예에 따라, 플래시 변환 계층(FTL, 240)은 도 1에서 설명한 입출력 제어기(192)의 역할을 수행할 수 있고, 메모리 인터페이스 유닛(142)은 도 1에서 설명한 송수신기(198)의 역할을 수행할 수 있다.
호스트 요구 관리자(HRM, 46)는 맵데이터 관리자(MM, 44) 및 블록 관리자(48)를 사용하여 호스트 인터페이스(132)으로부터 수신된 읽기 및 프로그램 명령, 이벤트에 따른 요청을 처리할 수 있다. 호스트 요구 관리자(HRM, 46)는 전달된 요청의 논리 주소에 해당하는 물리 주소를 파악하기 위해 맵데이터 관리자(MM, 44)에 조회 요청을 보내고, 맵데이터 관리자(MM, 44)는 주소 변환(address translation)을 수행할 수 있다. 호스트 요구 관리자(HRM, 46)는 물리 주소에 대해 메모리 인터페이스 유닛(142)에 플래시 읽기 요청을 전송하여 읽기 요청을 처리할 수 있다. 한편, 호스트 요구 관리자(HRM, 46)는 먼저 블록 관리자(48)에 프로그램 요청을 전송함으로써 미기록된(데이터가 없는) 메모리 장치의 특정 페이지에 데이터를 프로그램한 다음, 맵데이터 관리자(MM, 44)에 프로그램 요청에 대한 맵 갱신(update) 요청을 전송함으로써 논리-물리 주소의 매핑 정보에 프로그램한 데이터에 대한 내용을 업데이트할 수 있다.
여기서, 블록 관리자(48)는 호스트 요구 관리자(HRM, 46), 맵데이터 관리자(MM, 44), 및 상태 관리자(42)가 요청한 프로그램 요청을 메모리 장치(150)를 위한 프로그램 요청으로 변환하여 메모리 장치(150) 내 블록을 관리할 수 있다. 메모리 시스템(110, 도 2 참조)의 프로그램 혹은 쓰기 성능을 극대화하기 위해 블록 관리자(48)는 프로그램 요청을 수집하고 다중 평면 및 원샷 프로그램 작동에 대한 플래시 프로그램 요청을 메모리 인터페이스(142)으로 보낼 수 있다. 또한, 다중 채널 및 다중 방향 플래시 컨트롤러의 병렬 처리(예, 인터리빙 동작)를 최대화하기 위해 여러 가지 뛰어난 플래시 프로그램 요청을 메모리 인터페이스(142)으로 전송할 수도 있다.
한편, 블록 관리자(48)는 유효 페이지 수에 따라 플래시 블록을 관리하고 여유 블록이 필요한 경우 유효한 페이지가 없는 블록을 선택 및 지우고, 쓰레기(garbage) 수집이 필요한 경우 가장 적게 유효한 페이지를 포함하고 있는 블록을 선택할 수 있다. 블록 관리자(48)가 충분한 빈 블록을 가질 수 있도록, 상태 관리자(42)는 가비지 수집을 수행하여 유효 데이터를 모아 빈 블록으로 이동시키고, 이동된 유효 데이터를 포함하고 있었던 블록들을 삭제할 수 있다. 블록 관리자(48)가 상태 관리자(42)에 대해 삭제될 블록에 대한 정보를 제공하면, 상태 관리자(42)는 먼저 삭제될 블록의 모든 플래시 페이지를 확인하여 각 페이지가 유효한지 여부를 확인할 수 있다. 예를 들어, 각 페이지의 유효성을 판단하기 위해, 상태 관리자(42)는 각 페이지의 스페어(Out Of Band, OOB) 영역에 기록된 논리 주소를 식별한 뒤, 페이지의 실제 주소와 맵 관리자(44)의 조회 요청에서 얻은 논리 주소에 매핑된 실제 주소를 비교할 수 있다. 상태 관리자(42)는 각 유효한 페이지에 대해 블록 관리자(48)에 프로그램 요청을 전송하고, 프로그램 작업이 완료되면 맵 관리자(44)의 갱신을 통해 매핑 테이블이 업데이트될 수 있다.
맵 관리자(44)는 논리-물리 매핑 테이블을 관리하고, 호스트 요구 관리자(HRM, 46) 및 상태 관리자(42)에 의해 생성된 조회, 업데이트 등의 요청을 처리할 수 있다. 맵 관리자(44)는 전체 매핑 테이블을 플래시 메모리에 저장하고, 메몰시 소자(144) 용량에 따라 매핑 항목을 캐시할 수도 있다. 조회 및 업데이트 요청을 처리하는 동안 맵 캐시 미스가 발생하면, 맵 관리자(44)는 메모리 인터페이스(142)에 읽기 요청을 전송하여 메모리 장치(150)에 저장된 매핑 테이블을 로드(load)할 수 있다. 맵 관리자(44)의 더티 캐시 블록 수가 특정 임계 값을 초과하면 블록 관리자(48)에 프로그램 요청을 보내서 깨끗한 캐시 블록을 만들고 더티 맵 테이블이 메모리 장치(150)에 저장될 수 있다.
한편, 가비지 컬렉션이 수행되는 경우, 상태 관리자(42)가 유효한 페이지를 복사하는 동안 호스트 요구 관리자(HRM, 46)는 페이지의 동일한 논리 주소에 대한 데이터의 최신 버전을 프로그래밍하고 업데이트 요청을 동시에 발행할 수 있다. 유효한 페이지의 복사가 정상적으로 완료되지 않은 상태에서 상태 관리자(42)가 맵 업데이트를 요청하면 맵 관리자(44)는 매핑 테이블 업데이트를 수행하지 않을 수도 있다. 맵 관리자(44)는 최신 맵 테이블이 여전히 이전 실제 주소를 가리키는 경우에만 맵 업데이트를 수행하여 정확성을 보장할 수 있다.
도 4는 메모리 시스템 내 채널의 활성화를 설명한다. 도 4에서 도시된 제1 채널(CH1)은 도 1 내지 도 3에서 설명한 메모리 시스템(110)에 포함되는 데이터 경로의 예로서 이해될 수 있다.
도 4를 참조하면, 제1 채널(CH1)은 두 가지의 상태를 가질 수 있다. 하나는 활성화(Active) 상태이고, 다른 하나는 비활성화(Inactive) 상태이다. 여기서, 활성화(Active) 상태는 제1 채널(CH1)을 통해 데이터 혹은 신호가 전달되는 상태를 가리킬 수 있다. 여기서, 데이터 혹은 신호에 대한 제한은 없다. 한편, 비활성화 상태(Inactive) 상태는 제1 채널(CH1)을 통해 전달되는 데이터 혹은 신호가 없는 상태일 수 있다.
실시예에 따라, 제1 채널(CH1)은 여러 동작 상태를 가질 수 있다. 예를 들면, 제1 채널(CH1)이 컨트롤러(130) 혹은 메모리 다이(90)에 의해 사용되는 경우 비지(busy) 상태로 이해될 수 있고, 제1 채널(CH1)이 컨트롤러(130) 혹은 메모리 다이(90)에 의해 사용되지 않는 경우 유휴(Idle) 상태로 이해될 수 있다. 여기서, 비지(busy) 상태는 활성화(Active) 상태와는 구별될 수 있다. 예를 들면, 비지(busy) 상태는 제1 채널(CH1)이 컨트롤러(130) 혹은 메모리 다이(90)가 사용할 수 있도록 할당되거나 점유된 구간을 가리킬 수 있으나, 활성화(active) 상태는 컨트롤러(130) 혹은 메모리 다이(90)에 할당되어 있을 뿐만 아니라 컨트롤러(130) 혹은 메모리 다이(90)에 의해 데이터 혹은 신호가 전달되고 있는 구간을 가리킬 수 있다. 인접한 데이터 경로가 비지(busy) 상태이더라도 실제로 데이터가 전달되고 있지 않는 경우, 간섭 혹은 잡음 등이 발생하지 않을 수 있다. 하지만, 인접한 데이터 경로가 활성화(active) 상태인 경우, 데이터 경로를 통해 전달되는 데이터 혹은 신호에 의해 인접한 데이터 경로에 간섭 혹은 잡음 등을 유발할 수 있다.
보정 동작은 단순한 데이터 패턴을 사용하기 때문에, 보정 동작의 데이터 윈도우(data window)는 크지 않을 수 있다. 따라서, 특정 채널을 통해 보정 동작을 수행하는 동안, 컨트롤러(130)는 특정 채널에 영향을 줄 수 있는 다른 모든 채널을 통해 데이터 입출력 동작을 수행할 수 있다. 이때, 데이터 입출력 동작의 데이터 윈도우(data window)는 보정 동작의 데이터 윈도우(data window)보다 클 수 있다. 또한, 보정 동작의 데이터 윈도우(data window)는 데이터 입출력 동작의 데이터 윈도우(data window)에 속할 수 있다.
도 5는 데이터를 송수신하는 보정 동작을 설명한다. 예를 들어, 도 5에서 설명하는 보정 동작은 도 1에서 설명하는 제1 보정부(196) 또는 제2 보정부(80)에 의해 수행될 수 있다.
도 5를 참조하면, 데이터 경로를 통해 전달되는 데이터 혹은 신호(Data_Signal)은 전압 레벨이 변하는 교류(AC) 신호로 이해할 수 있다. 메모리 시스템(110, 도 1 내지 도 3 참조) 내 컨트롤러(130)와 메모리 다이(90)가 송수신하는 데이터 혹은 신호(Data_Signal)는 디지털 값을 가질 수 있으나, 실제로 데이터 경로를 통해 전송되는 데이터 혹은 신호는 전압 레벨이 가변할 수 있는 연속적인 파형을 가지는 교류 신호와 유사할 수 있다. 컨트롤러(130) 혹은 메모리 다이(90)가 전송하는 데이터 혹은 신호(Data_Signal)가 교류 신호와 유사하더라도, 컨트롤러(130) 혹은 메모리 다이(90)에 포함된 수신 장치는 논리 하이 레벨을 결정하는 제1 기준(HD_Th)과 논리 로우 레벨을 결정하는 제2 기준(LD_Th)을 사용하여, 연속적인 파형으로부터 디지털 값을 얻을 수 있다.
한편, 데이터 경로에 데이터 혹은 신호(Data_Signal)가 전달되지 않는 비활성화 상태인 경우, 데이터 경로의 전압 레벨은 기준 레벨(Vref)로 유지될 수 있다. 도 5에서는 기준 레벨(Vref)이 제1 기준(HD_Th)과 제2 기준(LD_Th) 사이에 있으나, 실시예에 따라 기준 레벨(Vref)이 제1 기준(HD_Th)보다 높을 수도 있고, 제2 기준(LD_Th) 보다 낮을 수도 있다. 기준 레벨(Vref), 제1 기준(HD_Th) 및 제2 기준(LD_Th)은 컨트롤러(130) 및 메모리 다이(90)에 포함된 데이터 입출력 장치의 설계와 성능에 따라 상이할 수 있다.
도 5를 참조하면, 데이터 혹은 신호(Data_Signal)는 논리 하이 레벨에서 논리 로우 레벨로 천이되거나 논리 로우 레벨에서 논리 하이 레벨로 천이될 수 있다. 데이터 혹은 신호(Data_Signal)가 논리 하이 레벨에서 논리 로우 레벨로 천이되는 과정에서 제1 기준(HD_Th)과 제2 기준(LD_Th) 사이에 해당하는 전압 레벨을 가지는 폴링 구간(tF)에서는 수신 장치가 데이터 혹은 신호(Data_Signal)가 가리키는 디지털 값을 잘못 인식할 수 있다. 또한, 데이터 혹은 신호(Data_Signal)가 논리 로우 레벨에서 논리 하이 레벨로 천이되는 과정에서 제1 기준(HD_Th)과 제2 기준(LD_Th) 사이에 해당하는 전압 레벨을 가지는 라이징 구간(tR)에서도 수신 장치가 데이터 혹은 신호(Data_Signal)가 가리키는 디지털 값을 잘못 인식할 수 있다. 즉, 만약 수신 장치가 폴링 구간(tF) 혹은 라이징 구간(tR)에서 데이터 혹은 신호(Data_Signal)로부터 디지털 값을 추출하면, 에러가 발생할 가능성이 높아진다. 따라서, 컨트롤러(130) 또는 메모리 다이(90)는 보정 동작을 통해 폴링 구간(tF) 혹은 라이징 구간(tR)을 피하거나 폴링 구간(tF)과 라이징 구간(tR)의 사이에서 데이터 혹은 신호(Data_Signal)로부터 디지털 값을 추출할 수 있도록 데이터 수신 윈도우를 결정할 수 있다. 예를 들어, 보정 동작 전 데이터 수신 윈도우가 폴링 구간(tF)에 위치하는 경우, 보정 동작을 통해 폴링 구간(tF)에 해당하는 만큼 데이터 수신 윈도우를 지연시킬 수 있다. 데이터 수신 윈도우를 지연시켜, 데이터 수신 윈도우가 폴링 구간(tF)과 라이징 구간(tR)의 사이에 위치하도록 조정할 수 있다.
도 6은 보정 동작을 수행하는 데이터 입출력 장치를 설명한다. 도 6에서 설명하는 데이터 입출력 장치는 도 1 내지 도 3에서 설명한 컨트롤러(130)에 포함되는 것을 예로 들어 설명한다. 실시예에 따라, 데이터 입출력 장치는 메모리 다이(90)에도 포함될 수 있으며, 메모리 시스템(110)에 포함되어 데이터를 송수신할 수 있는 장치 또는 모듈에 탑재될 수 있다.
도 6을 참조하면, 컨트롤러(130) 내 메모리 인터페이스(142)는 송수신기(198)를 포함할 수 있다. 송수신기(198)는 메모리 장치(150) 혹은 메모리 다이(90)와 데이터 통신을 수행할 수 있다.
컨트롤러(130)가 읽기 동작을 수행하는 경우, 플래시 변환 계층(FTL, 240)는 읽기 명령과 물리 주소를 메모리 인터페이스(142)에 전달할 수 있다. 물리 주소는 메모리 인터페이스(142) 내 주소 버퍼(412)에 임시 저장된다. 메모리 인터페이스(142)는 주소 경로(Addr[0:m])를 통해 주소 버퍼(412)에 저장된 물리 주소를 메모리 다이(90)에 전달할 수 있다.
또한, 메모리 인터페이스(142)는 플래시 변환 계층(FTL, 240)으로부터 메모리 장치(150) 혹은 메모리 다이(90)를 제어하기 위한 정보 등을 수신하거나 메모리 장치(150) 혹은 메모리 다이(90)로부터 획득한 정보를 플래시 변환 계층(FTL, 240)에 전달할 수 있다. 이러한 정보들은 레지스터(414)에 저장될 수 있다. 예를 들면, 제1 보정부(196)는 메모리 다이(90)와의 보정 동작을 수행하고, 보정 동작의 결과를 레지스터(414)에 저장할 수 있다. 제1 보정부(196)는 보정 동작의 결과를 바탕으로 송수신기(198)를 제어할 수 있다.
송수신기(198)는 데이터를 출력하거나 수신할 수 있다. 송수신기(198)는 인에이블 신호(EN0)를 수신하여 송수신기(198)를 동작시키는 인에이블부(424), 데이터(DQ[0:n])를 출력하거나 수신하는 제1 멀티플렉서(428), 및 데이터 스트로브 신호(Data Strobe Signal, DQS0)를 출력하거나 수신하는 제2 멀티플렉서(426)를 포함할 수 있다. 데이터 스트로브 신호(Data Strobe Signal, DQS0)는 일종의 클록(Clock) 신호로서, 데이터(DQ[0:n])와 함께 출력될 수 있다. 컨트롤러(130)가 데이터(DQ[0:n])를 메모리 장치(150) 혹은 메모리 다이(90)에 출력할 때 해당 데이터(DQ[0:n])에 대응하는 데이터 스트로브 신호(DQS0)를 출력할 수 있다. 마찬가지로, 메모리 다이(90)도 읽기 요청에 대응하는 데이터를 출력할 때 해당 데이터(DQ[0:n])에 대응하는 데이터 스트로브 신호(DQS0)를 출력할 수 있다.
송수신기(198)는 수신하는 데이터를 전달하는 수신 데이터 패스와 출력하는 데이터를 전달하는 출력 데이터 패스를 포함하며, 두 개의 데이터 패스는 제1 멀티플렉서(428) 및 제2 멀티플렉서(426)에 연결된다. 도 6을 참조하면, 송수신기(198) 내 출력부(422)에서 제1 멀티플렉서(428) 및 제2 멀티플렉서(426)로 연결되는 출력 데이터 패스에는 지연부가 없으나, 제1 멀티플렉서(428) 및 제2 멀티플렉서(426)에서 수신부(418)로 연결되는 수신 데이터 패스에는 지연부(416)가 포함되어 있다. 지연부(416)는 수신되는 데이터(DQ[0:n])를 지연하지 않고, 수신되는 데이터 스트로브 신호(Data Strobe Signal, DQS0)를 지연할 수 있다.
지연부(416)는 가변 지연량을 가지고 있으며, 제1 보정부(196)에 의해 제어될 수 있다. 제1 보정부(196)는 보정 동작을 통해 메모리 다이(90)로부터 전달되는 데이터(DQ[0:n])를 감지, 인식하는 시점(즉, 보정 동작의 결과)을 결정할 수 있다. 제1 보정부(196)는 보정 동작의 결과에 대응하여 지연부(416)의 지연량을 조정할 수 있다. 수신부(418)는 지연부(416)에 의해 조정된 데이터 스트로브 신호에 기초하여 데이터(DQ[0:n])를 감지, 인식할 수 있다.
도 6에서는 송수신기(198)가 데이터를 수신하는 데이터 패스에 보정 동작의 결과를 적용하는 예를 설명하였으나, 실시예에 따라 데이터를 출력하는 데이터 패스에 보정 동작의 결과를 적용하거나, 데이터를 수신 및 출력하는 데이터 패스 모두에 보정 동작의 결과를 적용할 수도 있다. 또한, 실시예에 따라, 제1 보정부(196)는 데이터 스트로브 신호(Data Strobe Signal, DQS0)가 아닌 데이터(DQ[0:n])의 지연량을 제어할 수도 있다.
도 7은 메모리 시스템의 내부 구성을 설명한다.
도 7을 참조하면, 메모리 시스템(110)은 컨트롤러(130)와 복수의 메모리 다이(90, 92, 94, 96, 98)를 포함할 수 있다. 컨트롤러(130)와 복수의 메모리 다이(90, 92, 94, 96, 98)는 복수의 채널(CH1, CH2, CH3, CH4)을 통해 연결될 수 있다. 실시예에 따라, 하나의 채널(CH1)을 통해 복수의 메모리 다이(90, 92)가 컨트롤러(130)와 연결될 수 있다. 여기서, 채널의 수 및 메모리 다이의 수는 메모리 시스템(110)의 동작 성능에 따라 설계 변경될 수 있다. 또한, 메모리 시스템(110)의 동작 성능에 따라 하나의 채널을 통해 컨트롤러(130)와 연결되는 메모리 다이의 수도 달라질 수 있다.
복수의 메모리 다이(90, 92, 94, 96, 98)는 독립적으로 동작할 수 있으며, 복수의 메모리 다이(90, 92, 94, 96, 98)의 동작 환경, 조건이 동일하지 않을 수 있다. 따라서, 컨트롤러(130)는 복수의 메모리 다이(90, 92, 94, 96, 98)에 대해 보정 동작을 개별적으로 수행할 수 있다. 예를 들어, 컨트롤러(130)는 보정 동작을 수행하기 위해 복수의 채널(CH1, CH2, CH3, CH4)을 순차적으로 결정할 수 있다. 제1 채널(CH1)을 선택한 후, 컨트롤러(130)는 제1 채널(CH1)과 연결된 복수의 메모리 다이(90, 92)에 대해 개별적으로 보정 동작을 수행할 수 있다. 제1 채널(CH1)과 연결된 복수의 메모리 다이(90, 92)에 대한 보정 동작이 완료되면, 제2 채널(CH2)을 보정 동작을 위해 선택할 수 있다.
실시예에 따라, 컨트롤러(130)는 보정 동작을 수행하기 위해 복수의 채널(CH1, CH2, CH3, CH4)을 랜덤하게(임의로) 선택할 수 있다. 또한, 실시예에 따라, 컨트롤러(130)는 보정 동작을 수행하기 위해 채널에 상관없이 복수의 메모리 다이(90, 92, 94, 96, 98) 중 하나를 선택할 수 있다.
컨트롤러(130)는 메모리 시스템(110)의 초기 동작 시 보정 동작을 복수의 메모리 다이(90, 92, 94, 96, 98)에 대해 순차적으로 혹은 임의로 수행할 수 있다. 또한, 메모리 시스템(110)이 데이터 입출력 동작을 수행하는 동안 에러가 발생하거나 에러의 수가 증가하는 경우, 컨트롤러(130)는 해당 에러에 대응하는 메모리 다이에 대해서 선별적으로 보정 동작을 수행할 수도 있다. 또한, 메모리 시스템(110)이 기 설정된 시간 이상의 유휴 상태 혹은 절전 상태를 유지한 이후 데이터 입출력 동작을 수행하기 전에, 컨트롤러(130)는 적어도 하나의 메모리 다이에 대한 보정 동작을 수행할 수 있다.
도 8은 메모리 시스템 내 보정 동작을 위한 채널의 상태를 설명한다. 도 8에서는 도 7에서 설명한 메모리 시스템(110)과 같이 4개의 채널(CH1, CH2, CH3, CH4)이 포함된 경우를 예로 들어 설명한다.
도 7 및 도 8을 참조하면, 제1 채널(CH1)과 연결된 메모리 다이(90 혹은 92)와 컨트롤러(130)가 보정 동작을 수행하는 경우, 다른 채널(CH2, CH3, CH4)은 모두 활성화 상태를 가질 수 있다. 도 4에서 설명한 바와 같이, 활성화 상태는 채널을 통해 데이터 혹은 신호가 전달되고 있는 상태를 가리킬 수 있다.
다른 채널(CH2, CH3, CH4)은 모두 활성화 상태를 유지하여, 제1 채널(CH1)을 통해 수행되는 데이터 통신 상에 동작 환경, 조건이 가장 열악해지도록 설정할 수 있다. 다른 채널(CH2, CH3, CH4)은 모두 활성화 상태를 유지하는 동안 제1 채널(CH1)과 연결된 메모리 다이(90 혹은 92)에 대한 보정 동작을 수행함으로써, 보정 동작 이후 제1 채널(CH1)과 연결된 메모리 다이(90 혹은 92)와 컨트롤러(130) 사이의 데이터 통신 상에서 발생할 수 있는 에러의 가능성을 줄일 수 있다.
도시되지 않았지만, 다른 채널(CH2, CH3, CH4) 중 하나와 연관된 보정 동작이 수행되는 동안에는 보정 동작이 수행되지 않는 모든 채널이 활성화 상태로 유지될 수 있다. 채널을 활성화 상태로 유지시키기 위해, 컨트롤러(130)는 해당 채널을 통해 연결된 메모리 다이에 프로그램 데이터를 전송하거나, 해당 채널을 통해 메모리 다이로부터 읽기 데이터를 수신할 수도 있다. 실시예에 따라, 프로그램 데이터 혹은 읽기 데이터는 임의의 테스트 데이터이거나 비휘발성 메모리 셀에 프로그램되거나 저장되어 있지 않은 가짜 데이터 혹은 더미 데이터일 수 있다. 또한, 실시예에 따라, 컨트롤러(130)가 활성화 상태인 채널을 통해 메모리 다이로 데이터를 전송하지만, 활성화 상태를 유지하기 위한 데이터 전송이 가짜 데이터 혹은 더미 데이터이므로, 해당 메모리 다이는 전송되는 가짜 데이터 혹은 더미 데이터를 수신하지 않을 수도 있다.
도 9는 메모리 시스템 내 보정 동작과 채널 활성화 동작의 데이터 윈도우를 설명한다. 구체적으로, 도 7 내지 도 9를 참조하여, 복수의 채널(CH1, CH2, CH3, CH4) 중 1 채널(CH1)과 연결된 메모리 다이(90 혹은 92)와 컨트롤러(130)가 보정 동작을 수행하는 경우를 설명한다.
도 9를 참조하면, 컨트롤러(130)가 제1 채널(CH1)과 연결된 메모리 다이(90 혹은 92)에 대한 보정 동작의 데이터 윈도우(tCal)는 다른 채널(CH2, CH3, CH4)에 활성화 동작의 데이터 윈도우(tActivation)보다 작다. 또한, 보정 동작의 데이터 윈도우(tCal)는 활성화 동작의 데이터 윈도우(tActivation)에 속할 수 있다(예, 완전히 중첩될 수 있다). 즉, 제1 채널(CH1)을 통해 수행되는 보정 동작이 시작되기 전 다른 채널(CH2, CH3, CH4)에 활성화 동작이 시작되고, 제1 채널(CH1)을 통해 수행되는 보정 동작이 완료된 후 다른 채널(CH2, CH3, CH4)에 활성화 동작도 완료될 수 있다. 이를 통해, 특정 채널을 통해 보정 동작이 수행되는 동안, 다른 채널은 활성화 상태를 유지시킬 수 있다.
도 9에서는 다른 채널(CH2, CH3, CH4)에서의 활성화 동작의 데이터 윈도우가 모두 동일한 시점으로 설명하였으나, 실시예에 따라 다른 채널(CH2, CH3, CH4)에서의 활성화 동작의 데이터 윈도우는 동일하지 않을 수 있다. 다만, 각각의 채널(CH2, CH3, CH4)에서의 활성화 동작의 데이터 윈도우가 상이하더라도, 보정 동작의 데이터 윈도우(tCal)는 모든 활성화 동작의 데이터 윈도우에 속하도록 제어할 수 있다. 이를 통해, 제1 채널(CH1)과 연결된 메모리 다이(90 혹은 92)에 대한 보정 동작이 메모리 시스템(110) 내 열악한 동작 환경에서 수행되도록 함으로써, 보정 동작 이후 데이터 통신의 신뢰성을 개선할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 설명한다.
도 10을 참조하면, 메모리 시스템의 동작 방법은 복수의 데이터 경로 중 보정 동작을 수행할 제1 경로를 결정하는 단계(372), 제1 경로를 제외한 다른 경로와 연결된 구성 요소와 데이터 통신을 수행하는 단계(374), 다른 경로에 데이터 송수신을 수행하는 중에 제1 경로에 대한 보정을 수행하는 단계(376), 및 보정 동작이 필요한 장치와 연결된 다른 경로를 결정하는 단계(378)를 포함할 수 있다.
메모리 시스템(110, 도 1 내지 도 3 및 도 7 참조) 내 컨트롤러(130)는 복수의 데이터 경로 중 보정을 수행할 제1 경로를 결정할 수 있다(372). 예를 들어, 복수의 데이터 경로는 메모리 시스템(110) 내 복수의 채널을 가리킬 수 있다. 구체적으로, 컨트롤러(130)는 제1 경로를 통해 연결된 구성 요소(예, 메모리 다이)를 선택할 수 있다. 실시예에 따라, 제1 경로를 통해 연결된 구성 요소가 복수인 경우, 복수의 구성 요소를 순차적으로 선택할 수 있다.
보정 동작을 수행할 대상(즉, 메모리 시스템(110) 내 구성 요소)이 결정되면, 컨트롤러(130)는 보정 동작이 수행될 제1 경로를 제외한 다른 모든 선택되지 않은 경로를 활성화시킬 수 있다. 예를 들어, 메모리 시스템(110) 내 4개의 데이터 경로가 있다면, 컨트롤러(130)는 제1 경로를 제외한 다른 3개의 경로를 활성화시킬 수 있다. 이를 위해, 컨트롤러(130)는 모든 선택되지 않은 경로 각각을 통해 컨트롤러(130)와 연결된 적어도 하나의 구성 요소(예, 메모리 다이)를 선택할 수 있다. 이후, 컨트롤러(130)는 선택된 메모리 다이와 데이터 통신(즉, 데이터 송수신)을 수행할 수 있다(374).
데이터를 송수신하는 것은 데이터 경로를 활성화하기 위한 하나의 방법 중 하나이다. 예를 들어, 모든 선택되지 않은 경로를 활성화시키는 단계(374)는 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이를 선택하는 단계, 및 선택된 메모리 다이에서 프로그램 동작 또는 읽기 동작을 수행하는 단계를 포함할 수 있다. 이때, 프로그램 동작 또는 읽기 동작을 통해 모든 선택되지 않은 경로를 통해, 컨트롤러(130) 혹은 메모리 다이는 간섭과 노이즈가 가장 크게 발생할 수 있는 데이터 패턴을 송수신할 수 있다. 한편, 실시예에 따라, 메모리 다이와 같은 구성 요소에서 데이터의 수신이 이루어지지 않더라도 컨트롤러(130)가 데이터 경로를 통해 특정 구성 요소를 향해 데이터를 송신하는 것으로 데이터 경로를 활성화시킬 수 있다.
컨트롤러(130)는 모든 선택되지 않은 경로가 활성화된 동안 제1 경로를 통해 연결된 메모리 다이와 컨트롤러 간 데이터 통신을 위한 보정 동작을 수행할 수 있다(376). 실시예에 따라, 보정 동작은 컨트롤러(130)로부터 메모리 다이로 전송되는 제1 방향 데이터 통신을 위한 제1 보정 동작과 메모리 다이로부터 컨트롤러(130)로 전송되는 제2 방향 데이터 통신을 위한 제2 보정 동작을 포함할 수 있다. 즉, 제1 경로의 양 방향에 대해 보정 동작이 수행될 수 있다. 실시예에 따라, 활성화되는 경로에 연결된 메모리 다이와의 데이터 통신에서의 데이터 윈도우는 보정 동작의 데이터 윈도우보다 더 클 수 있다. 보정 동작의 데이터 윈도우는 데이터 통신의 데이터 윈도우에 완전히 중첩될 수 있다.
도 7을 참조하면, 컨트롤러(130)는 복수의 데이터 경로를 통해 복수의 메모리 다이와 연결될 수 있다. 도시되지 않았지만, 메모리 시스템의 동작 방법은 특정 메모리 다이와의 보정 동작이 완료되면, 제1 경로와 연결된 다른 메모리 다이를 선택하거나 모든 선택되지 않은 경로 중 하나를 결정하는 단계를 더 포함할 수 있다. 이를 통해, 컨트롤러(130)는 보정 동작을 복수의 메모리 다이 각각에 대해 개별적으로 수행할 수 있다. 메모리 다이 각각에 대해 개별적으로 수행된 보정 동작의 결과는 상이할 수 있다. 도시되지 않았지만, 메모리 시스템의 동작 방법은 보정 동작을 통해 결정된 보정값을 메모리 다이에 대응시켜 저장하는 단계를 더 포함할 수 있다. 보정 동작이 완료된 후, 컨트롤러(130)는 특정 메모리 다이에 데이터를 출력하거나 특정 메모리 다이로부터 데이터를 수신할 때, 해당 메모리 다이에 대응하여 저장된 보정값을 사용하여 데이터를 감지, 인식할 수 있다.
도 11은 채널 활성화에 따른 보정 동작의 효과를 설명한다.
도 11을 참조하면, 컨트롤러(130)와 임의의 채널을 통해 연결된 임의의 메모리 다이(90, 도 1 참조)와의 보정 동작 전(previous margin)의 데이터 윈도우 마진(tDS, tDH), 해당 채널을 제외한 다른 채널이 활성화되지 않은 상태에서 해당 채널을 통한 보정 동작을 수행(Calibration Margin(No Activation))한 경우 보정 동작의 제1 결과(tDS±a, tDH±b), 및 해당 체널을 제외한 모든 다른 채널을 활성화한 상태에서 해당 채널을 통한 보정 동작을 수행(Calibration Margin(Full Activation))한 경우 보정 동작의 제2 결과(tDS±3a(2.5a~3.5a), tDH±3b(2.5b~3.5b))를 비교할 수 있다. 여기서, 데이터 윈도우 마진(tDS, tDH)은 셋업 타임(tDS)과 홀드 타임(tDH)을 통해 결정될 수 있으며, 'a,' 'b'는 임의의 시간값이다.
해당 채널을 제외한 다른 채널이 활성화되지 않은 경우의 제1 결과는 a, b이지만, 다른 채널을 활성화한 경우의 제2 결과는 약 3a, 3b로서 3배 정도 보정값이 커질 수 있다. 보정 동작의 동작 환경에 따라 2.5배에서 3.5배 정도의 차이를 보일 수도 있다. 이러한 보정값의 차이는 고속으로 동작하는 메모리 시스템(110, 도1 내지 3 참조) 내 데이터 통신에서 동작 신뢰성을 개선하는 데 사용될 수 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 복수의 메모리 다이를 포함하는 메모리 장치; 및
    상기 복수의 메모리 다이와 복수의 데이터 경로를 통해 연결된 컨트롤러를 포함하고,
    상기 컨트롤러는 상기 복수의 데이터 경로 중 제1 경로를 선택하고, 상기 복수의 데이터 경로 중 모든 선택되지 않은 경로를 활성화시키며, 상기 모든 선택되지 않은 경로가 활성화된 동안 상기 복수의 메모리 다이 중 상기 제1 경로를 통해 연결된 제1 메모리 다이와 상기 컨트롤러 간 데이터 통신을 위한 보정 동작을 수행하는,
    메모리 시스템.
  2. 제1항에 있어서,
    상기 컨트롤러는 상기 보정 동작을 상기 복수의 메모리 다이 각각에 대해 개별적으로 수행하며,
    상기 보정 동작의 데이터 윈도우는 상기 활성화의 데이터 윈도우에 중첩되는,
    메모리 시스템.
  3. 제2항에 있어서,
    상기 컨트롤러는 상기 보정 동작을 통해 결정된 보정값을 각 메모리 다이에 대응시켜 저장하는,
    메모리 시스템.
  4. 제1항에 있어서,
    상기 컨트롤러는
    상기 제1 메모리 다이와의 상기 보정 동작을 완료한 후, 상기 제1 경로와 연결된 모든 메모리 다이에 대해 상기 보정 동작을 수행하고 상기 모든 선택되지 않은 경로 중 제2 경로를 선택하는,
    메모리 시스템.
  5. 제1항에 있어서,
    상기 컨트롤러는
    상기 제1 경로와 연결된 상기 제1 메모리 다이와의 상기 보정 동작을 완료한 후, 상기 제1 경로와 연결된 다른 메모리 다이와의 상기 보정 동작을 수행하기 전 상기 모든 선택되지 않은 경로 중 제2 경로를 선택하여 상기 제2 경로와 연결된 하나의 메모리 다이와의 보정 동작을 수행하는,
    메모리 시스템.
  6. 제1항에 있어서,
    상기 컨트롤러는 상기 모든 선택되지 않은 경로를 활성화시키기 위해 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이에 프로그램 명령과 더미 데이터를 전송하는,
    메모리 시스템.
  7. 제1항에 있어서,
    상기 컨트롤러는 상기 모든 선택되지 않은 경로를 활성화시키기 위해 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이에 프로그램 명령 없이 임의의 데이터를 전송하는,
    메모리 시스템.
  8. 제1항에 있어서,
    상기 컨트롤러는 상기 모든 선택되지 않은 경로를 활성화시키기 위해 상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이에 읽기 명령을 전송하는,
    메모리 시스템.
  9. 제1항에 있어서,
    상기 보정 동작은 상기 컨트롤러로부터 상기 제1 메모리 다이로 전송되는 제1 방향 데이터 통신을 위한 제1 보정 동작과 상기 제1 메모리 다이로부터 상기 컨트롤러로 전송되는 제2 방향 데이터 통신을 위한 제2 보정 동작을 포함하는,
    메모리 시스템.
  10. 제1항에 있어서,
    상기 컨트롤러는 상기 복수의 데이터 경로 사이에 간섭과 노이즈가 가장 크게 발생하는 데이터 패턴을 사용하여 상기 모든 선택되지 않은 경로를 활성화시키는,
    메모리 시스템.
  11. 복수의 데이터 경로 중 보정 동작을 수행하기 위한 제1 경로를 결정하는 단계;
    상기 복수의 데이터 경로 중 모든 선택되지 않은 경로를 활성화시키는 단계; 및
    상기 모든 선택되지 않은 경로가 활성화된 동안 상기 제1 경로를 통해 연결된 제1 메모리 다이와 컨트롤러 간 데이터 통신을 위한 상기 보정 동작을 수행하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  12. 제11항에 있어서,
    상기 제1 경로를 결정하는 단계는
    상기 제1 경로를 통해 상기 컨트롤러와 연결된 적어도 하나의 메모리 다이를 선택하는 단계
    를 포함하는, 메모리 시스템의 동작방법.
  13. 제11항에 있어서,
    상기 모든 선택되지 않은 경로를 활성화시키는 단계는
    상기 모든 선택되지 않은 경로 각각을 통해 상기 컨트롤러와 연결된 적어도 하나의 메모리 다이를 선택하는 단계; 및
    선택된 메모리 다이와 데이터 송수신을 수행하는 단계
    를 포함하는, 메모리 시스템의 동작 방법.
  14. 제11항에 있어서,
    상기 컨트롤러는 상기 복수의 데이터 경로를 통해 상기 제1 메모리 다이를 포함하는 복수의 메모리 다이와 연결되며, 상기 보정 동작은 상기 복수의 메모리 다이 각각에 대해 개별적으로 수행되고,
    상기 보정 동작의 데이터 윈도우는 상기 활성화의 데이터 윈도우에 중첩되는,
    메모리 시스템의 동작방법.
  15. 제11항에 있어서,
    상기 제1 메모리 다이와의 상기 보정 동작이 완료되면, 상기 제1 경로와 연결된 다른 메모리 장치를 선택하거나 상기 모든 선택되지 않은 경로 중 하나를 결정하는 단계
    를 더 포함하는, 메모리 시스템의 동작방법.
  16. 제11항에 있어서,
    상기 모든 선택되지 않은 경로를 활성화시키는 단계는
    상기 모든 선택되지 않은 경로 각각과 연결된 적어도 하나의 메모리 다이를 선택하는 단계; 및
    선택된 메모리 다이에서 프로그램 동작 또는 읽기 동작을 수행하는 단계
    를 포함하는, 메모리 시스템의 동작방법.
  17. 제16항에 있어서,
    상기 프로그램 동작 또는 상기 읽기 동작을 통해 상기 모든 선택되지 않은 경로에는 간섭과 노이즈가 가장 크게 발생하는 데이터 패턴이 송수신되는,
    메모리 시스템의 동작방법.
  18. 제11항에 있어서,
    상기 보정 동작을 통해 결정된 보정값을 제1 메모리 다이에 대응시켜 저장하는 단계
    를 더 포함하는, 메모리 시스템의 동작방법.
  19. 복수의 데이터 경로를 통해 복수의 장치와 데이터를 송수신하기 위해 상기 복수의 데이터 경로 각각에 대응하여 배치되는 복수의 데이터 송수신기를 포함하고, 상기 복수의 데이터 송수신기 중 선택된 데이터 송수신기가 보정 동작을 수행하고 선택되지 않은 모든 데이터 송수신기는 데이터 입출력 동작을 수행하며, 상기 보정 동작의 데이터 윈도우 전체는 상기 데이터 입출력 동작의 데이터 윈도우에 중첩되는,
    데이터 입출력 장치.
  20. 제21항에 있어서,
    상기 복수의 데이터 송수신기 각각은
    송신 데이터를 처리하는 제1 경로;
    수신 데이터를 처리하는 제2 경로;
    상기 데이터 송수신기 내 상기 제2 경로에 상기 수신 데이터를 지연시키는 지연부; 및
    상기 보정 동작을 통해 상기 지연부의 지연값을 결정하는 보정부
    를 포함하는, 데이터 입출력 장치.
KR1020200114595A 2020-09-08 2020-09-08 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법 KR20220032816A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200114595A KR20220032816A (ko) 2020-09-08 2020-09-08 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법
US17/177,735 US20220075542A1 (en) 2020-09-08 2021-02-17 Calibration apparatus and method for data communication in a memory system
CN202110612337.8A CN114155889A (zh) 2020-09-08 2021-06-02 存储器系统中数据通信的校准设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200114595A KR20220032816A (ko) 2020-09-08 2020-09-08 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법

Publications (1)

Publication Number Publication Date
KR20220032816A true KR20220032816A (ko) 2022-03-15

Family

ID=80461126

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200114595A KR20220032816A (ko) 2020-09-08 2020-09-08 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법

Country Status (3)

Country Link
US (1) US20220075542A1 (ko)
KR (1) KR20220032816A (ko)
CN (1) CN114155889A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI806516B (zh) * 2022-03-24 2023-06-21 瑞昱半導體股份有限公司 記憶體控制器與校準資料接收視窗的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10679698B2 (en) * 2018-03-28 2020-06-09 Intel Corporation Memory preset adjustment based on adaptive calibration
US10860417B1 (en) * 2019-08-02 2020-12-08 Micron Technology, Inc. Multiple memory die techniques

Also Published As

Publication number Publication date
CN114155889A (zh) 2022-03-08
US20220075542A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US8261012B2 (en) Non-volatile semiconductor memory comprising power fail circuitry for flushing write data in response to a power fail signal
KR20210111527A (ko) 메모리 시스템에서 가비지 컬렉션을 수행하는 장치 및 방법
KR102691851B1 (ko) 불휘발성 메모리 장치, 이를 포함하는 데이터 저장 장치 및 그 동작 방법
KR20170105760A (ko) 데이터 저장 장치 및 그것의 동작 방법
US10228866B2 (en) Performance tuning for storage devices
KR20220043432A (ko) 메모리 시스템에서 읽기 전압을 제어하는 장치 및 방법
KR20210112548A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20220048569A (ko) 메모리 시스템에서 저장 공간을 제어하는 장치 및 방법
KR20160074025A (ko) 데이터 저장 장치의 동작 방법
KR20210121654A (ko) 메모리 시스템의 데이터 에러를 복구하는 장치 및 방법
KR20210039171A (ko) 메모리 시스템을 포함하는 데이터 처리 시스템에서 동작 정보를 송수신하는 방법 및 장치
KR20210124705A (ko) 메모리 시스템 내 맵 정보를 제어하는 장치 및 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20220103378A (ko) 메모리 시스템에 저장된 데이터를 처리하는 장치 및 방법
KR20230040057A (ko) 시스템의 읽기 성능을 개선하기 위한 장치 및 방법
KR20220090020A (ko) 비휘발성 메모리 시스템이 생성한 메타데이터를 전송하는 장치 및 방법
KR20220077041A (ko) 메모리 시스템 내 저장된 데이터를 유지하는 장치 및 방법
KR20190023196A (ko) 데이터 저장 장치
KR20210156010A (ko) 저장 장치 및 그 동작 방법
KR20220032816A (ko) 메모리 시스템에서 데이터 통신을 보정하는 장치 및 방법
CN117130544A (zh) 用于控制操作速度的存储器系统和数据处理系统
KR20170031311A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20230160620A (ko) 메모리 시스템에서 데이터를 복구하는 장치 및 방법
KR20220049230A (ko) 메모리 시스템에서 비휘발성 메모리 장치 내 오류를 확인하는 장치 및 방법
KR20220149117A (ko) 복수의 비휘발성 메모리 장치와 메모리 컨트롤러 간 데이터 통신을 개선하기 위한 장치 및 방법