KR20200057331A - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR20200057331A
KR20200057331A KR1020180141586A KR20180141586A KR20200057331A KR 20200057331 A KR20200057331 A KR 20200057331A KR 1020180141586 A KR1020180141586 A KR 1020180141586A KR 20180141586 A KR20180141586 A KR 20180141586A KR 20200057331 A KR20200057331 A KR 20200057331A
Authority
KR
South Korea
Prior art keywords
memory
command
cumulative
memory system
memory device
Prior art date
Application number
KR1020180141586A
Other languages
English (en)
Inventor
이주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180141586A priority Critical patent/KR20200057331A/ko
Priority to US16/584,323 priority patent/US11579798B2/en
Priority to CN201910982557.2A priority patent/CN111198652B/zh
Publication of KR20200057331A publication Critical patent/KR20200057331A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

본 발명의 실시 예들에 따른 메모리 시스템의 동작방법은 호스트 커맨드 큐에 큐잉된 복수의 커맨드들 중 타겟 커맨드를 확인하는 단계; 상기 누적 필요 전력과 한계 전력을 비교하는 단계; 상기 누적 필요 전력이 상기 한계 전력보다 크거나 같은 경우, 누적 디-큐잉 시간을 확인하는 단계; 상기 누적 디-큐잉 시간이 소정의 임계 값보다 작은 경우, 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하는 단계; 상기 타겟 커맨드를 상기 메모리 장치로 제공하는 단계; 및 상기 타겟 커맨드에 대응하는 동작을 수행하는 단계를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATING METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 파워 관리 동작의 성능을 향상시킬 수 있는 메모리 시스템 및 그것의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 커맨드 큐잉에 의하여 시스템이 펜딩될 수 있는 상황을 최소화 하여 효율적으로 파워 관리 동작을 수행할 수 있다.
본 발명의 실시 예들에 따른 메모리 시스템의 동작방법은 호스트 커맨드 큐에 큐잉된 복수의 커맨드들 중 타겟 커맨드를 확인하는 단계; 상기 누적 필요 전력과 한계 전력을 비교하는 단계; 상기 누적 필요 전력이 상기 한계 전력보다 크거나 같은 경우, 누적 디-큐잉 시간을 확인하는 단계; 상기 누적 디-큐잉 시간이 소정의 임계 값보다 작은 경우, 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하는 단계; 상기 타겟 커맨드를 상기 메모리 장치로 제공하는 단계; 및 상기 타겟 커맨드에 대응하는 동작을 수행하는 단계를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 호스트 커맨드 큐에 큐잉된 복수의 커맨드들 중 타겟 커맨드를 확인하고, 누적 필요 전력과 한계 전력을 비교한 후, 상기 누적 필요 전력이 상기 한계 전력보다 크거나 같은 경우, 누적 디-큐잉 시간을 확인하며, 상기 누적 디-큐잉 시간이 소정의 임계 값보다 작은 경우, 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하고, 상기 타겟 커맨드를 출력하는 컨트롤러; 및 상기 컨트롤러로부터 출력된 상기 타겟 커맨드를 제공받아, 상기 타겟 커맨드에 대응하는 동작을 수행하는 메모리 장치를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 효율적으로 파워를 관리하여 성능을 향상시킬 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 커맨드 큐들을 나타낸 도면이다.
도 3는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 4은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 6은 메모리 시스템의 동작을 나타낸 흐름도이다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타내는 흐름도이다.
도 8a 내지 도 8c는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 10는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 흐름도이다.
도 11 내지 도 19은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 3 내지 도 5에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) (132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F)(142), 및 메모리(Memory)(136) 및 파워관리부(Power Manager)(138)를 포함한다.
또한, 호스트 인터페이스(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
도 2를 참조하면, 호스트 인터페이스(132) 및 메모리 인터페이스(142)는 각각 커맨드 큐를 포함할 수 있다. 구체적으로, 호스트 인터페이스(132)은 호스트 커맨드 큐(133)을 포함할 수 있다. 그리고, 메모리 인터페이스는 메모리 인터페이스 큐(143)를 포함할 수 있다.
호스트 인터페이스(132)는 호스트 커맨드 큐(133)에 호스트(102)에서 컨트롤러(130)으로 제공된 커맨드를 큐잉할 수 있다. 호스트 커맨드 큐(133)는 FIFO 구조로 구성될 수 있다. 따라서, 호스트(102)에서 제공된 순서에 따라, 호스트 인터페이스(132)은 제공된 커맨드를 순서대로 호스트 커맨드 큐(133)에 큐잉할 수 있다.
또한, 호스트 인터페이스(132)은 호스트 커맨드 큐(133)에 커맨드를 소정 개수(N)만 큐잉할 수 있다. 예를 들어, 호스트 커맨드 큐(133)에 '32'개의 커맨드만 큐잉 가능한 경우, 호스트 인터페이스(132)은 호스트(102)로부터 제공된 '32'개의 커맨드만 호스트 커맨드 큐(133)에 큐잉할 수 있다. 호스트 커맨드 큐(133)에 '32'개의 커맨드가 큐잉된 때, 호스트(102)가 추가적인 커맨드를 컨트롤러(130)에 제공할 수 없다. 호스트 커맨드 큐(133)에 큐잉된 커맨드가 디-큐잉된 후에, 비로소 호스트(102)는 추가적인 커맨드를 컨트롤러(130)에 제공할 수 있다. 즉, 호스트 커맨드 큐(133)가 복수의 커맨드들로 가득 찬 상태라면, 호스트(102)는 커맨드를 제공하는 동작을 진행하지 않고, 잠시 대기(pending)할 수 있다.
다만, 위에 언급된 호스트 커맨드 큐(133)에 대한 예들은 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
호스트 커맨드 큐(133)에 큐잉된 커맨드 중 처리 순서에 해당하는 커맨드(이하, 타겟 커맨드)는 이하에서 설명되는 프로세서(134)에 의하여 메모리 커맨드 큐(143)에 큐잉될 수 있다. 즉, 프로세서(134)에 의하여 타겟 커맨드는 호스트 인터페이스(132)으로부터 메모리 인터페이스(142)에 제공될 수 있다.
메모리 인터페이스(142)은 메모리 커맨드 큐(143)에 컨트롤러(130)에서 메모리 장치(150)로 제공할 커맨드를 큐잉할 수 있다. 메모리 커맨드 큐(143)도 호스트 커맨드 큐(133)와 마찬가지로 FIFO 구조로 구성될 수 있다. 따라서, 메모리 장치(150)에 제공할 순서에 따라, 메모리 인터페이스(142)은 커맨드를 메모리 커맨드 큐(143)에 큐잉할 수 있다.
또한, 메모리 인터페이스(142)은 메모리 커맨드 큐(143)에 커맨드를 소정 개수(M)만 큐잉할 수 있다. 이때, 호스트 커맨드 큐(133)가 큐잉할 수 있는 커맨드 수(N)와 메모리 커맨드 큐(143)가 큐잉할 수 있는 커맨드 수(M)는 상이할 수 있다. 예를 들어, 메모리 커맨드 큐(143)에 '64'개의 커맨드만 큐잉 가능한 경우, 메모리 인터페이스(142)은 메모리 장치(150)에 제공할 '64'개의 커맨드만 메모리 커맨드 큐(143)에 큐잉할 수 있다. 메모리 커맨드 큐(143)에 '64'개의 커맨드가 큐잉된 때에, 메모리 인터페이스(142)은 더 이상 메모리 커맨드 큐(143)에 커맨드를 큐잉할 수 있다. 메모리 커맨드 큐(143)에 큐잉된 커맨드가 적어도 하나 이상 디-큐잉된 후에, 비로소 메모리 인터페이스(142)은 추가적인 커맨드를 메모리 커맨드 큐(143)에 큐잉할 수 있다. 즉, 메모리 커맨드 큐(143)가 복수의 커맨드들로 가득 찬 상태라면, 메모리 인터페이스(142)은 커맨드를 큐잉하지 못하고 잠시 대기(pending)할 수 있다.
나아가, 메모리 인터페이스(142)은 커맨드를 메모리 커맨드 큐(143)에 큐잉할 때, 메모리 장치(150)의 전력 현황도 고려하여 큐잉할 수 있다. 메모리 장치(150)에 필요한 전력이 지나치게 높게 형성되지 아니하도록 커맨드별로 대응하는 필요 전력에 따라 커맨드를 메모리 커맨드 큐(143)에 큐잉할 수 있다.
다만, 위에 언급된 메모리 커맨드 큐(143)에 대한 예들은 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
다시, 도 1로 돌아와, 메모리(138)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 메모리(138)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 메모리(138)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 메모리(138)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 파워관리부(136)는 메모리 시스템(110)의 전력, 즉 컨트롤러(130)에 포함된 구성 요소들의 전력을 제공 및 관리할 수 있으며, 메모리 장치(150)에 포함된 구성 요소들의 전력을 제공 및 관리할 수 있다.
특히, 파워관리부(136)는 누적 필요 전력, 한계 전력 및 누적 디-큐잉 시간을 관리할 수 있다.
누적 필요 전력은 메모리 커맨드 큐(143)에 큐잉된 커맨드를 모두 처리하기 위하여 메모리 장치(150)에 필요한 전력을 의미한다.
앞서 언급된 바와 같이, 커맨드마다 메모리 장치(150)에 필요한 전력이 상이할 수 있다. 예를 들면, 메모리 장치(150)가 리드 커맨드에 따른 동작(이하, 리드 동작)을 수행하기 위해서 '50[mW]'가 필요하고, 라이트 커맨드에 따른 동작(이하, 라이트 동작)을 수행하기 위해서 '90[mW]'가 필요하며, 이레이즈 커맨드에 따른 동작(이하, 이레이즈 동작)을 수행하기 위해서'70[mW]'가 필요할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다. 상기 실시 예를 기초로 하여, 만약, 도 2에 도시된 바와 같이, 메모리 커맨드 큐(143)에 라이트 커맨드가 '3개', 이레이즈 커맨드가 '1개', 리드 커맨드가 '1개' 큐잉되어 있다면, 누적 필요 전력은 '90*3'과 '70*1' 과 '50*1'을 모두 합친 '390[mW]'일 수 있다.
누적 필요 전력은 메모리 커맨드 큐(143)에 큐잉된 커맨드에 기초하여 변동되는 값이기 때문에, 파워관리부(136)는 새로운 커맨드가 메모리 커맨드 큐(143)에 큐잉될 때마다 혹은 디-큐잉될 때마다 프로세서(134)의 제어에 의하여 업데이트할 수 있다.
한계 전력은 메모리 장치(150)가 정상적인 동작을 수행하기 위한 최대 전력을 의미한다. 만약, 메모리 장치(150)가 한계 전력보다 큰 전력에서 동작하게 되면, 메모리 시스템(110)은 정상동작을 수행할 수 없다. 한계 전력은 설계자에 의하여 설정될 수 있다.
마지막으로, 누적 디-큐잉 시간은 메모리 커맨드 큐(143)에 큐잉된 모든 커맨드가 디-큐잉되는 시간을 의미한다. 즉, 누적 디-큐잉 시간이란 커맨드가 메모리 커맨드 큐(143)에서 메모리 장치(150)로 제공되는 시간을 의미한다.
디-큐잉 시간도 커맨드마다 상이할 수 있다. 예를 들면, 라이트 커맨드의 디-큐잉 시간은 '20[us]', 이레이즈 커맨드의 디-큐잉 시간은 '10[us]', 리드 커맨드의 디-큐잉 시간은 '5[us]'일 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다. 상기 실시 예를 기초로 하여, 만약, 도 2에 도시된 바와 같이, 메모리 커맨드 큐(143)에 라이트 커맨드가 '3개', 이레이즈 커맨드가 '1개', 리드 커맨드가 '1개' 큐잉되어 있다면, 누적 디-큐잉 시간은 '20*3'과 '10*1' 과 '5*1'을 모두 합친 '75[us]'일 수 있다.
누적 디-큐잉 시간은 메모리 커맨드 큐(143)에 새로운 커맨드가 큐잉되면 증가할 수 있다. 그리고, 누적 디-큐잉 시간은 메모리 커맨드 큐(143)에 큐잉된 커맨드가 메모리 장치(150)로 제공되는 시점부터 주기적으로 감소할 수 있다. 디-큐잉이 완료된 커맨드는 누적 디-큐잉 시간에서 제외될 수 있다.
누적 디-큐잉 시간은 누적 필요 전력과 마찬가지로 메모리 커맨드 큐(143)에 큐잉된 커맨드에 기초하여 변동되는 값이기 때문에, 파워관리부(136)는 새로운 커맨드가 메모리 커맨드 큐(143)에 큐잉될 때마다 혹은 디-큐잉될 때마다 프로세서(134)의 제어에 의하여 업데이트할 수 있다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
앞서 설명된 바와 같이, 프로세서(134)는 호스트 커맨드 큐(133)에 큐잉된 커맨드를 메모리 커맨드 큐(143)에 큐잉하도록 호스트 인터페이스(132) 및 메모리 인터페이스(142)를 제어할 수 있다.
프로세서(134)는 커맨드를 호스트 커맨드 큐(133)에서 메모리 커맨드 큐(143)로 이동시킬 때, 펌웨어를 구동하여 가공된 커맨드를 메모리 커맨드 큐(143)로 이동시킬 수 있다. 구체적으로, 프로세서(134)는 호스트(102)로부터 제공되어 호스트 커맨드 큐(133)에 큐잉된 커맨드에 대하여 메모리 장치(150)에 저장하기 위한 정보(예를 들면, 맵 정보)를 수정 및 추가하여 메모리 커맨드 큐(143)에 큐잉할 수 있다.
뿐만 아니라, 프로세서(134)는 메모리 커맨드 큐(143)에 타겟 커맨드를 큐잉할 때, 누적 필요 전력, 한계 전력 및 누적 디-큐잉 시간을 고려하여 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉할 수 있다. 프로세서(134)의 구체적인 동작은 도 7a 내지 도 7d를 활용하여 설명된다.
나아가, 프로세서(134)는 메모리 커맨드 큐(143)에 큐잉된 커맨드를 메모리 장치(150)에 제공하도록 메모리 인터페이스(142)을 제어할 수 있으며, 메모리 장치(150)가 제공된 커맨드에 따라 동작하도록 메모리 장치(150)를 제어할 수 있다.
도면에 도시되진 아니하였으나, 컨트롤러(130)는 에러 정정 코드(ECC: Error Correction Code) 유닛을 더 포함할 수 있다.
ECC 유닛은 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다.
ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다.
ECC 유닛은 LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있다. 다만, 이에 한정되는 것은 아니다. 또한, ECC 유닛은 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
또한, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함할 수 있다.
이하에서는, 도 3 내지 도 5를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 3는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 4은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 5는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 3를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 4을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 4은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 5에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 4는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들을 보여주는 블록도로서, 각각의 메모리 블록들은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
도 6는 한계 전력 및 누적 필요 전력만을 고려한 메모리 시스템의 동작을 나타낸 흐름도이다.
먼저, 단계 S601에서, 프로세서는 호스트 커맨드 큐에서 타겟 커맨드를 확인할 수 있다.
그리고, 단계 S603에서, 프로세서는 메모리 커맨드 큐에 큐잉된 커맨드에 기초한 누적 필요 전력과 한계 전력을 비교할 수 있다.
만약, 누적 필요 전력이 한계 전력보다 작다면(단계 S603에서, 'No'), 단계 S505에서, 프로세서는 타겟 커맨드를 메모리 커맨드 큐에 큐잉할 수 있다.
반면에, 누적 필요 전력이 한계 전력보다 크거나 같다면(단계 S603에서, 'Yes'), 단계 S607에서, 프로세서는 이미 메모리 커맨드 큐에 큐잉된 커맨드가 처리될 때까지 타겟 커맨드를 큐잉하기 위하여 대기할 수 있다.
그로 인하여, 프로세서는 다른 동작을 수행할 수 있음에도 불구하고, 타겟 커맨드를 큐잉하기 위하여 다른 동작을 수행하지 아니한 채 대기한다는 문제가 발생될 수 있다.
따라서, 본 발명의 실시 예에 따른 메모리 시스템(110)은 누적 필요 전력, 한계 전력 및 누적 디-큐잉 시간을 고려하여 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉하는 동작을 수행할 수 있다.
도 7은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다.
먼저, 단계 S701에서, 프로세서(134)는 호스트 커맨드 큐(133)에서 타겟 커맨드를 확인할 수 있다.
그리고, 단계 S703에서, 프로세서(134)는 누적 필요 전력과 한계 전력을 비교할 수 있다.
만약, 누적 필요 전력이 한계 전력보다 작다면(단계 S703에서, 'No'), 단계 S709에서, 프로세서(134)는 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉할 수 있다.
반면에, 누적 필요 전력이 한계 전력보다 크거나 같다면(단계 S703에서, 'Yes'), 단계 S705에서, 프로세서(134)는 누적 디-큐잉 시간과 사전 설정된 임계값을 비교할 수 있다.
만약, 누적 디-큐잉 시간이 임계 값보다 작다면(단계 S705에서, 'No'), 단계 S709에서, 프로세서(134)는 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉할 수 있다. 누적 디-큐잉 시간이 임계 값보다 작다면, 타겟 커맨드보다 앞서 메모리 커맨드 큐(143)에 큐잉된 커맨드들 중 적어도 하나 이상의 커맨드에 대한 처리가 잠시 후에 완료될 수 있다. 즉, 누적 디-큐잉 시간이 임계 값보다 작다는 것은 프로세서(134)가 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉하기 위하여 기다리는 시간이 짧다는 의미이다.
반면에, 누적 디-큐잉 시간이 임계 값보다 크거나 같다면(단계 S705에서, 'Yes'), 단계 S707에서, 프로세서(134)는 메모리 장치(150)의 전력을 활용하지 아니하는 태스크(task)를 선택하고, 선택된 태스크를 수행할 수 있다.
누적 디-큐잉 시간이 임계 값보다 크거나 같다는 것은 프로세서(134)가 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉하기 위하여 기다리는 시간이 길다는 의미이다. 따라서, 프로세서(134)가 타겟 커맨드를 큐잉하기 위하여 기다리는 시간에 타겟 커맨드를 처리하는 동작이 아닌 다른 태스크를 수행할 수 있다. 그리고, 앞서, 누적 필요 전력이 한계 전력보다 크거나 같은 상황이기 때문에, 프로세서(134)는 메모리 장치(150)에 전력을 활용하는 태스크를 수행할 수 없다. 따라서, 프로세서(134)는 메모리 장치(150)의 전력을 활용하지 아니하는 태스크를 선택하여 수행할 수 있다. 예를 들면, 프로세서(134)는 호스트 커맨드 큐(142)에 큐잉된 커맨드의 순서를 조정하는 동작 혹은 가공하는 동작과 같이 누적 필요 전력을 증가시키지 아니하는 태스크를 선택하고, 수행할 수 있다.
특히, 프로세서(134)는 현재 메모리 장치(150)에 제공되고 있는 커맨드의 잔여 디-큐잉 시간을 고려하여 태스크를 선택할 수 있다. 만약, 현재 메모리 장치(150)에 제공되고 있는 커맨드의 잔여 디-큐잉 시간이 상대적으로 길다면, 프로세서(134)는 상대적으로 긴 시간이 걸리는 태스크를 선택할 수 있다. 반면에, 현재 메모리 장치(150)에 제공되고 있는 커맨드의 잔여 디-큐잉 시간이 상대적으로 짧다면, 프로세서(134)는 상대적으로 짧은 시간이 걸리는 태스크를 선택할 수 있다. 따라서, 프로세서(134)는 잔여 디-큐잉 시간에 따라 수행하는 태스크를 구분할 수 있다. 예를 들면, 잔여 디-큐잉 시간이 '10us'보다 작은 경우에는, 프로세서(134)는 호스트 커맨드 큐(133)에 큐잉된 커맨드의 순서를 조정하는 동작을 수행할 수 있다. 반면에, 잔여 디-큐잉 시간이 '10us'보다 크거나 같은 경우에는, 프로세서(134)는 호스트 커맨드 큐(133)에 큐잉된 커맨드의 원활한 처리를 위하여 가공하는 동작을 수행할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
그리고, 프로세서(134)는 태스크를 모두 수행한 후에, 다시 단계 S703부터 동작을 수행할 수 있다.
도 8a 내지 도 8c는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 개념도이다. 이하에서는 설명의 편의를 위하여, 한계 전력은 '1000[mW]'이고, 누적 디-큐잉 시간과 비교되는 임계 값은 '50[ms]'라고 가정한다. 그리고, 메모리 커맨드 큐(143)에 커맨드로 가득 찬 상태는 아니라고 가정한다.
먼저, 도 8a를 참조하면, 프로세서(134)는 호스트 커맨드 큐(133)에 큐잉된 리드 커맨드(음영 처리된 부분)를 타겟 커맨드로 확인할 수 있다.
그리고, 프로세서(134)는 파워관리부(136)에 저장된 누적 필요 전력이 '950[mW]'인 것을 확인할 수 있다. 그리고, 프로세서(134)는 누적 필요 전력과 한계 전력을 비교할 수 있다.
누적 필요 전력이 한계 전력보다 작으므로, 프로세서(134)는 타겟 커맨드를 누적 디-큐잉 시간과 무관하게 메모리 커맨드 큐(143)에 큐잉하도록 호스트 인터페이스(132) 및 메모리 인터페이스(142)을 제어할 수 있다.
또한, 도 8b를 참조하면, 프로세서(134)는 호스트 커맨드 큐(133)에 큐잉된 리드 커맨드(음영 처리된 부분)를 타겟 커맨드로 확인할 수 있다.
그리고, 프로세서(134)는 파워관리부(136)에 저장된 누적 필요 전력이 '1050[mW]'인 것을 확인할 수 있다. 그리고, 프로세서(134)는 누적 필요 전력과 한계 전력을 비교할 수 있다.
누적 필요 전력이 한계 전력보다 크기 때문에, 프로세서(134)는 누적 디-큐잉 시간과 소정의 임계 값을 비교할 수 있다.
누적 디-큐잉 시간이 '45[ms]'이므로, 소정의 임계 값보다 작기 때문에, 프로세서(134)는 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉하도록 호스트 인터페이스(132) 및 메모리 인터페이스(142)을 제어할 수 있다.
반면에, 도 8c를 참조하면, 프로세서(134)는 호스트 커맨드 큐(133)에 큐잉된 리드 커맨드(음영 처리된 부분)를 타겟 커맨드로 확인할 수 있다.
그리고, 프로세서(134)는 파워관리부(136)에 저장된 누적 필요 전력이 '1050[mW]'인 것을 확인할 수 있다. 그리고, 프로세서(134)는 누적 필요 전력과 한계 전력을 비교할 수 있다.
누적 필요 전력이 한계 전력보다 크기 때문에, 프로세서(134)는 누적 디-큐잉 시간과 소정의 임계 값을 비교할 수 있다.
누적 디-큐잉 시간이 '55[ms]'이므로, 소정의 임계 값보다 크기 때문에, 프로세서(134)는 타겟 커맨드를 메모리 커맨드 큐(143)에 큐잉하지 않고, 다른 태스크를 선택 및 수행할 수 있다. 그리고, 프로세서(134)는 현재 처리되고 있는 커맨드의 잔여 디-큐잉 시간을 고려하여 태스크를 선택하여, 수행할 수 있다. 나아가, 태스크 수행이 모두 완료된 후에, 다시 프로세서(134)는 타겟 커맨드에 대한 처리를 수행할 수 있다.
도 9는 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다. 특히, 도 9는 도 7에 도시된 단계 S709 동작 이후에 수행되는 메모리 시스템(110)의 동작을 나타낸다. 이하에서는 설명의 편의를 위하여, 메모리 커맨드 큐(143)에 큐잉된 복수의 커맨드들 중 오직 타겟 커맨드만을 고려하여 메모리 시스템(110)의 동작이 설명된다.
먼저, 단계 S901에서, 프로세서(134)는 메모리 커맨드 큐(143)에 큐잉된 타겟 커맨드에 대응하는 필요 전력을 반영하기 위하여 누적 필요 전력을 업데이트하도록 파워관리부(138)를 제어할 수 있다.
나아가, 단계 S903에서, 프로세서(134)는 메모리 커맨드 큐(143)에 큐잉된 타겟 커맨드에 대응하는 디-큐잉 시간을 반영하기 위하여 누적 디-큐잉 시간을 업데이트하도록 파워관리부(138)를 제어할 수 있다.
비록, 도 9에서는, 업데이트 동작이 단계 S901과 단계 S903으로 구분되어 도시되어 있으나, 사실상 동시에 수행될 수 있다.
그리고 나서, 단계 S905에서, 프로세서(134)는 타겟 커맨드의 처리 순서에 도달한 때, 메모리 장치(150)로 타겟 커맨드를 제공하도록 메모리 인터페이스(142)을 제어할 수 있다.
도 10은 본 발명의 일 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 흐름도이다. 특히, 도 10은 타겟 커맨드에 대한 처리가 완료된 후, 메모리 시스템(110)의 동작을 나타낸다. 이하에서는 설명의 편의를 위하여, 오직 타겟 커맨드만을 고려하여 메모리 시스템(110)의 동작이 설명된다.
먼저, 단계 S1001에서, 메모리 장치(150)는 타겟 커맨드에 대한 처리를 완료하고, 처리 완료 신호를 컨트롤러(130)에 제공할 수 있다.
그리고 나서, 단계 S1003에서, 프로세서(134)는 메모리 커맨드 큐(143)에 큐잉된 타겟 커맨드에 대응하는 필요 전력을 반영하기 위하여 누적 필요 전력을 업데이트하도록 파워관리부(138)를 제어할 수 있다.
나아가, 단계 S1005에서, 프로세서(134)는 메모리 커맨드 큐(143)에 큐잉된 타겟 커맨드에 대응하는 디-큐잉 시간을 반영하기 위하여 누적 디-큐잉 시간을 업데이트하도록 파워관리부(138)를 제어할 수 있다.
비록, 도 10에서는, 업데이트 동작이 단계 S1003과 단계 S1005으로 구분되어 도시되어 있으나, 사실상 동시에 수행될 수 있다. 또한, 누적 디-큐잉 시간이 업데이트 되는 시점이 다르게 설정될 수 있음은 물론이다. 예를 들면, 타겟 커맨드가 디-큐잉 되는 시점부터 주기적으로 누적 디-큐잉 시간을 업데이트할 수 있다.
이와 같이, 본 발명의 실시 예에 따른 메모리 시스템(110)은 한계 전력, 누적 필요 전력뿐만 아니라 누적 디-큐잉 시간을 추가로 고려하여 커맨드 큐잉 동작을 수행함으로써, 메모리 시스템(110)이 펜딩되는 시간을 최소화하여, 메모리 시스템(110)의 성능을 향상시킬 수 있다.
그러면 이하에서는, 도 11 내지 도 19을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 10에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 11는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 11를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 12은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 12을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 12에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 13은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 13을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 14는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 14는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 14를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 15 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 15 내지 도 18은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 15 내지 도 18을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 12 내지 도 14에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 11에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 19은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 18은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 19을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 13 내지 도 18에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (20)

  1. 메모리 장치와 상기 메모리 장치를 제어하는 컨트롤러를 포함하는 메모리 시스템의 동작방법에 있어서,
    호스트 커맨드 큐에 큐잉된 복수의 커맨드들 중 타겟 커맨드를 확인하는 단계;
    상기 누적 필요 전력과 한계 전력을 비교하는 단계;
    상기 누적 필요 전력이 상기 한계 전력보다 크거나 같은 경우, 누적 디-큐잉 시간을 확인하는 단계;
    상기 누적 디-큐잉 시간이 소정의 임계 값보다 작은 경우, 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하는 단계;
    상기 타겟 커맨드를 상기 메모리 장치로 제공하는 단계; 및
    상기 타겟 커맨드에 대응하는 동작을 수행하는 단계
    를 포함하는 메모리 시스템의 동작방법.
  2. 제 1 항에 있어서,
    상기 누적 디-큐잉 시간이 소정의 임계 값보다 크거나 같은 경우, 사전 설정된 태스크 중 적어도 하나 이상을 선택하는 단계; 및
    상기 선택된 태스크를 수행하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  3. 제 2 항에 있어서,
    상기 태스크를 선택하는 단계는
    상기 메모리 장치에 제공되기 위하여 현재 처리 중인 커맨드의 잔여 디-큐잉 시간에 기초하여 상기 태스크를 적어도 하나 이상 선택하는
    메모리 시스템의 동작방법.
  4. 제 1 항에 있어서,
    상기 누적 필요 전력이 상기 한계 전력보다 작은 경우, 상기 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  5. 제 2 항에 있어서,
    상기 누적 전력 비용 및 상기 누적 디-큐잉 시간을 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  6. 제 1 항에 있어서,
    상기 타겟 커맨드를 상기 메모리 장치로 제공하는 단계는
    상기 메모리 커맨드 큐에 큐잉된 복수의 커맨드들 중 상기 타겟 커맨드의 처리 순서에 도달하였을 때, 상기 타겟 커맨드를 상기 메모리 장치로 제공하는
    메모리 시스템의 동작방법.
  7. 제 6 항에 있어서,
    상기 타겟 커맨드에 대한 처리 동작의 완료 신호를 상기 메모리 장치로부터 상기 컨트롤러로 제공하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  8. 제 7 항에 있어서,
    상기 처리 완료 신호에 기초하여 상기 누적 필요 전력 및 상기 누적 디-큐잉 시간을 업데이트하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  9. 제 1 항에 있어서,
    상기 태스크는 상기 메모리 장치의 전력을 필요로 하지 아니하는 동작을 포함하는
    메모리 시스템의 동작방법.
  10. 메모리 시스템에 있어서,
    호스트 커맨드 큐에 큐잉된 복수의 커맨드들 중 타겟 커맨드를 확인하고, 누적 필요 전력과 한계 전력을 비교한 후, 상기 누적 필요 전력이 상기 한계 전력보다 크거나 같은 경우, 누적 디-큐잉 시간을 확인하며, 상기 누적 디-큐잉 시간이 소정의 임계 값보다 작은 경우, 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하고, 상기 타겟 커맨드를 출력하는 컨트롤러; 및
    상기 컨트롤러로부터 출력된 상기 타겟 커맨드를 제공받아, 상기 타겟 커맨드에 대응하는 동작을 수행하는 메모리 장치
    를 포함하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 컨트롤러는
    외부로부터 제공된 복수의 커맨드를 상기 호스트 커맨드 큐에 큐잉하는 호스트 인터페이스;
    상기 메모리 장치에 제공될 복수의 커맨드를 상기 메모리 커맨드 큐에 큐잉하는 메모리 인터페이스;
    상기 누적 필요 전력, 한계 전력 및 누적 디-큐잉 시간을 저장하는 파워관리부; 및
    상기 호스트 커맨드 큐에 큐잉된 복수의 커맨드들 중 상기 타겟 커맨드를 확인하고, 상기 누적 필요 전력과 상기 한계 전력을 비교한 후, 상기 누적 필요 전력이 상기 한계 전력보다 크거나 같은 경우, 누적 디-큐잉 시간을 확인하며, 상기 누적 디-큐잉 시간이 소정의 임계 값보다 작은 경우, 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하고, 상기 타겟 커맨드를 상기 메모리 장치에 제공하는 프로세서
    를 포함하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 프로세서는
    상기 누적 디-큐잉 시간이 소정의 임계 값보다 크거나 같은 경우, 사전 설정된 태스크 중 적어도 하나 이상을 선택하고, 상기 선택된 태스크를 수행하는
    메모리 시스템.
  13. 제 12 항에 있어서,
    상기 프로세서는
    상기 메모리 장치에 제공되기 위하여 현재 처리 중인 커맨드의 잔여 디-큐잉 시간에 기초하여 상기 태스크를 적어도 하나 이상 선택하는
    메모리 시스템.
  14. 제 11 항에 있어서,
    상기 프로세서는
    상기 누적 필요 전력이 상기 한계 전력보다 작은 경우, 상기 메모리 커맨드 큐에 상기 타겟 커맨드를 큐잉하는
    메모리 시스템.
  15. 제 12 항에 있어서,
    상기 프로세서는
    상기 누적 전력 비용 및 상기 누적 디-큐잉 시간을 업데이트하는
    메모리 시스템.
  16. 제 11 항에 있어서,
    상기 파워관리부는
    상기 메모리 커맨드 큐에 큐잉된 복수의 커맨드들 중 상기 타겟 커맨드의 처리 순서에 도달하였을 때, 상기 타겟 커맨드를 상기 메모리 장치로 제공하는
    메모리 시스템.
  17. 제 16 항에 있어서,
    상기 메모리 장치는
    상기 타겟 커맨드에 대한 처리 동작의 완료 신호를 상기 컨트롤러로 제공하는
    메모리 시스템.
  18. 제 17 항에 있어서,
    상기 파워관리부는
    상기 처리 완료 신호에 기초하여 상기 누적 필요 전력 및 상기 누적 디-큐잉 시간을 업데이트하는
    메모리 시스템.
  19. 제 11 항에 있어서,
    상기 태스크는 상기 메모리 장치의 전력을 필요로 하지 아니하는 동작을 포함하는
    메모리 시스템.
  20. 제 11 항에 있어서,
    상기 프로세서는
    상기 호스트 인터페이스, 상기 메모리 인터페이스 및 상기 파워관리부를 제어하는
    메모리 시스템.

KR1020180141586A 2018-11-16 2018-11-16 메모리 시스템 및 그것의 동작방법 KR20200057331A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180141586A KR20200057331A (ko) 2018-11-16 2018-11-16 메모리 시스템 및 그것의 동작방법
US16/584,323 US11579798B2 (en) 2018-11-16 2019-09-26 Memory system and operating method thereof
CN201910982557.2A CN111198652B (zh) 2018-11-16 2019-10-16 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180141586A KR20200057331A (ko) 2018-11-16 2018-11-16 메모리 시스템 및 그것의 동작방법

Publications (1)

Publication Number Publication Date
KR20200057331A true KR20200057331A (ko) 2020-05-26

Family

ID=70726603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180141586A KR20200057331A (ko) 2018-11-16 2018-11-16 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11579798B2 (ko)
KR (1) KR20200057331A (ko)
CN (1) CN111198652B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114116008B (zh) * 2022-01-26 2022-05-27 深圳佰维存储科技股份有限公司 命令队列管理方法、装置、可读存储介质及电子设备

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006195945A (ja) * 2004-12-14 2006-07-27 Matsushita Electric Ind Co Ltd 電子装置及びそのピーク電力制御方法
US8200887B2 (en) * 2007-03-29 2012-06-12 Violin Memory, Inc. Memory management system and method
WO2008035352A2 (en) 2006-09-18 2008-03-27 Sandisk Il Ltd. A method and a storage device estimating a completion time for a storage operation
US9223642B2 (en) * 2013-03-15 2015-12-29 Super Talent Technology, Corp. Green NAND device (GND) driver with DRAM data persistence for enhanced flash endurance and performance
US8984216B2 (en) * 2010-09-09 2015-03-17 Fusion-Io, Llc Apparatus, system, and method for managing lifetime of a storage device
US20120221767A1 (en) * 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory
US8738866B2 (en) * 2012-05-02 2014-05-27 Hitachi, Ltd. Storage system and control method therefor
US8938630B2 (en) * 2012-07-30 2015-01-20 Micron Technology, Inc. Apparatus power control
US9824004B2 (en) * 2013-10-04 2017-11-21 Micron Technology, Inc. Methods and apparatuses for requesting ready status information from a memory
KR102198855B1 (ko) * 2014-04-24 2021-01-05 삼성전자 주식회사 메모리 시스템 및 상기 메모리 시스템의 동작 방법
US9582211B2 (en) 2014-04-29 2017-02-28 Sandisk Technologies Llc Throttling command execution in non-volatile memory systems based on power usage
CN104156180A (zh) * 2014-08-15 2014-11-19 华为技术有限公司 一种数据读取方法及终端设备
US9541988B2 (en) * 2014-09-22 2017-01-10 Western Digital Technologies, Inc. Data storage devices with performance-aware power capping
JP6950149B2 (ja) * 2015-09-08 2021-10-13 ソニーグループ株式会社 メモリコントローラ、メモリシステム、および、メモリコントローラの制御方法
JP6529941B2 (ja) * 2016-08-30 2019-06-12 東芝メモリ株式会社 メモリシステム
WO2018123051A1 (ja) * 2016-12-28 2018-07-05 株式会社日立製作所 情報処理システム及び方法

Also Published As

Publication number Publication date
US11579798B2 (en) 2023-02-14
CN111198652A (zh) 2020-05-26
CN111198652B (zh) 2023-08-01
US20200159457A1 (en) 2020-05-21

Similar Documents

Publication Publication Date Title
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR20180069960A (ko) 메모리 시스템 및 그의 동작 방법
KR20180079584A (ko) 컨트롤러 및 컨트롤러의 동작 방법
KR20190031683A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR102322740B1 (ko) 복수의 프로세서를 포함하는 컨트롤러 및 컨트롤러의 동작방법
KR20200010933A (ko) 메모리 시스템 및 그것의 동작방법
KR20190040598A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20190078133A (ko) 컨트롤러 및 그것의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200074647A (ko) 메모리 시스템 및 그것의 동작방법
KR20200029810A (ko) 데이터 처리 시스템 및 그의 동작방법
KR20200095903A (ko) 메모리 시스템 및 그것의 동작방법
KR20200068944A (ko) 메모리 시스템 및 그것의 동작방법
KR102200247B1 (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR20200052150A (ko) 메모리 시스템 및 그것의 동작방법
KR20200032921A (ko) 메모리 시스템 및 그것의 동작방법
KR20190082513A (ko) 컨트롤러 및 그것의 동작방법
KR20190108788A (ko) 메모리 시스템 및 메모리 시스템의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR20200064567A (ko) 데이터 처리 시스템 및 그것의 동작방법
KR20200066906A (ko) 메모리 시스템, 그것의 동작방법 및 컨트롤러

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal