JP3821536B2 - 不揮発性半導体ディスク装置 - Google Patents
不揮発性半導体ディスク装置 Download PDFInfo
- Publication number
- JP3821536B2 JP3821536B2 JP12615097A JP12615097A JP3821536B2 JP 3821536 B2 JP3821536 B2 JP 3821536B2 JP 12615097 A JP12615097 A JP 12615097A JP 12615097 A JP12615097 A JP 12615097A JP 3821536 B2 JP3821536 B2 JP 3821536B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- data
- memory chip
- disk device
- nonvolatile semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0653—Monitoring storage devices or systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、パーソナル・コンピュータ（以下、「ＰＣ」という）等の周辺機能拡張用カードの１つである不揮発性半導体ディスク装置（以下、「ディスクカード」という）、特にその書込み制御に関するものである。
【０００２】
【従来の技術】
ディスクカードは、ＰＣの周辺装置としてデータを記憶するとともに、電源を必要とせずにその記憶内容を保持することができるものである。ディスクカードの記憶媒体としては、例えばフラッシュメモリ等の不揮発性の半導体メモリが使用されるが、フレキシブル・ディスクやハード・ディスクのようなディスク装置と同様に、セクタ等と呼ばれる一定サイズにフォーマット化された形式でデータを記憶するようになっている。半導体メモリの記憶容量の飛躍的な増加により、名刺サイズのカードに、例えば数１０Ｍバイトのデータを記憶することができるようになった。
このような小形で大容量、かつ電源を切っても記憶内容が保持されるディスクカードのメリットを生かし、例えば、ディジタルカメラで撮影した画像データの記憶用として使用されている。ディスクカードを使用すれば、撮影済みのディスクカードをディジタルカメラから取り外し、ＰＣにセットして記憶された画像データを読出してディジタル的に処理することができる。
【０００３】
図２は、従来のディスクカードの一例を示す構成図である。
このディスクカードは、ディジタルカメラやＰＣ等の処理装置１に接続するためのインタフェース部１０、この処理装置１との間で各種の制御信号の送受信を行うとともにディスクカード内の全体制御を行う中央処理装置（以下、「ＣＰＵ」という）２０、処理装置１との間でのデータの転送制御を行うディスク制御部３０、ディスクカード内部のデータ転送を行うための内部バス４０、及びデータの記憶を行う記憶部５０を備えている。
ディスク制御部３０は、処理装置１から与えられたセクタ単位の情報を一旦保持するためのバッファメモリ３１を有している。セクタは、例えば５１２バイトのデータに、そのセクタの有効性等の情報を持つヘッダ部とエラー訂正用の誤り訂正符号とが付加された５３６バイトの一定の形式を有する情報である。ディスク制御部３０は、インタフェース部１０を介して与えられたアドレス信号に基づいて、セクタ単位の情報を内部バス４０を介して対応する記憶部５０に書込む動作と、この記憶部５０に格納されているデータをセクタ単位に読出す動作とを行う機能を有している。
【０００４】
記憶部５０は、内部バス４０によって共通接続された複数（例えば、１５個）のメモリチップ５０ａ，５０ｂ，…，５０ｎで構成されている。これらのメモリチップ５０ａ〜５０ｎは、それぞれ異なるアドレスが付与されているが、いずれも同一構成であり、セクタ単位の情報を一旦保持するためのバッファメモリ５１、及びセクタ単位のデータを格納するための不揮発性の半導体メモリ５２を有している。半導体メモリ５２は、電源の供給が停止しても記憶内容がそのまま保持されるものである。更に各メモリチップ５０ａ〜５０ｎは、バッファメモリ５１と半導体メモリ５２との間でセクタ単位のデータの転送制御を行うメモリ制御部５３を有している。
このようなディスクカードに対して、処理装置１からデータの書込み命令が出されると、書込み用のデータは、インタフェース部１０を介してディスク制御部３０内のバッファメモリ３１に一旦保持される。バッファメモリ３１に保持されたデータは、内部バス４０を介して、そのアドレスに対応するメモリチップ５０ｉ（但し、ｉ＝ａ〜ｎ）内のバッファメモリ５１へ転送されて保持される。メモリチップ５０ｉ内のバッファメモリ５１に保持されたデータは、メモリ制御部５３からの制御に従って、半導体メモリ５２の所定の記憶領域に書込まれる。
【０００５】
この時、処理装置１からインタフェース部１０、及びバッファメモリ３１を介してバッファメモリ５１に転送されるデータの転送時間は、例えば、数１００μｓ程度である。一方、バッファメモリ５１に一旦保持されたデータを半導体メモリ５２に書込むためには、例えば、数ｍｓ程度の時間を必要とする。
このため、記憶部５０を複数のメモリチップ５０ａ〜５０ｎに分割し、それぞれのメモリチップ５０ａ等に、バッファメモリ５１及び半導体メモリ５２を設けることにより、各バッファメモリ５１からそれぞれの半導体メモリ５２に、独立して書込み動作が行われるようにしている。これにより、処理装置１からディスクカードに対して、ほぼ等価的に高速度の書込み処理が可能になる。
一方、処理装置１からデータの読出し命令が出されると、ＣＰＵ２０からの制御により、読出し対象のデータが記憶されたメモリチップ５０ａ等に読出し指令が出され、対応する記憶領域の半導体メモリ５２のデータがセクタ単位で読出される。読出されたデータは、バッファメモリ５１に一旦保持された後、内部バス４０を介してディスク制御部３０内のバッファメモリ３１に保持される。バッファメモリ３１に書込まれたデータは、更に、インタフェース部１０を介して処理装置１に転送される。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のディスクカードでは、次のような課題があった。
即ち、ディスクカードは、インタフェース部１０においてほぼ等価的に高速度の書込み及び読出しのアクセス速度を保持するために、記憶部５０を複数のメモリチップ５０ａ〜５０ｎに分割するとともに、各メモリチップ５０ａ〜５０ｎにそれぞれバッファメモリ５１を設けている。そして、各メモリチップ５０ａ〜５０ｎで並行して書込み動作を行わせることにより、ほぼ等価的に高速書込み動作を可能にしている。
メモリチップ１個当たりの書込み動作時の所要電流は、例えば、１５ｍＡ程度である。しかし、同時に書込み動作をするメモリチップ５０ａ〜５０ｎの数が多くなると、その合計の動作電流は大きくなる。従って、１０個のメモリチップ５０ｉが同時に書込み動作を行うと、記憶部５０のみで１５０ｍＡ程度の電流が必要になる。このため、処理装置１側には、それを考慮した電流容量を有する電源を備えておかなければならなかった。
このようなディスクカードは、単にＰＣの周辺装置として使用されるだけでなく、例えば、ディジタルカメラに装着されて撮影した画像データの記憶用にも用いられる。ディジタルカメラは、電池で駆動されるため、画像データの書込み時に大電流を供給することには限界があった。
本発明は、前記従来技術が持っていた課題を解決し、同時に書込み動作をするメモリチップ５０ａ〜５０ｎの数を限定することにより、大きな電源電流を必要としないディスクカードを提供するものである。
【０００７】
【課題を解決するための手段】
前記課題を解決するため、本発明は、外部から与えられたデータを転送するインタフェース手段と、前記データを記憶する不揮発性の半導体メモリ、及び該データを該半導体メモリに書込むために一時的に保持するバッファメモリをそれぞれ有する複数のメモリチップと、前記インタフェース手段を介して転送されてきたデータを対応する前記メモリチップに出力するとともに、外部からの指定に基づいて対応する該メモリチップ内のデータを読出して該インタフェース手段に出力する制御手段とを備えたディスクカードにおいて、前記制御手段を次のように構成している。
即ち、この制御手段は、前記複数のメモリチップ毎にその所要書込み時間に基づいて設定される所定時間を計測する複数のタイマを有するメモリ制御タイマと、同時に書込み処理を行う前記複数のメモリチップの個数が設定される個数管理部とを更に有している。また、この制御手段は、前記複数のメモリチップの同時書込み数が前記個数管理部に設定された個数を超えないように監視し、該同時書込み数が前記個数未満のときには外部から与えられたデータを空き状態のメモリチップに出力するとともに、該データが出力されたメモリチップについては、該データを該メモリチップに出力してから前記所定時間を経過した後、該メモリチップに対する書込み完了の監視を開始することを特徴としている。
【０００９】
本発明によれば、以上のようにディスクカードを構成したので、次のような作用が行われる。
処理装置からインタフェース手段を介してデータが転送されてくると、制御手段によって、現在書込み処理を行っているメモリチップの数が調べられる。書込み処理中のメモリチップの数が所定数未満であれば、該当するメモリチップに対してデータが出力される。そして、所要書込み時間に相当する一定時間経過後に、書込みが完了したか否かの監視が開始される。
一方、書込み処理中のメモリチップの数が所定数であれば、同時書込み数が所定数未満になるまで、該当するメモリチップに対してデータの出力は行われない。そして、書込み完了の監視の結果、同時書込み数が所定数未満になっていれば、そのデータがメモリチップへ出力され、メモリチップ内の半導体メモリに書き込まれる。
【００１０】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示すディスクカードの構成図であり、図２の従来のディスクカードと共通の要素には共通の符号が付されている。
このディスクカードは、ディジタルカメラ等に装着可能なように、名刺サイズのカード状を形状を有しており、インタフェース手段（例えば、インタフェース部）１０、制御手段（例えば、ＣＰＵ２０及びディスク制御部３０Ａ）、内部バス４０、及び記憶部５０を備えている。
インタフェース部１０は、従来のディスクカードと同様に、ディジタルカメラやＰＣ等の処理装置１に接続するためのものであり、例えば、米国ＩＢＭ社が提唱したハードディスク用の規格であるＡＴＡ（Advanced Technology Attachment）規格に準拠して、処理装置１との間の接続、並びにデータ及び各種の制御信号の送受信を行うものである。インタフェース部１０には、従来と同様にディスクカード内の全体制御を行うＣＰＵ２０、及び従来とは機能の異なるディスク制御部３０Ａが接続されている。
【００１１】
このディスク制御部３０Ａは、処理装置１から与えられたセクタ単位の情報（例えば、５３６バイト）を一旦記憶させるために、複数セクタ分の記憶容量を有するバッファメモリ３１を備えている。このため、処理装置１からのセクタ単位の情報を記憶部５０の動作状態にかかわらず、バッファメモリ３１に空きセクタが存在する限り、入力することが可能になっている。
ディスク制御部３０Ａは、以上の従来の機能に追加して、記憶部５０内のメモリチップ５０ａ〜５０ｎの同時動作数を監視し、所定数以上のメモリチップ５０ｉ（但し、ｉ＝ａ〜ｎ）が同時に書込み動作をしないように制御するための個数管理部３２を有している。個数管理部３２は、例えば、図示しない３個のレジスタ３２ａを持ち、このレジスタ３２ａに書込み動作中のメモリチップ５０ｉのアドレスが登録されるようになっている。
内部バス４０は、ディスク制御部３０Ａと記憶部５０との間でのデータ転送を行う共通バスであり、アドレス線、データ線、及び制御線で構成されている。
【００１２】
記憶部５０は、従来と同様に、内部バス４０によって共通接続された複数（例えば、１５個）のメモリチップ５０ａ〜５０ｎで構成されている。これらのメモリチップ５０ａ〜５０ｎは、それぞれ異なるアドレスが付与されているが、いずれも同一構成であり、セクタ単位の情報を一旦蓄積するためのバッファメモリ５１、及びセクタ単位のデータを格納するための不揮発性の半導体メモリ５２を有している。各半導体メモリ５２は、例えば８Ｍビットの記憶容量を持ち、電源の供給が停止しても記憶内容がそのまま保持されるものである。更に、各メモリチップ５０ａ〜５０ｎは、バッファメモリ５１と半導体メモリ５２との間でセクタ単位のデータの転送制御を行うメモリ制御部５３を有している。
次に、このように構成されたディスクカードの動作を説明する。
処理装置１からデータの書込み命令が出されると、書込みデータは、インタフェース部１０を介してディスク制御部３０Ａ内のバッファメモリ３１に一旦書込まれる。個数管理部３２内の３個のレジスタ３２ａには、書込み動作中のメモリチップ５０ｉのアドレスが登録されており、データの書込み命令が与えられた時に、個数管理部３２によって、これらの３個のレジスタ３２ａの内容がチェックされる。
【００１３】
もし、アドレスが登録されていない空き状態のレジスタ３２ａが存在すれば、その空き状態のレジスタ３２ａに書込み対象のメモリチップ５０ｉのアドレスが登録されるとともに、そのメモリチップ５０ｉに、書込みデータが出力される。これにより、メモリチップ５０ｉ内において、データの書込み動作が開始される。書込みデータが出力された後、ディスク制御部３０Ａによって、３個のレジスタ３２ａに登録された書込み動作中のメモリチップ５０ｉに対する定期的な状態監視が行われて、書込みの完了が監視される。状態監視では、メモリチップ５０ｉに、例えば読出し命令を発して、その応答がビジー状態であれば書込み動作が未完了であると判断する。
一方、処理装置１からデータの書込み命令が出された時に、３個のレジスタ３２ａがすべて使用中であれば、たとえデータの書込み対象のメモリチップ５０ｉが書込み動作を行っていなくても、ディスク制御部３０Ａから、そのメモリチップ５０ｉに対する書込みデータの出力は、３個のレジスタ３２ａに登録されているメモリチップ５０ｉの書込み動作の完了まで停止される。
【００１４】
そして、状態監視によってメモリチップ５０ｉの書込み動作の完了が検出されると、その空いたレジスタ３２ａにメモリチップ５０ｉのアドレスが登録されるとともに、メモリチップ５０ｉに対して書込み命令が出される。
このように、この第１の実施形態のディスクカードは、ディスク制御部３０Ａ内に、メモリチップ５０ａ〜５０ｎの同時動作数を監視するための個数管理部３２を設けたので、この個数管理部３２で設定された個数以上のメモリチップ５０ｉが同時に書込み動作を行うことがない。従って、メモリチップ５０ｉの書込み時に必要となる記憶部５０の消費電流は、個数管理部３２で設定された個数に対する消費電流が最大値となる。このため、例えば、ディジタルカメラ等の処理装置１に大容量の電源を用意する必要がなくなるという利点がある。更に、ディスク制御部３０Ａ内には、処理装置１からの複数のデータを一時的に保持することができるバッファメモリ３１を備えているので、たとえメモリチップ５０ｉの書込み動作が制限されても、処理装置１からのデータを受取ることが可能であり、処理装置１側の処理に対する影響を軽減している。
【００１５】
第２の実施形態
図３は、本発明の第２の実施形態を示すディスクカードにおけるディスク制御部の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
このディスク制御部３０Ｂは、図１中のディスク制御部３０Ａに代えて用いられるものであり、ディスク制御部３０Ａにメモリ制御タイマ３３を付加した構成になっている。
メモリ制御タイマ３３は、メモリチップ５０ｉでの所要書込み時間を計測するための計測タイマ３３ａを有している。計測タイマ３３ａは、ディスクカードが最初に書込み動作をするときに、その書込みに必要とする時間を計測するためのタイマである。計測タイマ３３ａの出力側には、この計測タイマ３３ａで計測した時間を、所要書込み時間にほぼ相当する時間として記憶するための時間保存レジスタ３３ｂが接続されている。そして、時間保存レジスタ３３ｂの出力側には、個数管理部３２で同時書込み個数の管理に使用する３個のレジスタ３２ａに対応して、３個のカウントダウン・タイマ３３ｃ，３３ｄ，３３ｅが接続されている。
【００１６】
カウントダウン・タイマ３３ｃ〜３３ｅは、時間保存レジスタ３３ｂからロードされた所要書込み時間を、時間の経過に従ってカウントダウンし、その値が０になったときに、該当するメモリチップ５０ｉに対して書込みの完了の監視を開始するためのものである。
このようなディスクカードにおいて、処理装置１からデータの書込み命令が出されると、書込み用のデータは、インタフェース部１０を介してディスク制御部３０Ｂ内のバッファメモリ３１に一旦書込まれる。個数管理部３２内の３個のレジスタ３２ａ中に空きレジスタが発生した時点で、その空き状態のレジスタ３２ａに書込み対象のメモリチップ５０ｉのアドレスが登録され、そのメモリチップ５０ｉに書込みデータが転送される。更に、そのレジスタ３２ａに対応するカウントダウン・タイマ３３ｊ（但し、ｊ＝ｃ〜ｅ）等に、時間保存レジスタ３３ｂの内容がロードされる。これにより、メモリチップ５０ｉ内において、データの書込み動作が開始され、同時に、カウントダウン・タイマ３３ｊのカウントダウン動作が開始される。
【００１７】
カウントダウン・タイマ３３ｊの値が０になると、その旨がディスク制御部３０Ｂに伝えられ、ディスク制御部３０Ｂによって、該当するメモリチップ５０ｉの状態監視が行われる。
このように、この第２の実施形態のディスクカードは、ディスク制御部３０内にメモリ制御タイマ３３を有しており、書込みが完了する時点でこのメモリ制御タイマ３３からの通知が行われるので、書込みに必要な所定の時間内はメモリチップ５０ｉに対する書込み完了の監視を行う必要がない。これにより、状態監視のための動作をほとんど行う必要がなくなり、その動作に伴う消費電力の低減が可能になるという利点がある。
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｅ）のようなものがある。
【００１８】
（ａ） ディスクカードは、ディジタルカメラ等に装着可能なように、名刺サイズのカード状を成しているが、カード状のものに限定するものではない。
（ｂ） インタフェース部１０はＡＴＡ規格のものに限定されず、一定のフォーマットに従ったデータを転送することができるものであればよい。
（ｃ） メモリチップ５０ａ〜５０ｎの数、記憶容量、転送速度、及び転送データのサイズ等は、実施形態で説明した数値に限定するものではない。
（ｄ） 個数管理部３２では、メモリチップ５０ｉの同時動作数を３個に制限しているが、電源容量、データ量、所要書込み時間等の兼ね合いによって、任意の数に設定することができる。
（ｅ） 図３のメモリ制御タイマ３３は、計測タイマ３３ａによって、最初にメモリチップ５０ｉの所要書込み動作時間を測定するようになっているが、概略の所要書き込み動作時間を予め時間保存レジスタ３３ｂに記憶させておけば、計測タイマ３３ａを省くことができる。
【００１９】
以上詳細に説明したように、本発明によれば、複数のメモリチップに対する書込みデータの出力を管理することにより、このメモリチップの同時に書込み動作を制限する制御手段を設けている。このため、一時的に大きな電源電流が流れることを防止することが可能になり、電源容量を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すディスクカードの構成図である。
【図２】従来のディスクカードの構成図である。
【図３】本発明の第２の実施形態を示すディスクカードにおけるディスク制御部の構成図である。
【符号の説明】
１ 処理装置
１０ インタフェース部
２０ ＣＰＵ
３０，３０Ａ，３０Ｂ ディスク制御部
３１，５１ バッファメモリ
３２ 個数管理部
３３ メモリ制御タイマ
４０ 内部バス
５０ 記憶部
５０ａ〜５０ｎ メモリチップ
５２ 半導体メモリ
５３ メモリ制御部
【発明の属する技術分野】
本発明は、例えば、パーソナル・コンピュータ（以下、「ＰＣ」という）等の周辺機能拡張用カードの１つである不揮発性半導体ディスク装置（以下、「ディスクカード」という）、特にその書込み制御に関するものである。
【０００２】
【従来の技術】
ディスクカードは、ＰＣの周辺装置としてデータを記憶するとともに、電源を必要とせずにその記憶内容を保持することができるものである。ディスクカードの記憶媒体としては、例えばフラッシュメモリ等の不揮発性の半導体メモリが使用されるが、フレキシブル・ディスクやハード・ディスクのようなディスク装置と同様に、セクタ等と呼ばれる一定サイズにフォーマット化された形式でデータを記憶するようになっている。半導体メモリの記憶容量の飛躍的な増加により、名刺サイズのカードに、例えば数１０Ｍバイトのデータを記憶することができるようになった。
このような小形で大容量、かつ電源を切っても記憶内容が保持されるディスクカードのメリットを生かし、例えば、ディジタルカメラで撮影した画像データの記憶用として使用されている。ディスクカードを使用すれば、撮影済みのディスクカードをディジタルカメラから取り外し、ＰＣにセットして記憶された画像データを読出してディジタル的に処理することができる。
【０００３】
図２は、従来のディスクカードの一例を示す構成図である。
このディスクカードは、ディジタルカメラやＰＣ等の処理装置１に接続するためのインタフェース部１０、この処理装置１との間で各種の制御信号の送受信を行うとともにディスクカード内の全体制御を行う中央処理装置（以下、「ＣＰＵ」という）２０、処理装置１との間でのデータの転送制御を行うディスク制御部３０、ディスクカード内部のデータ転送を行うための内部バス４０、及びデータの記憶を行う記憶部５０を備えている。
ディスク制御部３０は、処理装置１から与えられたセクタ単位の情報を一旦保持するためのバッファメモリ３１を有している。セクタは、例えば５１２バイトのデータに、そのセクタの有効性等の情報を持つヘッダ部とエラー訂正用の誤り訂正符号とが付加された５３６バイトの一定の形式を有する情報である。ディスク制御部３０は、インタフェース部１０を介して与えられたアドレス信号に基づいて、セクタ単位の情報を内部バス４０を介して対応する記憶部５０に書込む動作と、この記憶部５０に格納されているデータをセクタ単位に読出す動作とを行う機能を有している。
【０００４】
記憶部５０は、内部バス４０によって共通接続された複数（例えば、１５個）のメモリチップ５０ａ，５０ｂ，…，５０ｎで構成されている。これらのメモリチップ５０ａ〜５０ｎは、それぞれ異なるアドレスが付与されているが、いずれも同一構成であり、セクタ単位の情報を一旦保持するためのバッファメモリ５１、及びセクタ単位のデータを格納するための不揮発性の半導体メモリ５２を有している。半導体メモリ５２は、電源の供給が停止しても記憶内容がそのまま保持されるものである。更に各メモリチップ５０ａ〜５０ｎは、バッファメモリ５１と半導体メモリ５２との間でセクタ単位のデータの転送制御を行うメモリ制御部５３を有している。
このようなディスクカードに対して、処理装置１からデータの書込み命令が出されると、書込み用のデータは、インタフェース部１０を介してディスク制御部３０内のバッファメモリ３１に一旦保持される。バッファメモリ３１に保持されたデータは、内部バス４０を介して、そのアドレスに対応するメモリチップ５０ｉ（但し、ｉ＝ａ〜ｎ）内のバッファメモリ５１へ転送されて保持される。メモリチップ５０ｉ内のバッファメモリ５１に保持されたデータは、メモリ制御部５３からの制御に従って、半導体メモリ５２の所定の記憶領域に書込まれる。
【０００５】
この時、処理装置１からインタフェース部１０、及びバッファメモリ３１を介してバッファメモリ５１に転送されるデータの転送時間は、例えば、数１００μｓ程度である。一方、バッファメモリ５１に一旦保持されたデータを半導体メモリ５２に書込むためには、例えば、数ｍｓ程度の時間を必要とする。
このため、記憶部５０を複数のメモリチップ５０ａ〜５０ｎに分割し、それぞれのメモリチップ５０ａ等に、バッファメモリ５１及び半導体メモリ５２を設けることにより、各バッファメモリ５１からそれぞれの半導体メモリ５２に、独立して書込み動作が行われるようにしている。これにより、処理装置１からディスクカードに対して、ほぼ等価的に高速度の書込み処理が可能になる。
一方、処理装置１からデータの読出し命令が出されると、ＣＰＵ２０からの制御により、読出し対象のデータが記憶されたメモリチップ５０ａ等に読出し指令が出され、対応する記憶領域の半導体メモリ５２のデータがセクタ単位で読出される。読出されたデータは、バッファメモリ５１に一旦保持された後、内部バス４０を介してディスク制御部３０内のバッファメモリ３１に保持される。バッファメモリ３１に書込まれたデータは、更に、インタフェース部１０を介して処理装置１に転送される。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来のディスクカードでは、次のような課題があった。
即ち、ディスクカードは、インタフェース部１０においてほぼ等価的に高速度の書込み及び読出しのアクセス速度を保持するために、記憶部５０を複数のメモリチップ５０ａ〜５０ｎに分割するとともに、各メモリチップ５０ａ〜５０ｎにそれぞれバッファメモリ５１を設けている。そして、各メモリチップ５０ａ〜５０ｎで並行して書込み動作を行わせることにより、ほぼ等価的に高速書込み動作を可能にしている。
メモリチップ１個当たりの書込み動作時の所要電流は、例えば、１５ｍＡ程度である。しかし、同時に書込み動作をするメモリチップ５０ａ〜５０ｎの数が多くなると、その合計の動作電流は大きくなる。従って、１０個のメモリチップ５０ｉが同時に書込み動作を行うと、記憶部５０のみで１５０ｍＡ程度の電流が必要になる。このため、処理装置１側には、それを考慮した電流容量を有する電源を備えておかなければならなかった。
このようなディスクカードは、単にＰＣの周辺装置として使用されるだけでなく、例えば、ディジタルカメラに装着されて撮影した画像データの記憶用にも用いられる。ディジタルカメラは、電池で駆動されるため、画像データの書込み時に大電流を供給することには限界があった。
本発明は、前記従来技術が持っていた課題を解決し、同時に書込み動作をするメモリチップ５０ａ〜５０ｎの数を限定することにより、大きな電源電流を必要としないディスクカードを提供するものである。
【０００７】
【課題を解決するための手段】
前記課題を解決するため、本発明は、外部から与えられたデータを転送するインタフェース手段と、前記データを記憶する不揮発性の半導体メモリ、及び該データを該半導体メモリに書込むために一時的に保持するバッファメモリをそれぞれ有する複数のメモリチップと、前記インタフェース手段を介して転送されてきたデータを対応する前記メモリチップに出力するとともに、外部からの指定に基づいて対応する該メモリチップ内のデータを読出して該インタフェース手段に出力する制御手段とを備えたディスクカードにおいて、前記制御手段を次のように構成している。
即ち、この制御手段は、前記複数のメモリチップ毎にその所要書込み時間に基づいて設定される所定時間を計測する複数のタイマを有するメモリ制御タイマと、同時に書込み処理を行う前記複数のメモリチップの個数が設定される個数管理部とを更に有している。また、この制御手段は、前記複数のメモリチップの同時書込み数が前記個数管理部に設定された個数を超えないように監視し、該同時書込み数が前記個数未満のときには外部から与えられたデータを空き状態のメモリチップに出力するとともに、該データが出力されたメモリチップについては、該データを該メモリチップに出力してから前記所定時間を経過した後、該メモリチップに対する書込み完了の監視を開始することを特徴としている。
【０００９】
本発明によれば、以上のようにディスクカードを構成したので、次のような作用が行われる。
処理装置からインタフェース手段を介してデータが転送されてくると、制御手段によって、現在書込み処理を行っているメモリチップの数が調べられる。書込み処理中のメモリチップの数が所定数未満であれば、該当するメモリチップに対してデータが出力される。そして、所要書込み時間に相当する一定時間経過後に、書込みが完了したか否かの監視が開始される。
一方、書込み処理中のメモリチップの数が所定数であれば、同時書込み数が所定数未満になるまで、該当するメモリチップに対してデータの出力は行われない。そして、書込み完了の監視の結果、同時書込み数が所定数未満になっていれば、そのデータがメモリチップへ出力され、メモリチップ内の半導体メモリに書き込まれる。
【００１０】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示すディスクカードの構成図であり、図２の従来のディスクカードと共通の要素には共通の符号が付されている。
このディスクカードは、ディジタルカメラ等に装着可能なように、名刺サイズのカード状を形状を有しており、インタフェース手段（例えば、インタフェース部）１０、制御手段（例えば、ＣＰＵ２０及びディスク制御部３０Ａ）、内部バス４０、及び記憶部５０を備えている。
インタフェース部１０は、従来のディスクカードと同様に、ディジタルカメラやＰＣ等の処理装置１に接続するためのものであり、例えば、米国ＩＢＭ社が提唱したハードディスク用の規格であるＡＴＡ（Advanced Technology Attachment）規格に準拠して、処理装置１との間の接続、並びにデータ及び各種の制御信号の送受信を行うものである。インタフェース部１０には、従来と同様にディスクカード内の全体制御を行うＣＰＵ２０、及び従来とは機能の異なるディスク制御部３０Ａが接続されている。
【００１１】
このディスク制御部３０Ａは、処理装置１から与えられたセクタ単位の情報（例えば、５３６バイト）を一旦記憶させるために、複数セクタ分の記憶容量を有するバッファメモリ３１を備えている。このため、処理装置１からのセクタ単位の情報を記憶部５０の動作状態にかかわらず、バッファメモリ３１に空きセクタが存在する限り、入力することが可能になっている。
ディスク制御部３０Ａは、以上の従来の機能に追加して、記憶部５０内のメモリチップ５０ａ〜５０ｎの同時動作数を監視し、所定数以上のメモリチップ５０ｉ（但し、ｉ＝ａ〜ｎ）が同時に書込み動作をしないように制御するための個数管理部３２を有している。個数管理部３２は、例えば、図示しない３個のレジスタ３２ａを持ち、このレジスタ３２ａに書込み動作中のメモリチップ５０ｉのアドレスが登録されるようになっている。
内部バス４０は、ディスク制御部３０Ａと記憶部５０との間でのデータ転送を行う共通バスであり、アドレス線、データ線、及び制御線で構成されている。
【００１２】
記憶部５０は、従来と同様に、内部バス４０によって共通接続された複数（例えば、１５個）のメモリチップ５０ａ〜５０ｎで構成されている。これらのメモリチップ５０ａ〜５０ｎは、それぞれ異なるアドレスが付与されているが、いずれも同一構成であり、セクタ単位の情報を一旦蓄積するためのバッファメモリ５１、及びセクタ単位のデータを格納するための不揮発性の半導体メモリ５２を有している。各半導体メモリ５２は、例えば８Ｍビットの記憶容量を持ち、電源の供給が停止しても記憶内容がそのまま保持されるものである。更に、各メモリチップ５０ａ〜５０ｎは、バッファメモリ５１と半導体メモリ５２との間でセクタ単位のデータの転送制御を行うメモリ制御部５３を有している。
次に、このように構成されたディスクカードの動作を説明する。
処理装置１からデータの書込み命令が出されると、書込みデータは、インタフェース部１０を介してディスク制御部３０Ａ内のバッファメモリ３１に一旦書込まれる。個数管理部３２内の３個のレジスタ３２ａには、書込み動作中のメモリチップ５０ｉのアドレスが登録されており、データの書込み命令が与えられた時に、個数管理部３２によって、これらの３個のレジスタ３２ａの内容がチェックされる。
【００１３】
もし、アドレスが登録されていない空き状態のレジスタ３２ａが存在すれば、その空き状態のレジスタ３２ａに書込み対象のメモリチップ５０ｉのアドレスが登録されるとともに、そのメモリチップ５０ｉに、書込みデータが出力される。これにより、メモリチップ５０ｉ内において、データの書込み動作が開始される。書込みデータが出力された後、ディスク制御部３０Ａによって、３個のレジスタ３２ａに登録された書込み動作中のメモリチップ５０ｉに対する定期的な状態監視が行われて、書込みの完了が監視される。状態監視では、メモリチップ５０ｉに、例えば読出し命令を発して、その応答がビジー状態であれば書込み動作が未完了であると判断する。
一方、処理装置１からデータの書込み命令が出された時に、３個のレジスタ３２ａがすべて使用中であれば、たとえデータの書込み対象のメモリチップ５０ｉが書込み動作を行っていなくても、ディスク制御部３０Ａから、そのメモリチップ５０ｉに対する書込みデータの出力は、３個のレジスタ３２ａに登録されているメモリチップ５０ｉの書込み動作の完了まで停止される。
【００１４】
そして、状態監視によってメモリチップ５０ｉの書込み動作の完了が検出されると、その空いたレジスタ３２ａにメモリチップ５０ｉのアドレスが登録されるとともに、メモリチップ５０ｉに対して書込み命令が出される。
このように、この第１の実施形態のディスクカードは、ディスク制御部３０Ａ内に、メモリチップ５０ａ〜５０ｎの同時動作数を監視するための個数管理部３２を設けたので、この個数管理部３２で設定された個数以上のメモリチップ５０ｉが同時に書込み動作を行うことがない。従って、メモリチップ５０ｉの書込み時に必要となる記憶部５０の消費電流は、個数管理部３２で設定された個数に対する消費電流が最大値となる。このため、例えば、ディジタルカメラ等の処理装置１に大容量の電源を用意する必要がなくなるという利点がある。更に、ディスク制御部３０Ａ内には、処理装置１からの複数のデータを一時的に保持することができるバッファメモリ３１を備えているので、たとえメモリチップ５０ｉの書込み動作が制限されても、処理装置１からのデータを受取ることが可能であり、処理装置１側の処理に対する影響を軽減している。
【００１５】
第２の実施形態
図３は、本発明の第２の実施形態を示すディスクカードにおけるディスク制御部の構成図であり、図１中の要素と共通の要素には共通の符号が付されている。
このディスク制御部３０Ｂは、図１中のディスク制御部３０Ａに代えて用いられるものであり、ディスク制御部３０Ａにメモリ制御タイマ３３を付加した構成になっている。
メモリ制御タイマ３３は、メモリチップ５０ｉでの所要書込み時間を計測するための計測タイマ３３ａを有している。計測タイマ３３ａは、ディスクカードが最初に書込み動作をするときに、その書込みに必要とする時間を計測するためのタイマである。計測タイマ３３ａの出力側には、この計測タイマ３３ａで計測した時間を、所要書込み時間にほぼ相当する時間として記憶するための時間保存レジスタ３３ｂが接続されている。そして、時間保存レジスタ３３ｂの出力側には、個数管理部３２で同時書込み個数の管理に使用する３個のレジスタ３２ａに対応して、３個のカウントダウン・タイマ３３ｃ，３３ｄ，３３ｅが接続されている。
【００１６】
カウントダウン・タイマ３３ｃ〜３３ｅは、時間保存レジスタ３３ｂからロードされた所要書込み時間を、時間の経過に従ってカウントダウンし、その値が０になったときに、該当するメモリチップ５０ｉに対して書込みの完了の監視を開始するためのものである。
このようなディスクカードにおいて、処理装置１からデータの書込み命令が出されると、書込み用のデータは、インタフェース部１０を介してディスク制御部３０Ｂ内のバッファメモリ３１に一旦書込まれる。個数管理部３２内の３個のレジスタ３２ａ中に空きレジスタが発生した時点で、その空き状態のレジスタ３２ａに書込み対象のメモリチップ５０ｉのアドレスが登録され、そのメモリチップ５０ｉに書込みデータが転送される。更に、そのレジスタ３２ａに対応するカウントダウン・タイマ３３ｊ（但し、ｊ＝ｃ〜ｅ）等に、時間保存レジスタ３３ｂの内容がロードされる。これにより、メモリチップ５０ｉ内において、データの書込み動作が開始され、同時に、カウントダウン・タイマ３３ｊのカウントダウン動作が開始される。
【００１７】
カウントダウン・タイマ３３ｊの値が０になると、その旨がディスク制御部３０Ｂに伝えられ、ディスク制御部３０Ｂによって、該当するメモリチップ５０ｉの状態監視が行われる。
このように、この第２の実施形態のディスクカードは、ディスク制御部３０内にメモリ制御タイマ３３を有しており、書込みが完了する時点でこのメモリ制御タイマ３３からの通知が行われるので、書込みに必要な所定の時間内はメモリチップ５０ｉに対する書込み完了の監視を行う必要がない。これにより、状態監視のための動作をほとんど行う必要がなくなり、その動作に伴う消費電力の低減が可能になるという利点がある。
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｅ）のようなものがある。
【００１８】
（ａ） ディスクカードは、ディジタルカメラ等に装着可能なように、名刺サイズのカード状を成しているが、カード状のものに限定するものではない。
（ｂ） インタフェース部１０はＡＴＡ規格のものに限定されず、一定のフォーマットに従ったデータを転送することができるものであればよい。
（ｃ） メモリチップ５０ａ〜５０ｎの数、記憶容量、転送速度、及び転送データのサイズ等は、実施形態で説明した数値に限定するものではない。
（ｄ） 個数管理部３２では、メモリチップ５０ｉの同時動作数を３個に制限しているが、電源容量、データ量、所要書込み時間等の兼ね合いによって、任意の数に設定することができる。
（ｅ） 図３のメモリ制御タイマ３３は、計測タイマ３３ａによって、最初にメモリチップ５０ｉの所要書込み動作時間を測定するようになっているが、概略の所要書き込み動作時間を予め時間保存レジスタ３３ｂに記憶させておけば、計測タイマ３３ａを省くことができる。
【００１９】
以上詳細に説明したように、本発明によれば、複数のメモリチップに対する書込みデータの出力を管理することにより、このメモリチップの同時に書込み動作を制限する制御手段を設けている。このため、一時的に大きな電源電流が流れることを防止することが可能になり、電源容量を小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すディスクカードの構成図である。
【図２】従来のディスクカードの構成図である。
【図３】本発明の第２の実施形態を示すディスクカードにおけるディスク制御部の構成図である。
【符号の説明】
１ 処理装置
１０ インタフェース部
２０ ＣＰＵ
３０，３０Ａ，３０Ｂ ディスク制御部
３１，５１ バッファメモリ
３２ 個数管理部
３３ メモリ制御タイマ
４０ 内部バス
５０ 記憶部
５０ａ〜５０ｎ メモリチップ
５２ 半導体メモリ
５３ メモリ制御部
Claims (4)
- 外部から与えられたデータを転送するインタフェース手段と、
前記データを記憶する不揮発性の半導体メモリ、及び該データを該半導体メモリに書込むために一時的に保持するバッファメモリをそれぞれ有する複数のメモリチップと、
前記インタフェース手段を介して転送されてきたデータを対応する前記メモリチップに出力するとともに、外部からの指定に基づいて対応する該メモリチップ内のデータを読出して該インタフェース手段に出力する制御手段とを備えた不揮発性半導体ディスク装置において、
前記制御手段は、前記複数のメモリチップ毎にその所要書込み時間に基づいて設定される所定時間を計測する複数のタイマを有するメモリ制御タイマと、
同時に書込み処理を行う前記複数のメモリチップの個数が設定される個数管理部とを更に有しており、
前記制御手段は、前記複数のメモリチップの同時書込み数が前記個数管理部に設定された個数を超えないように監視し、該同時書込み数が前記個数未満のときには外部から与えられたデータを空き状態のメモリチップに出力するとともに、該データが出力されたメモリチップについては、該データを該メモリチップに出力してから前記所定時間を経過した後、該メモリチップに対する書込み完了の監視を開始することを特徴とする不揮発性半導体ディスク装置。 - 前記個数管理部は、書込み処理が行われているメモリチップのアドレスが格納される複数のレジスタを更に有しており、
前記個数は複数のレジスタの個数に応じて設定されることを特徴とする請求項１記載の不揮発性半導体ディスク装置。 - 前記メモリ制御タイマは、前記メモリチップでの所要書込み時間を計測する計測タイマを更に有していることを特徴とする請求項１または２のいずれか 1 項に記載の不揮発性半導体ディスク装置。
- 前記不揮発性半導体ディスク装置は、カード状を成し、前記インタフェース手段によって外部の処理装置に着脱自在に接続されることを特徴とする請求項１〜３のいずれか1項に記載の不揮発性半導体ディスク装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12615097A JP3821536B2 (ja) | 1997-05-16 | 1997-05-16 | 不揮発性半導体ディスク装置 |
| US08/929,423 US6370628B2 (en) | 1997-05-16 | 1997-09-15 | Nonvolatile semiconductor disk device limiting a number of simultaneous transfers and associated control process |
| EP97307412A EP0878755B1 (en) | 1997-05-16 | 1997-09-23 | Nonvolatile semiconductor disk device |
| DE69729070T DE69729070T2 (de) | 1997-05-16 | 1997-09-23 | Nichtflüchtige Halbleiterplattenvorrichtung |
| KR1019970059490A KR100367322B1 (ko) | 1997-05-16 | 1997-11-12 | 비휘발성반도체디스크장치 |
| CN97125525A CN1099678C (zh) | 1997-05-16 | 1997-12-16 | 非易失性半导体磁盘装置 |
| CNA021558795A CN1516115A (zh) | 1997-05-16 | 1997-12-16 | 非易失性半导体磁盘装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12615097A JP3821536B2 (ja) | 1997-05-16 | 1997-05-16 | 不揮発性半導体ディスク装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10320512A JPH10320512A (ja) | 1998-12-04 |
| JP3821536B2 true JP3821536B2 (ja) | 2006-09-13 |
Family
ID=14927925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12615097A Expired - Fee Related JP3821536B2 (ja) | 1997-05-16 | 1997-05-16 | 不揮発性半導体ディスク装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6370628B2 (ja) |
| EP (1) | EP0878755B1 (ja) |
| JP (1) | JP3821536B2 (ja) |
| KR (1) | KR100367322B1 (ja) |
| CN (2) | CN1516115A (ja) |
| DE (1) | DE69729070T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001222504A (ja) * | 1999-12-03 | 2001-08-17 | Canon Inc | 電子機器、電子機器の制御方法及び記録媒体 |
| US6426893B1 (en) * | 2000-02-17 | 2002-07-30 | Sandisk Corporation | Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks |
| JP4078010B2 (ja) * | 2000-03-03 | 2008-04-23 | 株式会社日立グローバルストレージテクノロジーズ | 磁気ディスク装置及び情報記録方法 |
| DE10026003A1 (de) * | 2000-05-25 | 2001-12-06 | Bosch Gmbh Robert | Stator |
| US6684352B1 (en) * | 2000-07-12 | 2004-01-27 | Sun Microsystems, Inc. | Read control system and method for testing word oriented SRAM with macros |
| JP4694040B2 (ja) * | 2001-05-29 | 2011-06-01 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| GB0123416D0 (en) | 2001-09-28 | 2001-11-21 | Memquest Ltd | Non-volatile memory control |
| JP4575059B2 (ja) * | 2004-07-21 | 2010-11-04 | 株式会社日立製作所 | ストレージ装置 |
| JP4817836B2 (ja) * | 2004-12-27 | 2011-11-16 | 株式会社東芝 | カードおよびホスト機器 |
| KR100621631B1 (ko) * | 2005-01-11 | 2006-09-13 | 삼성전자주식회사 | 반도체 디스크 제어 장치 |
| JP2006195569A (ja) * | 2005-01-11 | 2006-07-27 | Sony Corp | 記憶装置 |
| KR101257848B1 (ko) * | 2005-07-13 | 2013-04-24 | 삼성전자주식회사 | 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법 |
| US7793059B2 (en) * | 2006-01-18 | 2010-09-07 | Apple Inc. | Interleaving policies for flash memory |
| JP4996277B2 (ja) * | 2007-02-09 | 2012-08-08 | 株式会社東芝 | 半導体記憶システム |
| KR101006748B1 (ko) * | 2009-01-29 | 2011-01-10 | (주)인디링스 | 패드들의 동시 스위칭을 제어하는 고체 상태 디스크를 위한컨트롤러 |
| JP5226722B2 (ja) * | 2010-03-26 | 2013-07-03 | 株式会社バッファロー | 記憶装置 |
| US8555095B2 (en) * | 2010-07-26 | 2013-10-08 | Apple Inc. | Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption |
| US8826051B2 (en) | 2010-07-26 | 2014-09-02 | Apple Inc. | Dynamic allocation of power budget to a system having non-volatile memory and a processor |
| US8522055B2 (en) | 2010-07-26 | 2013-08-27 | Apple Inc. | Peak power validation methods and systems for non-volatile memory |
| US20120221767A1 (en) | 2011-02-28 | 2012-08-30 | Apple Inc. | Efficient buffering for a system having non-volatile memory |
| US8645723B2 (en) | 2011-05-11 | 2014-02-04 | Apple Inc. | Asynchronous management of access requests to control power consumption |
| CN104102599A (zh) * | 2013-04-11 | 2014-10-15 | 华邦电子股份有限公司 | 快闪存储器装置与数据传输方法 |
| US9575677B2 (en) | 2014-04-29 | 2017-02-21 | Sandisk Technologies Llc | Storage system power management using controlled execution of pending memory commands |
| US9582211B2 (en) * | 2014-04-29 | 2017-02-28 | Sandisk Technologies Llc | Throttling command execution in non-volatile memory systems based on power usage |
| KR102229970B1 (ko) | 2014-06-27 | 2021-03-22 | 삼성전자주식회사 | 불휘발성 메모리, 랜덤 액세스 메모리 및 메모리 컨트롤러를 포함하는 솔리드 스테이트 드라이브 |
| WO2016064554A1 (en) * | 2014-10-20 | 2016-04-28 | Sandisk Enterprise Ip Llc | Storage system power management using controlled execution of pending memory commands |
| US9880605B2 (en) | 2014-10-27 | 2018-01-30 | Sandisk Technologies Llc | Method and system for throttling power consumption |
| US9847662B2 (en) | 2014-10-27 | 2017-12-19 | Sandisk Technologies Llc | Voltage slew rate throttling for reduction of anomalous charging current |
| US9916087B2 (en) | 2014-10-27 | 2018-03-13 | Sandisk Technologies Llc | Method and system for throttling bandwidth based on temperature |
| KR20210013845A (ko) | 2019-07-29 | 2021-02-08 | 삼성전자주식회사 | QoS 레이턴시 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5526506A (en) * | 1970-12-28 | 1996-06-11 | Hyatt; Gilbert P. | Computer system having an improved memory architecture |
| US5293236A (en) * | 1991-01-11 | 1994-03-08 | Fuji Photo Film Co., Ltd. | Electronic still camera including an EEPROM memory card and having a continuous shoot mode |
| DE69223099T2 (de) | 1991-08-09 | 1998-06-10 | Toshiba Kawasaki Kk | Aufzeichnungsgerät für eine Speicherkarte |
| JP3330187B2 (ja) * | 1993-05-13 | 2002-09-30 | 株式会社リコー | メモリカード |
| US5603001A (en) * | 1994-05-09 | 1997-02-11 | Kabushiki Kaisha Toshiba | Semiconductor disk system having a plurality of flash memories |
-
1997
- 1997-05-16 JP JP12615097A patent/JP3821536B2/ja not_active Expired - Fee Related
- 1997-09-15 US US08/929,423 patent/US6370628B2/en not_active Expired - Fee Related
- 1997-09-23 DE DE69729070T patent/DE69729070T2/de not_active Expired - Fee Related
- 1997-09-23 EP EP97307412A patent/EP0878755B1/en not_active Expired - Lifetime
- 1997-11-12 KR KR1019970059490A patent/KR100367322B1/ko not_active IP Right Cessation
- 1997-12-16 CN CNA021558795A patent/CN1516115A/zh active Pending
- 1997-12-16 CN CN97125525A patent/CN1099678C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1099678C (zh) | 2003-01-22 |
| CN1199899A (zh) | 1998-11-25 |
| US6370628B2 (en) | 2002-04-09 |
| DE69729070D1 (de) | 2004-06-17 |
| DE69729070T2 (de) | 2004-10-14 |
| KR19980086416A (ko) | 1998-12-05 |
| EP0878755A1 (en) | 1998-11-18 |
| KR100367322B1 (ko) | 2003-04-21 |
| US20010011319A1 (en) | 2001-08-02 |
| JPH10320512A (ja) | 1998-12-04 |
| EP0878755B1 (en) | 2004-05-12 |
| CN1516115A (zh) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3821536B2 (ja) | 不揮発性半導体ディスク装置 | |
| US9652324B2 (en) | Solid state disk controller apparatus | |
| US6859856B2 (en) | Method and system for a compact flash memory controller | |
| US20030177300A1 (en) | Data processing method in high-capacity flash EEPROM card system | |
| JP2000067574A (ja) | 半導体記憶装置 | |
| EP0907142A2 (en) | Memory card apparatus | |
| JPH0887876A (ja) | Ｎａｎｄ形フラッシュメモリｉｃカード | |
| US5483491A (en) | Memory card device | |
| EP0890955A2 (en) | Storage apparatus, data write-in method, and data read-out method | |
| US20170212711A1 (en) | Disk apparatus and control method | |
| JP4841069B2 (ja) | 記憶装置 | |
| US7447853B2 (en) | Data copy device | |
| US11720513B2 (en) | Semiconductor device and method for controlling plural chips | |
| JP2584120B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2807010B2 (ja) | ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法 | |
| JP2635448B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| JP2584119B2 (ja) | メモリカードにおけるデータ記録方法およびメモリカードシステム | |
| US8260983B2 (en) | Recording and/or reproducing apparatus | |
| JP2010198127A (ja) | 半導体記憶デバイス及びその制御方法 | |
| JP3099908B2 (ja) | Ｅｅｐｒｏｍの制御装置 | |
| JPH07281842A (ja) | 半導体記憶装置 | |
| JPS5938930A (ja) | 光デイスク制御装置 | |
| JPH04313882A (ja) | メモリカードの記録管理方式 | |
| US11537537B2 (en) | Semiconductor device and method | |
| JP4273038B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリのデータ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060620 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090630 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100630 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110630 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120630 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130630 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |