CN1199899A - 非易失性半导体磁盘装置 - Google Patents

Abstract

通过接口从宿主机给出的写入数据暂时存放在磁盘控制部件的缓冲存储器中。芯片数目管理部件管理正在执行写操作的存储芯片的数目。如果处于写操作过程存储芯片的数目未达到一个固定值,则该写入数据被传送对应写入区的存储芯片,反之,若处于写操作过程的存储芯片的数目达到该固定值,则一直到处于写操作过程的存储芯片的写操作结束之后,才传输写入数据。因而,在磁盘卡写操作期间,总电流可以得到限制。

Description

非易失性半导体磁盘装置

本发明涉及一种作为个人计算机(以下缩写为“PC”机)外围功能扩展器插件之一的非易失性半导体磁盘装置(以下称为“磁盘卡”)等等，还涉及对这种磁盘卡的写入控制。

将数据储存于作为PC机外围装置的该磁盘卡。

另外，该磁盘卡能保存所存储的内容，而无需电源供电。

然后，这样一种非易失性半导体存储器，例如，使用闪速存储器(flash memory)作为该磁盘卡的一种存储介质。

这种非易失性半导体存储器以这样一种格式存放数据，其格式如同在磁盘装置象软盘和硬盘一样，同样以称为扇区的固定尺寸进行格式化。

顺便提及，随着半导体存储器容量与日骤增，名片大小的磁盘卡已能存储数十兆字节的数据。

这种磁盘卡用来存储关于例如由数字式照相机拍摄的图象数据，是利用了它的体积小，容量大，以及即使切断电源仍能保存所存储内容的优点。

然后，已拍摄完的磁盘卡从数字式相机中取出放入PC机中，卡上所存储的图像数据可以被读出以及进行数字式处理。

图2是传统磁盘卡的一个示例的示意图。

这种磁盘卡包括一个接口部件10连接到(宿)主机1，例如，数字式照相机以及PC机；一个中央处理器(以下缩写为“CPU”)20用于在该磁盘卡中向宿主机1发送或接收来自宿主机1的各种控制信号执行整个控制过程；一个磁盘控制部件30，用于控制对宿主机1数据的传送；一组内部总线40，通过它在该磁盘卡内部传输数据；以及用于存储该数据的存储部件50。

另外，该磁盘控制部件30有一个缓冲存储器31用于暂存由宿主机1送来的基本扇区数据(sector-basis data)。

该扇区例如包含536个字节的数据，用这样一种固定格式，标题(首部)部分包括关于这个扇区有效性等数据，以及附加于例如512个字节数据的用于纠错的校正码等。

该磁盘控制部件30组合了两种功能，通过在内部总线40上由接口部件10给出基地址信号把基本扇区数据写入到相应的存储部件50，以及读出在存储部件50中所存储的该基本扇区数据。

存储部件50由许多个(例如15片)存储芯片50a，50b，50n构成，这些芯片都连到内部总线40上。

这些存储芯片50a-50n被分配以彼此不同的地址。

而且，存储芯片50a-50n的每一片都具有相同的结构，每一片包括缓冲存储器51用于暂存基本扇区数据，以及一个非易失性半导体存储器52用于存储基本扇区数据。

该非易失性半导体存储器52即使停止电源供电仍能保存所储存的内容。

每个存储芯片50a-50n还有一个存储控制单元53，它用于控制基本扇区数据在缓冲存储器51和非易失性半导体存储器52之间的传送。

然后，当宿主机1发出一个写数据命令，在该磁盘卡中，通过接口部件10，该写入的数据暂存在磁盘控制部件30的缓冲存储器31中。

存放在缓冲存储器31中的数据通过内部总线40被传送并保存在与其地址对应的某一个存储芯片50i(其中i＝a至n)的缓冲存储器51中。

在存储控制单元53的控制下，保存在该存储芯片50i的缓冲存储器51中的数据被写入到非易失性半导体存储器52的预先确定的存储区中。

在这段时间内，数据从宿主机1通过接口部件10以及缓冲存储器31传送到该缓冲存储器的传送时间在数百微秒数量级。

另一方面，例如，把暂存在缓冲存储器51的数据写入到该半导体存储器52的时间需要数毫秒。

为此，存储部件50被分成多个存储芯片50a-50n，并且每个存储芯片例如50a提供有缓冲存储器51以及非易失性半导体存储器52。

然后，该数据从每个缓冲存储器51独立地写入到该易失性半导体存储器52中。由于这种操作方式，可能会执行许多同样地从宿主机1向磁盘卡写入的过程。

另一方面，在该CUP20的控制下，当宿主机1是发出一个读数据命令时，读命令被送到存有被读数据的存储芯片50a。

然后，从非易失性半导体存储器52相应的存储区读出基本扇区数据。

所读出的数据被暂存在缓冲存储器51中，然后，通过内部总线40暂存在磁盘卡控制部件30的缓冲存储器31中。

被写入到缓冲存储器31的数据进一步通过接口部件10传送到宿主机1。

然而，在现在技术的磁盘卡，会产生下列固有的难题。

在磁盘卡中，为了在接口部件10中对许多同样地读和写过程的高周转率保持存取速度，而把存储部件50分成多个存储芯片50a-50n。

然后，每个存储芯片50a-50n提供有缓冲存储器51。

于是，通过以并行方式对存储芯片50a-50n执行写操作，则磁盘卡以高速度等同地执行写操作。

每个存储芯片用于写操作所需的电流是在例如15mA的数量级。

当同时处于写操作的存储芯片50a-50n的数量增加时，则总电流也变大。

因此，当10片存储芯片50i同时处于写操作时，仅存储部件50近似需要150mA的电流。

因而，宿主机1必须包括一个能提供进行如此操作能力的电源。

使用这种结构的磁盘卡，不仅简单地作为PC机的外围装置，而且还要存储以此种方式连接的储如数字式相机所拍摄的图像数据。

数字相机是干电池供电，当写入图像数据时受到提供大电流的限制。

本发明的主要目的是要设法排除上述现有技术中固有的难题。通过限制存储芯片50a-50n同时处于写操作过程的数目，而提供一种不再需要电源大电流的磁盘卡。

为了实现上述目的，根据本发明的非易失性半导体磁盘装置是这样一种磁盘卡，它包括一个接口部件用于传送由外界给出的数据，多个存储芯片，每个芯片包括一个用于存储数据的非易失性半导体存储器，以及一个缓冲存储器用于暂时存放将要写入到该半导体存储器的数据，以及一个控制部件用于输出由接口部件所传输的数据，以及用于根据外界给出的目标地址从相应的存储芯片读出数据，并把数据输出到接口部件。该控制部件监控多个存储芯片中同时执行写入过程的数目，以及控制把外界给出数据输出到相应的存储芯片，以便使得同时写入过程的数目不超过预先确定的数目。

另外，在非易失性半导体磁盘装置中，该控制部件增加了一种功能，即把数据输出到该存储芯片并在相应存储芯片所需写入时间的一段具体固定时间范围内开始对存储芯片写操作完成的情况进行监控。

这样，非易失性半导体磁盘装置如此构造以便于采用与磁盘卡相同的结构作为一个磁盘卡，通过接口部件可以与处理器连接以及与处理器分开。

由于该磁盘卡按上述构造。因而非易失性半导体磁盘装置呈现如下操作性能。

当通过接口部件从处理器传送数据时，则该控制部件检查正处于写操作过程的存储芯片的数目。

然后，如果处于写操作的芯片数目小于预定的数目，则控制部件把数据输出到相关存储芯片。

如果处于写操作的芯片数目等于预定的数目，则控制部件不向相关存储芯片输出数据，一直等到同时进行写操作的数目小于预定数目为止。

然后，仅当同时写操作的数目小于预定数目时，控制部件才向存储芯片输出数据。

接下来，该非易失性半导体磁盘装置呈现如下操作性能：

当数据从处理器通过接口部件传送时，控制部件检查正处于写操作芯片的数目。

如果处于写操作芯片的数目小于预定的数目，则控制部件把数据输出到相关存储芯片。

接下来，在对应于写入所必须的一段时间之后，控制部件开始监测写操作是否结束。

另一方面，如果处于写操作的芯片数目等于预定数目，控制部件一直到同时操作的数目小于预定数目时才把数据输出到相关存储芯片。

如果监控写入过程结束的结果表明：同时写操作的数目小于预定的数目，则控制部件把数据输出到该存储芯片并把该数据写入到该存储芯片的半导体存储器中。

下面连同附图一起讨论，则本发明的其它目的和优点将一目了然，其中：

图1是本发明第一实施例中磁盘卡结构的示意图；

图2是说明现有技术磁盘卡结构的示意图；以及

图3是本发明第二实施例磁盘卡中控制部件结构的示意图。

第一实施例：

图1是说明本发明第一实施例磁盘卡结构的示意图。

参看图1，与图2中现有技术磁盘卡共同的组成部分以共同数字标记。

这种磁盘卡采用与磁盘卡相同的结构具有足以连接到数字照相机等装置上的名片大小。

该磁盘卡包括一个接口模块(例如，一个接口部件)10。控制模块(例如，一个CPU20以及一个磁盘控制部件30A)，一组内部总线以及存储部件50。

接口部件10与现有技术磁盘卡相同被连接到宿主机1，比如一台数字式相机和一台PC机。

另外，该接口部件10按照，例如美国IBM公司提出的作为硬盘标准的先进技术连接ATA(ACVANCED TECHNOLOGYATTACHMENT)标准，被连到宿主机1以传送和接收数据及各种控制信号。

CPU20用于控制磁盘卡中的所有的部件，磁盘控制部件30A包含了一些与现有技术不同的功能，但以现有技术相同的方式连接到接口部件10。

这种磁盘控制部件30A包括一个具有多个扇区存储容量的缓冲存储器31用于暂存由宿主机1提供的基本扇区数据(例如536个字节)。

因而，只要在缓冲存储器31中存在有空闲扇区，则磁盘卡控制部件30A就有从宿主机输入基本扇区数据的能力，而不必考虑存储部件50的操作状态。

该磁盘控制部件30A除了具有以上描述的传统功能之外，还监控存储部件50中存储芯片50a-50n同时操作的数目。

因而，该磁盘控制部件30A有一个用于控制芯片数目的管理单元32，以使得同时执行写操作的存储芯片50i(其中i＝a-n)数目不大于预定的数目。

该芯片数目管理单元32具有例如三个未表示出来的寄存器32A用于寄存存储芯片50i中正处于写操作过程的地址。

内部总线40是用于在磁盘控制部件30A和存储部件50之间传送数据的公共总线。

因而，内部总线40由地址线，数据线以及控制线构成。

存储部件50包括许多(例如15片)存储芯片50a-50n，以现有技术同样的方式通过公共内部总线连接在一起。

这些存储芯片50a-50n，彼此分配以不同的地址，每个芯片采用相同的结构，并且分别具有一个暂存基本扇区数据的缓冲存储器51，以及一个用于存储基本扇区数据的非易失性半导体存储器52。

每个非易失性半导体存储器52具有，例如，8M位的存储容量并且甚至在电源停止供电时仍能保持所存储的内容。

另外，每个存储芯片50a-50n有一个存储控制单元53用于控制缓冲存储器51和非易失性半导体存储器52之间的基本扇区数据的传输。

下面将说明这种结构的磁盘卡的各种操作：

当宿主机1发出一个写数据的命令，数据通过接口部件10被暂时写入到磁盘卡控制部件30A中的缓冲存储器31。

在芯片数目管理单元32中的3个寄存器32a中，存放着处于写操作过程中的存储芯片50i的地址。

然后，芯片数目管理单元32在给出数据写入命令时，检测这3个寄存器32a的内容。

如果存在一个没有寄存地址的空闲状态寄存器32A，则把数据将被写入的存储芯片50i的地址寄存在这个空闲状态的寄存器32a中。

然后，写入数据被输出到那个存储芯片50i。

这样，在存储芯片50i中开始了该数据的写入操作。

输出写入数据之后，磁盘控制部件30A定时地监控处于写操作过程存储芯片50i的状态，以及监控寄存在3个寄存器32a中存储芯片的地址，由此，监控该写操作的完成。

在监控状态中，例如，向存储芯片50i发一个读命令，若返回一个“忙”状态，即可辩定该写操作尚未结束。

另一方面，若3个寄存器32a都在使用中，此时宿主机1发出数据写入命令，以及甚至此时对该数据写入目标存储芯片50i执行非写入操作，从磁盘控制部件30A向该存储芯片50i的写入数据的输出都将停止，一直到该存储芯片50i的写操作结束为止，该存储芯片50i的地址寄存在3个寄存器32a中。

当状态监控过程已检测到一个存储芯片的写操作结束，则该存储芯片50i的地址寄存到空寄存器32a，并且发一个写命令给该存储芯片50i。

这样，根据本发明的第一实施例，在磁盘卡中的磁盘控制部件30A，采用了芯片数目管理单元32以监测存储芯片50a-50n同时操作的数目，因此它将决不会出现存储芯片50i中同时操作的数目超过由芯片数目管理单元32预先设定的同时执行写操作芯片的数目。

这样，当把数据写入到存储芯片50i时，存储芯片50i所需的电流消耗会出现一个最大值，其值与芯片数目管理单元32所设置芯片的数目相对应。

因而，可能还有这样的优点，即为处理器1，例如，一台数字式相机等装置准备的大容量的电源是不必要的。

进一步而言，磁盘控制部件30A包括这样一种缓冲存储器31能够暂存来自宿主机1所给出的大量数据，因而，甚至在限制对该存储芯片50i写操作时，仍然能够从宿主机1接收数据，这可以减少该宿主机1一侧对处理的影响。

第二实施例

图3是本发明第二实施例磁盘卡中磁盘控制部件的结构示意图。

图3中，与图1中相同的组成部分标记以相同的数字。

磁盘控制部件30B替代了图1中的磁盘控制部件30A。

另外，该磁盘控制部件30B是由磁盘控制部件30A增加了一个存储控制计时器33而构成。

该存储控制计时器33有一个计数计时器33a用于在存储芯片50i中计数所需要的写入时间。

该计数计时器33a是一个计时器，当磁盘卡第一次执行写操作时，用来计数这次写操作所需要的时间。

计数计时器33a的输出端连到一个时间存储寄存器33b，时间存储寄存器33b用于存储由计数计时器33a所计数的时间，这个时间与实际所需的写入时间相一致。

然后，连到时间存储寄存器33b的输出端的三个递减计数器33c，33d，33e，对应于管理芯片同时执行写操作数目的芯片数目管理单元32中的三个寄存器32a。

随着时间的流逝，递减计数器33c-33e递减由时间存储寄存器33b所加载的所需写入时间。

当递减计时器33c-33e其中的值变为“0”时，则开始对相关存储芯片50i写操作结束的监控。

在如此构造的磁盘卡中，当宿主机1发出数据写入命令时，则要写入的数据，通过接口部件10暂时写到磁盘卡控制部件30B的缓冲存储器31中。

仅当在芯片数目管理单元32中的三个寄存器32a之一为空时，则写入目标存储芯片50i的地址被寄存在这个空寄存器32中，并且把要写入的数据传送到这个存储芯片50i。

还有，该时间存储寄存器33b的内容被装入到与那个寄存器32a相对应的递减计时器33j中(其中j＝c-e)

随着在存储芯片50i中写入数据操作过程的开始，则递减计时器33j同时开始递减。

当递减计时器33j的数值变为“0”时，这种信息传递给该磁盘控制部件30B，该磁盘控制部件30B监控相关存储芯片50i的状态。

在根据第二实施例的磁盘卡中，该磁盘控制单元30采用了存储控制计时器33，并且仅当写入过程结束，这个存储控制计时器33发出一个通知。

因而已没有必要在写操作所需的预定时间内监控对存储芯片50i写操作的结束。

因此，几乎没有对监控状态实施操作的必要，这就产生了一个优点，可以减少由那种操作所引起的电流损耗。

值得注意的是，本发明并不受限于上述所讨论的实施例，而可以各种形式进行修改，例如，下面是已修改的几个例子(a)-(e)

(a)该磁盘卡假定具有卡状结构与名片尺寸，以便于连到数字相机等装置，但不受限于这种卡状结构。

(b)接口部件10并不限于ATA标准，根据给定的格式，它可以是某一种能够传送数据的格式。

(c)存储芯片50a-50n的数目，存储容量，传送速度以及传送数据的长度等并不限于本实施例的数值。

(d)芯片数目管理单元32限定了该存储芯片50i同时操作的芯片数为“3”，然而，它可以设置成任何值，这取决于电源的容量，数据量以及所需的写入时间。

(e)如图3所示，如此构造的存储控制计时器33是为了计数计时器33a在存储芯片50i第一次写操作所需时间的计数，然而，如果时间存储寄存器33b存放一个粗略的写操作所需的时间，则可以省去计数计时器33a。

正如上述详细的计论，根据本发明的的第1方面所提供的控制模块，通过管理写入数据到各个存储芯片的输出来限制存储芯片同时进行的写入操作，能够防止电源瞬间拉出大电流，因而可以降低电源供电容量。

根据本发明的第二方面，存储芯片所需写入时间过去之后，对那个芯片写操作的结束已被监控，因而不必要的监控操作可以省去，从而使得功耗降低。

根据本发明的第3方面，该磁盘卡形成为卡状，可以通过接口模块连到宿主机，例如，数字式相机等，因而，当使用时，该磁盘卡适合于连接到具有小容量电源的的便携式宿主机。

很明显，在本发明中，基于本发明而不背离本发明的精神和范围，可以构成各种不同的工作模式，本发明不受它的具体工作模式所限制，只是受限于附加的权利要求书的内容。

Claims (4)

1。一种非易性半导体磁盘装置，包括：

用于向外部装置传送数据的接口装置；

多个存储芯片，每片包括一个非易失性半导体存储器用于存储来自所述接口装置所传送的数据，或者用于存储向所述接口装置传送的数据，以及暂存将要写入所述非易失性半导体存储器数据的缓冲存储器；以及

控制装置，它用于通过所述接口装置从所述外部装置输出传输数据到所述存储芯片，从所述存储芯片读出数据并输出到所述接口装置。

其中所述控制装置监控在所述大量存储芯片中同时执行写操作过程的数目，以及控制该数据的输出到所述的存储芯片，以使同时进行写操作的数目不超一个预定值。

2。根据权利要求1的非易失性半导体磁盘装置，其中所述控制装置输出数据到所述存储芯片，并在对应所述存储芯片所需写入时间的一段固定时间过去之后，开始监控向所述存储芯片的写入过程是否结束。

3。根据权利要求1的非易失性半导体磁盘装置，其中所述控制装置进一步包括用于寄存所述的处于写操作过程的存储芯片的地址，以及控制向所述存储器的输出，以使得同时进行写操作的芯片数目不超过基于在所述寄存器寄存的预定地址值。

4。根据权利要求1的非易失性半导体磁盘装置，其中所述控制装置进一步包括一个存储器控制计时器，它用于向所述存储芯片写入所需时间的计数，并借助于所述存储控制计时器计数的写入时间作为触发机构，以开始监控向所述存储芯片的写操作是否结束。

Images