CN1637724A - 用于闪速存储器的数据管理装置和方法 - Google Patents

用于闪速存储器的数据管理装置和方法 Download PDF

Info

Publication number
CN1637724A
CN1637724A CNA2004101017114A CN200410101711A CN1637724A CN 1637724 A CN1637724 A CN 1637724A CN A2004101017114 A CNA2004101017114 A CN A2004101017114A CN 200410101711 A CN200410101711 A CN 200410101711A CN 1637724 A CN1637724 A CN 1637724A
Authority
CN
China
Prior art keywords
address
physical
data
flash memory
physical address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101017114A
Other languages
English (en)
Other versions
CN1321378C (zh
Inventor
印至晛
金晓俊
李光伦
郑泰善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1637724A publication Critical patent/CN1637724A/zh
Application granted granted Critical
Publication of CN1321378C publication Critical patent/CN1321378C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/0223User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023Free address space management
    • G06F12/0238Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0611Improving I/O performance in relation to response time
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0602Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061Improving I/O performance
    • G06F3/0613Improving I/O performance in relation to throughput
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0628Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638Organizing or formatting or addressing of data
    • G06F3/064Management of blocks
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601Interfaces specially adapted for storage systems
    • G06F3/0668Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671In-line storage system
    • G06F3/0673Single storage device
    • G06F3/0679Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/08Address circuits; Decoders; Word-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

一种用于闪速存储器的数据管理装置和数据管理方法,其中,物理地址根据其每个是物理数据操作单元的页面来分类,并且关于分类的物理地址,预定的数据操作被执行。该数据管理装置和方法减少了其中物理数据操作单元大于逻辑数据操作单元的大块闪速存储器中用于数据操作所需的时间。结果,能够在大块闪速存储器中实现最优的数据操作。

Description

用于闪速存储器的数据管理装置和方法
                            技术领域
本发明涉及一种用于大块闪速存储器的数据管理装置和数据管理方法,其能够改进因为大块闪速存储器中逻辑数据操作单元小于物理数据操作单元而可能引起的闪速存储器的无效的数据操作。
                            背景技术
通常,闪速存储器可以被用作用于存储并处理嵌入式系统,如电子家用电器、通信装置、机顶盒等中的数据的存储介质。
该闪速存储器是一种数据能够被电擦除并重写入的非易失性存储装置。与基于磁盘存储器的存储介质比较,基于这种闪速存储器的存储介质具有与硬盘的访问时间一样快的访问时间,而引起更少的功率消耗,并且由于它的小尺寸而适合于便携式装置。
在该闪速存储器中,当新数据被重写在预写入数据上时,由于闪速存储器的硬件特性,需要擦除预写入数据被存储在其中的整块的过程。
为了防止由于在闪速存储器中数据写入单元和数据擦除单元之间的不一致性而可发生的闪速存储器的性能的恶化,引入逻辑地址和物理地址的概念。
其中,逻辑地址是当用户通过预定的用户程序请求闪速存储器中的数据操作,如数据读出、数据写入等时所使用的地址,物理地址是当闪速存储器实际执行数据操作,如数据读出、数据写入等时所使用的地址。
闪速存储器一般被分类为小块闪速存储器和大开闪速存储器。小块闪速存储器具有实际物理数据操作单元的尺寸与逻辑数据操作单元的尺寸相同的特征,但是,大块闪速存储器具有实际物理数据操作单元的尺寸大于逻辑数据操作单元的尺寸的特征。
如图1所示,一般的大块闪速存储器包括是逻辑数据操作单元的扇区11、是物理数据操作单元的页面12以及是数据擦除单元的块13。
大块闪速存储器中的一个页面包括多个扇区,而小块闪速存储器中的一个页面仅仅包括一个扇区。
如图2所示,大块闪速存储器的数据管理装置包括:用户请求部分21,用于使用预定的逻辑地址来请求闪速存储器的数据操作;转换部分22,用于通过映射表将请求数据操作时所使用的逻辑地址转换成物理地址;和操作部分23,用于根据转换的物理地址通过控制闪速存储器的操作的装置驱动器24来执行闪速存储器中的预定的数据操作。
在下面描述中,参照图3,将解释具有上述结构的大块闪速存储器的数据管理装置的操作。首先,用户使用预定的逻辑地址来请求闪速存储器的数据操作(操作S1)。
在这种情况下,用户可以通过包括在用户请求部分21中的预定的用户程序来请求数据操作。
通过转换部分22中的预定的映射表,逻辑地址被转换成闪速存储器的物理地址(操作S2)。
操作部分23通过转换的物理地址来控制用于控制闪速存储器的操作的装置驱动器24,从而,执行由用户请求的数据操作(操作S3)。
然后,判断由用户使用的所有的逻辑地址的数据操作是否已经完成(操作S4)。作为判断的结果,如果由用户使用的所用的逻辑地址的数据操作没有完成,那么下一个逻辑地址被转换成相应的物理地址(操作S5),关于转换的物理地址,执行数据操作的操作S3再次被执行。
也就是,在大块闪速存储器的情况下,当作为与用户请求数据操作时所使用的逻辑地址相应的物理地址的扇区被包括在彼此不同的页面时,操作部分23根据物理地址的序列来访问包括每一物理地址的每一页面,并且执行数据操作。
因此,即使当多个物理地址被包括在相同的页面时,如果它们不是序列地址,那么操作部分23重复地访问相同的页面以执行数据操作。
在下面的描述中,作为数据操作的示例,将解释由操作部分23所执行的数据读出操作。
首先,如果由用户使用的逻辑地址是逻辑地址‘0’到逻辑地址‘5’,并且与逻辑地址相应的物理地址如图4A所示被放置,那么,操作部分23首先对与逻辑地址‘0’相应的物理地址执行数据操作,然后以正则序列对逻辑地址‘1’、逻辑地址‘2’、逻辑地址‘3’、逻辑地址‘4’、和逻辑地址‘5’的各个物理地址执行数据操作。
也就是,如图4B所示,操作部分23以正则序列访问包括相应于每一逻辑地址的每一物理地址的各个页面,并且对相应于每一逻辑地址的物理地址执行数据操作。
在此,即使当多个物理地址存在于一个页面时,如果它们不是序列地址,那么操作部分23以相应的序列对仅仅一个物理地址执行数据操作。
因此,为了对所有的逻辑地址‘0’到逻辑地址‘5’执行数据操作,必需执行总共六次页面访问。
也就是,即使当多个物理地址被包括在相同的页面中,如果它们不是序列地址,那么如以上所描述的闪速存储器的数据管理装置重复地访问相同的页面以执行各个物理地址的数据操作。
因此,由于重复地访问相同的页面,所以用于数据操作所需要的时间增加,其恶化了闪速存储器的性能。
                            发明内容
因此,本发明提供一种用于闪速存储器的数据管理装置和数据管理方法,其能够通过经由仅仅一次页面访问来对包括在相同页面中的物理地址执行数据操作而执行最优的数据操作。
根据本发明的示例性的实施例,提供一种用于闪速存储器的数据管理装置,该数据管理装置包括:转换部分,用于将逻辑地址转换成物理地址;重排部分,用于分类并重排用于每个物理数据操作单元的物理地址;和操作部分,用于抽取物理数据操作单元中的重排的物理地址,并且对所抽取的物理地址执行预定的数据操作。
重排部分可以创建地址列表,其中包括转换的物理地址和相应的逻辑地址的地址信息根据物理地址的序列被排列。
重排部分可以根据页面来分类包括在地址列表中的地址信息。
操作部分可以从地址列表擦除用于数据操作所抽取的地址信息。
根据本发明的另一示例性的实施例,提供一种管理闪速存储器中的数据的方法,该方法包括:a)将逻辑地址转换成物理地址;b)根据物理地址的序列来重排转换的物理地址;和c)在物理数据操作单元中,分类重排的物理地址。
步骤b)可包括创建包括转换的物理地址和相应的逻辑地址的地址信息;和创建其中创建的地址信息根据转换的物理地址的序列来排列的地址列表。
该方法还可以包括:d)抽取物理数据操作单元中的地址信息;e)对与所抽取的地址信息相应的物理地址执行数据操作。
步骤e)还可以包括从地址列表擦除通过数据操作所使用的地址信息。
                            附图说明
结合附图,从下面详细的描述中,本发明的上述和其他目的、特点和优点将会变得更加清楚,其中:
图1是显示一般的大块闪速存储器的结构的视图;
图2是显示用于闪速存储器的传统的数据管理装置的方框图;
图3是解释用于闪速存储器的传统的数据管理方法的流程图;
图4A是显示逻辑地址和由映射表转换的物理地址的视图;
图4B是用于显示闪速存储器的传统的数据读出操作的视图;
图5是显示根据本发明中示例性的实施例所使用的闪速存储器的结构的视图;
图6是显示在本发明示例性的实施例中所使用的映射表的视图;
图7是显示根据本发明示例性的实施例的闪速存储器的数据管理装置的方框图;
图8是用于解释根据本发明示例性的实施例的闪速存储器的数据管理方法的流程图;
图9是显示根据本发明示例性的实施例的地址列表的示例的视图;
图10是显示根据本发明示例性的实施例的在其中包括在地址列表中的地址信息根据页面被分类的示例的视图;
图11是用于解释根据本发明示例性的实施例的闪速存储器的数据读出操作方法的流程图;
图12是用于解释根据本发明示例性的实施例的闪速存储器的数据读出操作中的页面读出过程的视图;
图13是用于解释根据本发明示例性的实施例的闪速存储器的数据写入操作方法的流程图;和
图14是用于解释根据本发明示例性的实施例的闪速存储器的数据写入操作中的页面写入过程的视图。
                        具体实施方式
以下,将参照附图详细地描述本发明的示例性实施例。结合附图,从示例性的实施例的详细的描述中,本发明的优点和特点以及用于实现它们的方法对于本领域的技术人员将会变得清楚。但是,本发明的范围并不局限于说明书中所公布的示例性的实施例,并且本发明能够以各种类型来实现。所描述的示例性的实施例被显示用于帮助本领域的技术人员理解本发明的范围,并且本发明仅由权利要求的范围限定。另外,贯穿说明书和附图,相同的标号用于表示相同的部件。
通常,闪速存储器被分类成小块闪速存储器和大块闪速存储器。
小块闪速存储器具有作为实际物理数据操作单元的页面的尺寸与作为逻辑数据操作单元的扇区的尺寸相同的特征。相反,大块闪速存储器具有作为实际物理数据操作单元的页面的尺寸大于作为逻辑数据操作单元的扇区的尺寸的特征。
其中,扇区是当用户通过预定的用户程序来执行闪速存储器中的数据操作,如数据读出操作、数据写入操作等时所使用的逻辑数据操作单元。
页面,其是当数据操作在闪速存储器中被实际执行时所使用的物理数据操作单元,包括用于从闪速存储器读出数据的操作单元和用于将数据写入闪速存储器的操作单元。
物理数据操作单元并不局限于页面,而是根据使用的装置可以以各种尺寸来限定,例如块。
如图5所示,大块闪速存储器包括块100,其中,块100包括多个页面120,并且每个页面120包括多个扇区110。
在示例性实施例中,假定页面120具有扇区110的尺寸四倍的尺寸,也就是,当扇区具有512字节的尺寸时,每一页面120具有2K字节的尺寸。
其中,扇区110是逻辑数据操作单元,页面120是物理数据操作单元。
用户使用逻辑地址向闪速存储器请求预定的数据操作,并且逻辑地址可以被映射在闪速存储器中的预定扇区上。
也就是,当关于预定的扇区,物理地址如图5所示被建立时,使用图6所示的预定的映射表,各个逻辑地址可以被映射以相应于物理地址。
因此,当用户使用预定的逻辑地址来请求数据操作时,根据闪速存储器中的映射表,关于与逻辑地址相应的物理地址,数据操作被执行。
关于与由用户请求的逻辑地址相应的物理地址,数据操作被执行。在这种情况下,即使当多个物理地址被包括在相同的页面,数据操作以逻辑地址的序列被执行,从而,关于每个逻辑地址,必须执行单独的数据操作,因此,执行最优的数据操作是不可能的。
图7是显示根据本发明示例性的实施例的闪速存储器的数据管理装置的方框图。
如图7所示,数据管理装置包括用户请求部分200、转换部分300、重排部分400、操作部分500和装置驱动器600。当用户使用预定的逻辑地址请求数据操作时,用户请求部分200被使用。转换部分300通过映射表将请求的逻辑地址转换成物理地址。重排部分400检查包括转换的物理地址的页面,并且根据页面的序列来重排物理地址的序列。操作部分500从包括重排的物理地址的每个相应页面抽取物理地址,然后对抽取的物理地址执行预定的数据操作。装置驱动器600控制闪速存储器的操作,并且根据操作部分500的控制,对相关的物理地址执行实际的数据操作。
其中,用户请求部分200包括能够使用户使用逻辑地址来请求预定的数据操作的用户程序。
转换部分300包括当由用户使用的逻辑地址被转换成相应的物理地址时所需的映射表。
由转换部分300转换的物理地址和相应的逻辑地址被传送到重排部分400。重排部分400创建包括转换的物理地址和相应的逻辑地址的地址信息,并且通过根据物理地址的序列排列地址信息来创建地址列表。
之后,操作部分500从由重排部分400重排的地址列表根据页面来抽取地址信息,并且根据页面来读出抽取的地址信息以对相关的物理地址执行数据操作。
此时,相应于已经经历数据操作的物理地址的地址信息可以从地址列表擦除。
根据本发明的具有上述结构的闪速存储器的数据管理方法如下。
如图8所示,根据与本发明示例性的实施例相应的闪速存储器的数据管理方法,首先,用户使用预定的逻辑地址来请求闪速存储器的数据操作(操作S110)。
其中,当闪速存储器是小块闪速存储器时,因为逻辑数据操作单元与物理数据操作单元相同,所以,请求的逻辑地址与实际用于数据操作的物理地址相同。
然而,当闪速存储器是大块闪速存储器时,逻辑数据操作单元小于物理数据操作单元,从而需要将请求的逻辑地址转换成物理地址的过程。
将根据在其中闪速存储器是大块闪速存储器的情况来解释本实施例。
当请求的逻辑地址已经被传送到转换部分300时,逻辑地址通过映射表被转换成实际用于闪速存储器中的数据操作的物理地址(操作S120)。
转换的物理地址和相应的逻辑地址被传送到重排部分400,并且重排部分400创建包括转换的物理地址和相应的逻辑地址的地址信息(操作S130)。
其中,地址信息包括由用户使用的逻辑地址和相应于映射表中的逻辑地址的物理地址。
重排部分400根据转换的物理地址的序列来重排创建的地址信息,因此创建地址列表(操作S140)。
如图9所示,地址列表包含其包括已经由转换部分300转换的物理地址710、和相应的逻辑地址720,并且根据物理地址710的序列被排列的地址信息700。
在已经重排地址列表后,重排部分400根据其每个是物理数据操作单元的页面来分类包括在地址列表中的地址信息(操作S150)。
也就是,如图10所示,包括在由重排部分400创建的地址列表中的地址信息根据包括在地址信息中的物理地址来按照页面分类。
之后,操作部分500从包括在地址列表中的地址信息中抽取包括在第一页面,即,页面‘0’中的地址信息(操作S160),并且对抽取的地址信息的物理地址,执行由用户请求的数据操作(操作S170)。
已经经历数据操作的地址信息从地址列表擦除(操作S180),并且判断包括在地址列表中的所有的地址信息是否已经被抽取(操作S190)。
作为判断的结果,如果并不是所有的包括在地址列表中的地址信息已经被抽取,那么,包括在下一页面的地址信息被抽取(操作S200)以重复用于对抽取的地址信息执行数据操作的步骤170和步骤180。
此时,抽取的用于数据操作的地址信息可以在数据操作被执行后从地址列表擦除。
以下,将根据作为数据操作的优选示例的数据读出操作和数据写入操作来描述上述的闪速存储器的数据管理方法。
首先,如图11所示,在数据读出操作的情况下,用户使用逻辑地址来请求数据读出操作(操作S310)。
在转换部分300中,逻辑地址通过映射表被转换成物理地址(操作S320)。
转换的物理地址和相应的逻辑地址被传送到重排部分400,并且重排部分400创建包括转换的物理地址和相应的逻辑地址的地址信息(操作S330)。
此外,重排部分400根据物理地址的序列来重排创建的地址信息,因此创建地址列表(操作S340)。
操作部分500从地址列表中抽取包括在第一页面中的具有物理地址的地址信息(操作S350)。
之后,操作部分500读出记录在被包括在抽取的地址信息中的物理地址中的数据。(操作S360)。
已经从其中读出数据的地址信息从地址列表擦除(操作S370),然后,判断所有的包括在地址列表中的地址信息是否已经被抽取(操作S380)。
作为判断的结果,如果存在任何没有从地址列表被抽取的地址信息,那么认为包括在下一页面的地址信息存在,并且包括在下一页面中的地址信息被抽取(操作S390)。
之后,读出记录在抽取的地址信息的物理地址中的数据的操作S360和S370与根据页面来抽取地址信息的操作一起被重复地执行,直到包括在地址列表中的所有的地址信息被抽取。
参照图12,将详细地描述以上所述的数据读出操作。
当由用户使用的逻辑地址是逻辑地址‘0’到逻辑地址‘5’时,根据映射表,逻辑地址‘0’到逻辑地址‘5’被全部包括在三个页面中。
因此,操作部分500根据页面来从地址列表抽取具有物理地址的地址信息,因此通过仅仅三次重复的页面访问读出记录在相关物理地址中的数据。
另一方面,如图13所示,在数据写入操作的情况下,用户使用用于执行数据写入操作的逻辑地址来请求数据写入操作(操作S410)。
用于数据写入操作的逻辑地址通过转换部分300中的映射表被转换成用于闪速存储器的物理地址(操作S420)。
转换的物理地址和相应的逻辑地址被传送到重排部分400,并且重排部分400创建包括转换的物理地址和相应的逻辑地址的地址信息(操作S430)。
重排部分400根据包括在地址信息中物理地址的序列来重排创建的地址信息,因此创建地址列表(操作S440)。
操作部分500根据页面来分类包括在创建的地址中的地址信息,并且抽取包括在第一页面中的地址信息(操作S450)。
预定的数据被记录在所抽取的地址信息的物理地址中(操作S460)。
具有在其上已经完成数据的记录的物理地址的地址信息从地址列表擦除(操作S470)。
之后,判断包括在地址列表中的所有的地址信息是否已经被抽取(操作S480)。作为判断的结果,如果存在没有从地址列表抽取的任何地址信息,那么认为包括在下一页面中的地址信息存在,并且包括在下一页面中的地址信息被抽取(操作S490)。
然后,将预定的数据写入所抽取的地址信息的物理地址的操作S460和S470与根据页面来抽取地址信息的操作一起被重复地执行,直到包括在地址列表中的所有的地址信息被抽取。
参照图14,将详细地描述以上描述的数据写入操作。
当由用户使用的逻辑地址是逻辑地址‘0’到逻辑地址‘5’时,根据映射表,逻辑地址‘0’到逻辑地址‘5’被全部包括在三个页面中。
因此,操作部分500根据页面来从地址列表抽取具有物理地址的地址信息,从而,通过仅仅三次重复的页面访问可将预定的数据写入相关的物理地址。
按照本发明,物理地址根据其每个是物理数据操作单元的页面来分类,并且关于分类的物理地址,预定的数据操作被执行。因此,根据本发明的数据管理装置和方法能够减少在其中物理数据操作单元大于逻辑数据操作单元的大块闪速存储器中用于数据操作所需的时间。结果,根据本发明的数据管理装置和方法能够实现最优的数据操作。
尽管用于示例性目的,已经描述了本发明示例性的实施例,但本领域的技术人员应该理解,在不脱离在所附权利要求中所公开的本发明的范围和精神的情况下,各种修改、附加和替代是可能的。因此,本发明的范围并不是由示例性的实施例而是由权利要求和其等同物来限定。

Claims (8)

1、一种用于包括多个物理数据操作单元的闪速存储器的数据管理装置,其中每个物理数据操作单元包括至少一个逻辑操作单元,该数据管理装置包括:
转换部分,其将多个逻辑操作单元的逻辑地址转换成该逻辑操作单元的物理地址;
重排部分,其重排物理地址,并且根据物理数据操作单元来分类物理地址;和
操作部分,其抽取已经由重排部分重排并分类的包括在物理数据操作单元之一中的物理地址,并且对已经被抽取的物理地址执行预定的数据操作。
2、根据权利要求1所述的数据管理装置,其中,重排部分通过创建其中包括物理地址和相应的物理地址的地址信息根据物理地址的序列而排列的地址列表来重排物理地址。
3、根据权利要求2所述的数据管理装置,其中,每个物理数据操作单元包括一个页面,并且重排部分根据页面通过将包括在地址列表中的地址信息分组来分类物理地址。
4、根据权利要求3所述的数据管理装置,其中,操作部分从地址列表擦除已经被抽取用于执行预定的数据操作的地址信息。
5、一种管理其包括多个物理数据操作单元的闪速存储器中的数据的方法,其中,每个物理数据操作单元包括至少一个逻辑操作单元,该方法包括:
a)将多个逻辑操作单元的逻辑地址转换成该逻辑操作单元的物理地址;
b)根据物理地址的序列来重排物理地址;和
c)根据物理数据操作单元来分类已经被重排的物理地址。
6、根据权利要求5所说的方法,其中步骤b)包括:
创建包括物理地址和相应的逻辑地址的地址信息;和
创建其中创建的地址信息根据物理地址的序列来排列的地址列表;和
其中,步骤c)包括根据物理数据操作单元来分类包括在地址列表中的地址信息。
7、根据权利要求6所述的方法,还包括:
d)抽取包括在物理数据操作单元之一中的地址信息;和
e)对与已经被抽取的地址信息相应的物理地址,执行数据操作。
8、根据权利要求7所述的方法,其中,步骤e)还包括从地址列表擦除用于执行数据操作所使用的地址信息。
CNB2004101017114A 2003-12-26 2004-12-23 用于闪速存储器的数据管理装置和方法 Active CN1321378C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2003-0097486A KR100533682B1 (ko) 2003-12-26 2003-12-26 플래시 메모리의 데이터 관리 장치 및 방법
KR97486/2003 2003-12-26
KR97486/03 2003-12-26

Publications (2)

Publication Number Publication Date
CN1637724A true CN1637724A (zh) 2005-07-13
CN1321378C CN1321378C (zh) 2007-06-13

Family

ID=34545912

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004101017114A Active CN1321378C (zh) 2003-12-26 2004-12-23 用于闪速存储器的数据管理装置和方法

Country Status (6)

Country Link
US (1) US7526600B2 (zh)
EP (1) EP1548600B1 (zh)
JP (1) JP2005196769A (zh)
KR (1) KR100533682B1 (zh)
CN (1) CN1321378C (zh)
DE (1) DE602004004494T2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100594481C (zh) * 2005-10-20 2010-03-17 国际商业机器公司 允许运行在逻辑分区上的程序访问资源的方法与系统
CN102193748A (zh) * 2010-03-18 2011-09-21 株式会社东芝 控制器、数据存储装置以及程序产品
CN102467460A (zh) * 2010-11-12 2012-05-23 群联电子股份有限公司 资料管理方法、存储器控制器与存储器储存装置
TWI454913B (zh) * 2012-06-26 2014-10-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN107003813A (zh) * 2014-12-23 2017-08-01 英特尔公司 用于提高固态驱动器的读取性能的方法和装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100659475B1 (ko) * 2005-05-26 2006-12-20 영남대학교 산학협력단 Zigbee MAC 계층의 재정렬 송신 버퍼 구조
JP4984666B2 (ja) * 2006-06-12 2012-07-25 ソニー株式会社 不揮発性メモリ
JP4498341B2 (ja) * 2006-11-20 2010-07-07 株式会社東芝 メモリシステム
US7975109B2 (en) 2007-05-30 2011-07-05 Schooner Information Technology, Inc. System including a fine-grained memory and a less-fine-grained memory
WO2008150927A2 (en) * 2007-05-30 2008-12-11 Schooner Information Technology System including a fine-grained memory and a less-fine-grained memory
US8732386B2 (en) 2008-03-20 2014-05-20 Sandisk Enterprise IP LLC. Sharing data fabric for coherent-distributed caching of multi-node shared-distributed flash memory
US8229945B2 (en) 2008-03-20 2012-07-24 Schooner Information Technology, Inc. Scalable database management software on a cluster of nodes using a shared-distributed flash memory
US20090265521A1 (en) * 2008-04-18 2009-10-22 Mediatek Inc. Pattern protection method and circuit
US8868487B2 (en) 2010-04-12 2014-10-21 Sandisk Enterprise Ip Llc Event processing in a flash memory-based object store
US8856593B2 (en) 2010-04-12 2014-10-07 Sandisk Enterprise Ip Llc Failure recovery using consensus replication in a distributed flash memory system
US9047351B2 (en) 2010-04-12 2015-06-02 Sandisk Enterprise Ip Llc Cluster of processing nodes with distributed global flash memory using commodity server technology
US8700842B2 (en) 2010-04-12 2014-04-15 Sandisk Enterprise Ip Llc Minimizing write operations to a flash memory-based object store
US9164554B2 (en) 2010-04-12 2015-10-20 Sandisk Enterprise Ip Llc Non-volatile solid-state storage system supporting high bandwidth and random access
US8666939B2 (en) 2010-06-28 2014-03-04 Sandisk Enterprise Ip Llc Approaches for the replication of write sets
US8694733B2 (en) 2011-01-03 2014-04-08 Sandisk Enterprise Ip Llc Slave consistency in a synchronous replication environment
US8874515B2 (en) 2011-04-11 2014-10-28 Sandisk Enterprise Ip Llc Low level object version tracking using non-volatile memory write generations
US9135064B2 (en) 2012-03-07 2015-09-15 Sandisk Enterprise Ip Llc Fine grained adaptive throttling of background processes
CN103049389B (zh) * 2012-12-14 2016-08-03 锐迪科科技有限公司 Nand闪存控制器及其写入控制方法
US11126369B1 (en) 2020-02-28 2021-09-21 Western Digital Technologies, Inc. Data storage with improved suspend resume performance
US20210272619A1 (en) * 2020-02-28 2021-09-02 Western Digital Technologies, Inc. Data Storage With Improved Read Performance By Avoiding Line Discharge

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53129923A (en) * 1977-04-20 1978-11-13 Hitachi Ltd Control system for input/output device
GB2251323B (en) * 1990-12-31 1994-10-12 Intel Corp Disk emulation for a non-volatile semiconductor memory
JPH04278651A (ja) 1991-03-07 1992-10-05 Nec Corp 主記憶装置
US6757800B1 (en) * 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
JPH0991975A (ja) 1995-09-28 1997-04-04 Nec Corp 不揮発性メモリへのデータ格納装置
JP3702515B2 (ja) 1995-12-04 2005-10-05 富士通株式会社 フラッシュメモリ制御方法及びフラッシュメモリ制御ユニット
US6112265A (en) * 1997-04-07 2000-08-29 Intel Corportion System for issuing a command to a memory having a reorder module for priority commands and an arbiter tracking address of recently issued command
US6078985A (en) * 1997-04-23 2000-06-20 Micron Technology, Inc. Memory system having flexible addressing and method using tag and data bus communication
US5937425A (en) * 1997-10-16 1999-08-10 M-Systems Flash Disk Pioneers Ltd. Flash file system optimized for page-mode flash technologies
KR100319598B1 (ko) * 1998-03-18 2002-04-06 김영환 플래시메모리어레이액세스방법및장치
KR19990079321A (ko) 1998-04-03 1999-11-05 김영환 플래시 메모리의 데이터 리드 및 라이트방법
US6427186B1 (en) * 1999-03-30 2002-07-30 Frank (Fong-Long) Lin Memory, interface system and method for mapping logical block numbers to physical sector numbers in a flash memory, using a master index table and a table of physical sector numbers
KR20010105824A (ko) 2000-05-18 2001-11-29 서진원 인터넷의 웹사이트 게시판을 이용한 자동광고시스템
JP3472256B2 (ja) 2000-10-17 2003-12-02 株式会社東芝 データ処理装置およびデータ処理方法
US7020739B2 (en) * 2000-12-06 2006-03-28 Tdk Corporation Memory controller, flash memory system having memory controller and method for controlling flash memory device
JP4256600B2 (ja) * 2001-06-19 2009-04-22 Tdk株式会社 メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム及びフラッシュメモリの制御方法
US6760805B2 (en) * 2001-09-05 2004-07-06 M-Systems Flash Disk Pioneers Ltd. Flash management system for large page size
TWI240861B (en) * 2002-01-11 2005-10-01 Integrated Circuit Solution In Data access method and architecture of flash memory
US6839826B2 (en) * 2002-02-06 2005-01-04 Sandisk Corporation Memory device with pointer structure to map logical to physical addresses
US6895464B2 (en) * 2002-06-03 2005-05-17 Honeywell International Inc. Flash memory management system and method utilizing multiple block list windows

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100594481C (zh) * 2005-10-20 2010-03-17 国际商业机器公司 允许运行在逻辑分区上的程序访问资源的方法与系统
CN102193748A (zh) * 2010-03-18 2011-09-21 株式会社东芝 控制器、数据存储装置以及程序产品
CN102193748B (zh) * 2010-03-18 2014-01-01 株式会社东芝 控制器、数据存储装置以及程序产品
CN102467460A (zh) * 2010-11-12 2012-05-23 群联电子股份有限公司 资料管理方法、存储器控制器与存储器储存装置
CN102467460B (zh) * 2010-11-12 2014-02-26 群联电子股份有限公司 资料管理方法、存储器控制器与存储器储存装置
TWI454913B (zh) * 2012-06-26 2014-10-01 Phison Electronics Corp 資料寫入方法、記憶體控制器與記憶體儲存裝置
CN107003813A (zh) * 2014-12-23 2017-08-01 英特尔公司 用于提高固态驱动器的读取性能的方法和装置

Also Published As

Publication number Publication date
JP2005196769A (ja) 2005-07-21
CN1321378C (zh) 2007-06-13
DE602004004494T2 (de) 2007-10-31
KR100533682B1 (ko) 2005-12-05
US20050144421A1 (en) 2005-06-30
EP1548600A1 (en) 2005-06-29
US7526600B2 (en) 2009-04-28
KR20050066228A (ko) 2005-06-30
EP1548600B1 (en) 2007-01-24
DE602004004494D1 (de) 2007-03-15

Similar Documents

Publication Publication Date Title
CN1637724A (zh) 用于闪速存储器的数据管理装置和方法
CN1311366C (zh) 快闪存储器的平行双轨使用方法
CN1232912C (zh) 非易失性存储器的控制方法
CN1645516A (zh) 用于闪速存储器的数据恢复设备和方法
CN1295622C (zh) 地址映射方法和映射信息管理方法及其闪速存储器
CN1242330C (zh) 执行并飞“异或”运算的方法和系统
CN1930635A (zh) 对多个区块进行适应性确定群组以成为多个多区块单元
CN1701513A (zh) 数据存储系统内的符号频率校平
CN1652253A (zh) 存储卡和半导体器件
JP4977703B2 (ja) 予定再生操作を伴う不揮発性メモリ
CN1705936A (zh) 用于分割一逻辑块的方法及设备
CN1648876A (zh) 闪速存储器的数据管理设备和方法
CN1341942A (zh) 一种多功能半导体存储装置
CN1763729A (zh) 用于闪速存储器的数据处理设备和方法
CN1795437A (zh) 用于块内页面分组的方法及设备
CN1700189A (zh) 闪存储存系统
CN1918552A (zh) 基于主机使用特性的快闪存储器地址映射的适应性模式切换
CN1851635A (zh) 对廉价磁盘冗余阵列进行读写操作的方法和系统
CN1848069A (zh) 数据存储设备、重构控制设备、重构控制方法及存储介质
CN1734429A (zh) 信息处理设备、存储设备和存储控制设备
CN1538456A (zh) 闪存存取装置及方法
CN1652088A (zh) 用于闪速存储器的数据管理设备和方法
CN1717661A (zh) 数据记录装置
CN1447242A (zh) 可适用于快闪存储卡的控制装置及其建构方法
CN1779864A (zh) 用于检验非易失性存储器件的初始状态的方法和单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant