CN1175346C - 发送数据的设备 - Google Patents
发送数据的设备 Download PDFInfo
- Publication number
- CN1175346C CN1175346C CNB971198446A CN97119844A CN1175346C CN 1175346 C CN1175346 C CN 1175346C CN B971198446 A CNB971198446 A CN B971198446A CN 97119844 A CN97119844 A CN 97119844A CN 1175346 C CN1175346 C CN 1175346C
- Authority
- CN
- China
- Prior art keywords
- data
- input
- output device
- equipment
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4009—Coupling between buses with data restructuring
- G06F13/4018—Coupling between buses with data restructuring with data-width conversion
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Television Signal Processing For Recording (AREA)
- Communication Control (AREA)
Abstract
根据本发明的发送数据的方法,系统检测可传送的数据量,和把要传送的数据分割成若干数据块使它形成表格。传送装置使用于该表格,并在VTR或网络与存储器之间执行输入和输出操作。因而,数据可以高速、高可靠性和高效率地发送,并且与系统结构无关,此外,数据可以在其发送过程中被重新排列。
Description
本发明涉及当代表图象的数据、代表声音的数据以及其它数据(除图象、声音数据外的辅助数据)在信息记录和重放装置与计算机之间输入和输出时使用的一种发送数据的方法,一种发送数据的设备和一种媒体。
用于记录或重放声音和图象信息的装置(VTR,摄象机,光盘或类似物)经专用接口或网络与计算机连接,并传送数据。因而使用于图象、声音或其它的编辑操作在计算机上执行。该记录或重放装置的技术由日本专利申请第8-176934号提出。
然而,单位时间(即,对给整个数据传送速率的各种处理的每个分配的时间)内能够发送的数据量相应改变,取决于计算机中硬件或软件(如操作系统)的系统结构。因此,出现的问题是:如果系统结构改变,则出现不能发送数据或重放的图象离开帧频等现象,或以低效率发送低于实际可发送数据量的数据量。此外还会出现每次系统结构改变,必需改变硬件和软件的问题。
此外,还会出现这样的缺陷,如果在发送数据时同时编辑数据,则被发送的数据会因错误操作而不能取出。
另外,这里提出了这样一种方法,当计算机总线的剩余传送量与请求传送量比较,其请求传送量超过剩余传送量时,该请求被等待;当该剩余传送量恢复时,传送数据。
然而,根据这一方法,甚至在总线的剩余传送量有剩余或被剩下时,如果请求的传送量超过前者,那么,请求也必需等待。因此,总线的剩余部分被浪费掉。
本发明是为解决现有技术的上述问题而作出的,本发明的目的是提供一种传送数据的方法,一种传送数据的设备和一种媒体,本发明能高速向信息记录和重放装置有效地传送数据,并且与系统的结构无关。
本发明的另一个目的是提供能够进一步提高可靠性的一种发送数据的方法,一种发送数据的设备,和一种媒体。
根据第一发明,发送数据的方法包括:一个输入和输出步骤,用于输入和/或输出由输入和输出装置接收的传送请求的规定数据;一个存储步骤,用于在存储器中暂时存储该规定数据;一个发送步骤,用于在输入和输出装置与存储器之间发送数据;和一个控制步骤,用于当根据传送请求发送数据时检查每个发送单元发送的数据量,当规定的数据量超过可传送的数据量时把规定数据分割成具有不超过能够传送的数据量的容量的若干数据块,和作为所述被传送的一个传送单元分别发送单个和多个被分割的数据块。
第二发明的发送数据的设备包括:输入和输出装置,用于输入和输出作为第一数据的数据, 它包含视频数据、声频数据和/或辅助数据中的至少一种;用于存储第一数据的存储器;发送装置,用于在所述输入和输出装置与所述存储器之间发送数据;第一控制器,用于控制所述输入和输出装置与所述存储器之间所述数据的传送;第二控制器,用于在发送所述第一数据时检测经所述发送装置可以一个发送单元发送的数据量,和至少控制所述输入和输出装置、和所述存储器和所述第一控制器,以便当第一数据量超过所述可传送的数据量时把第一数据分割成具有不超过所述数据量的尺寸或容量的若干数据块,以及分别按所述待发送的一个单元发送单个和多个被分割的数据块。
根据所述第二发明的第三发明的发送数据的设备进一步包括:表格形成装置,用于形成(在数据被分割成数据块时使用的)至少显示数据块数据量的表格;和设置在输入和输出装置或第二控制器中的传送装置,用于根据所述表格的内容向所述发送装置发送被分割成数据块的第一数据。
根据所述第二和第三发明的第四发明的发送数据的设备,其中所述输入和输出装置包括:第一缓冲器,用于暂时存储所述第一数据;第二缓冲器,用于暂时存储位宽度不同于第一缓冲器中数据的位宽度的所述第一数据;第一接口,用于转换第一缓冲器与第二缓冲器之间的位宽度并输入和输出第一数据;第二接口,用于根据来自发送装置的信号在第二缓冲器与发送装置之间输入和输出第一数据。
根据所述第二至第四发明任一个的第五发明的发送数据的设备,其特征在于所述输入和输出装置还与外部数据输入和输出装置连接,所述第一数据记录在所述数据输入和输出装置上和/或由所述数据输入和输出装置重放。
根据所述第五发明的第六发明的发送数据的设备,其特征在于所述数据输入和输出装置产生第一同步信号;所述第一接口根据产生的第一同步信号与第一缓冲器同步地输入和输出数据并进一步产生关于所述第二接口的第二同步信号;所述第二接口根据产生的第二同步信号与所述发送装置同步地输入和输出数据,而且在从发送装置请求数据传送时向所述发送装置输入和输出数据。
根据第五和第六发明的第七发明的发送数据的设备,其特征在于设定N是不小于2的整数,则所述数据输入和输出装置在一个帧周期期间产生一个同步信号,并在一个帧周期期间输入和输出用于N个帧的第一数据。
根据所述第五和第六发明的第八发明的发送数据的设备,其特征在于所述输入和输出装置是记录或重放装置,它能够以四倍于普通速度的速度记录和重放DVC格式的数据。
根据所述第二和第八发明任一个的第九发明的发送数据的设备,其中所述输入和输出装置是把DVC格式的数据转换成PCI总线格式的数据或把PCI总线格式的数据转换成DCV格式的数据的接口。
根据第二和第八发明的第十发明的发送数据的设备,其特征在于所述输入和输出装置是一个把经网络发送的数据转换成PCI总线格式的数据或者把PCI总线格式的数据转换成经网络发送的数据的接口。
根据所述第二和第八发明的第十一发明的发送数据的设备,其特征在于所述存储器是计算机的主存储器。
根据所述第二至第八发明任一个的第十二发明的发送数据的设备,其特征在于所述发送装置是PCI总线。
根据所述第二至第八发明任一个的第十三发明的发送数据的设备,其特征在于所述第一控制器是微处理器。
根据所述第二至第八发明任一个的第十四发明的发送数据的设备,其特征在于第二控制器使用了一个应用软件,一个设备驱动器或操作系统。
根据所述第三至第八发明任一个的第十五发明的发送数据的设备,其特征在于所述表格在所述存储器或所述输入和输出装置中形成。
根据所述第三至第八发明任一个的第十六发明的发送数据的设备,其特征在于所述表格可以从输入和输出装置中存取。
根据所述第三至第八发明任一个的第十七发明的发送数据的设备,其特征在于所述表格除了包含当各个数据块从所述输入和输出装置向所述存储器发送时的所述各个数据量外还包含数据块的数据传送结束的地址信息,以及除了包含当各个数据块从所述存储器向所述输入和输出装置发送时的所述各个数据量外还包含数据块的数据传送开始的地址信息。
根据所述第三至第八发明任一个的第十八发明的发送数据的设备,其特征在于所述表格在所述输入和输出装置或所述第二接口中一形成第一数据的排列,这不同于作为数据块发送的结果在与其内容对应的所述存储器中的数据排列。
根据所述第三至第八发明任一个的第十九发明的发送数据的设备,其特征在于所述表格的内容中具有控制所述输入和输出装置或所述第二接口的命令。
一种媒体通过计算机记录程序,该程序执行根据第一发明的第二十发明的所有或部分步骤。
一种媒体通过计算机记录程序,该程序执行根据第二发明至第十九发明任一个的第二十一发明的相应装置的全部或部分功能。
由于本发明具有上述结构,因此,本发明优点是,可以比传统的方法、设备、和媒体更有效地利用系统中系统固有的传送容量,而且与系统的结构无关。
此外,根据上述结构,本发明的传送数据的方法,传送数据的设备和媒体可以比现有技术更有效地理想地发送数据和实现带有高可靠性的高速发送。
此外,在本发明的方法和设备及媒体中,用于排列数据和对数据列表的处理时间比现有技术短得多。
下面结合附图,以举例的方式说明本发明。
图1是显示本发明第一实施例的系统方框图;
图2是显示第一实施例的软件6操作的一个实例的流程图;
图3是显示本发明第二实施例的系统方框图;
图4是显示第二实施例的表格13的格式的一个实例的附图;
图5是显示本发明第三实施例的系统的方框图;
图6是显示本发明第四实施例的系统的方框图;
图7是显示本发明第五实施例的系统的方框图;
图8是显示第五实施例中数据传送的时序图;
图9(A)是说明第五实施例中其它结构的第一实施例的方框图;
图9(B)是说明第五实施例中其它结构的第二实施例的方框图;
图10是显示第五实施例中表格块的一个结构实例的附图;
图11是显示第五实施例中表格的传送命令的结构实例的附图;
图12是显示第五实施例的表格13的特定实例的附图;
图13(A)是由第五实施例中列表数据得到的数据方块图;
图13(B)是显示根据第五实施例中数据排列的表格13的结构实例的附图;
下面结合附图说明本发明的实施例。
(第一实施例)
图1是显示本发明第一实施例的系统的方框图。下面参照图1说明本发明第一实施例的结构和工作情况。在图1中,VTR 1是用于记录和重放视频数据,声频数据,和包含其它辅助数据的DVC格式(DVC格式在日本专利申请第8-17693号或类似的申请中公开)的数据的装置。
接口2是VTR 1与PCI总线4之间的接口,是一种把VTR 1输出的数据转换成PCI总线格式的装置。PIC总线4上的数据由存储器3和CPU 5上的软件6控制并以数据块单元的形式传送到存储器3的数据区域7上(下面将进行详细说明)。软件6具有传送装置8,该传送装置8检测可经PIC总线4传送的数据量并把接收传送请求的数据分割成数据块,所述数据块具有不超过能够传送的数据量的容量。此外,该数据还以上述相反的顺序从数据区域7传送到VTR 1。
数据区域7的数据由软件6处理,然后经与PCI总线4连接的VGA接口10向监视器11输出。数据还可以通过与PCI总线4连接的接口10送入硬盘12和从硬盘输出。
用户可以使用键盘或鼠标(未显示)执行上述操作。
顺便说明,尽管在第一实施例中使用了PCI总线,但应该明白也可以使用其它总线,如ISA总线。
此外,尽管VTR被用作记录和重放装置,但应该明白也可以使用其它的,如光盘或硬盘那样的记录和重放装置。
另一方面也可以不使用记录和重放装置,而仅使用网络。
此外,尽管在这里使用了已知的DVC格式的数据,但应该明白本发明不限于此,其它格式的数据也可以使用。
另外,对软件6来说,可使用任一种应用程序、设备驱动器和操作系统。
此外,应该明白其它的接口,如IDE,EIDE或其它的接口可以用来代替对硬盘12的SCSI接口。
图2是显示软件6一个工作实例的流程图。
当软件6接收数据传送请求时(步骤21),软件6得到数据传送请求的量(步骤22)和得到容许由总线(能)传送的数据的量(步骤23)。得到可传送数据量的过程将在下面说明。随后,数据传送请求的量与在其容量范围内可传送的数据量比较(步骤24)。当可传送的数据量低于数据传送请求的量时,请求的数据被分割成具有不超过可传送数据量的数据长度的数据块(步骤25)。(若干)被分割的数据块的每个块被认为是用于传送数据的一个单元(称作一单元传送)并被发送(步骤26)。另一方面,所有被请求的数据在同一时间传送。
在这一方面,可传送数据的量可从为操作系统的准备的函数(function)中获得,或可以从经总线传送数据的可靠存储器区域中算出。即算出图1所示的数据区域7的无用部分的量。
下面,将详细说明数据块的划分。
在本发明的上述实施例中,每单元传送可传送的数据量根据一个单元传送的周期与每单位时间的位速率(由系统结构或类似物预定)之间的关系确定。因此,当要传送的数据量超过可传送数据的预定量时要传送的数据被分割成(如上所述)若干个数据块。
在下面的情况中,把数据分割成数据块可能是必需的。
具体地说,这里涉及第一种情况,即尽管要传送的数据量位于可传送的数据预定量范围内,但要传送的数据的数据传送速率超过了上述系统结构或类似物预定的参考值。在这种情况中,位速率需要改变以便要传送的数据传送速率不高于上述参考值。作为这种改变的结果,当传送数据所需的周期超过预定周期的参考值时,要被传送的数据被分成若干个数据块。这样(被分割)数据块的一个的数据量满足了可传送数据量的条件,并且可以被容易地传送。
此外,当要传送的数据被分割成若干数据块时,如果,分割的数据块的单位长度被缩短,则若干个数据块可在一个单元传送中发送。应该明白的是,当传送数据所需的周期未超过预定周期的参考值时,作为改变处理的结果,要传送的数据可以不分割成若干个数据块,而且不会出现问题。
作为第二种情况,当要传送的数据量超过可传送数据的预定量时,该第二种情况被进一步分成两种情形。
情形之一,要传送的数据的数据传送速率超过预定数据传送速率的参考值。在这种情况中,要传送的数据可以被分割成与第一种情况相似的若干个数据块。
情形之二,尽管要传送的数据的数据传送速率未超过上述参考值,但数据的长度超过了上述周期。在这种情况中,不需要数据传送速率的改变处理,而是把数据分割成若干个数据块以便它们处在一个单元传送的周期内。上述的数据块的分割可以类似地应用到下面将要说明的所有实施例中。
(第二实施例)
图3是显示本发明的第二实施例的系统方框图。第二实施例的结构和工作情况将结合图3进行说明,
在图3中,与图1所示的相同部分用图1中相同的参考标号表示,并省略其说明。
表格13由软件6形成。当数据需要像第一实施例所述的那样被分割成若干个数据块时,表格13存储第一地址(数据传送的终点地址或数据传送的起始地址)和存储作为一个表格的被分割块的容量(数据量)。例如,作为表格的一种格式,图4所示的实例可以是一种示例。然而,它可以使用可从软件6中存取的任何格式。表格的格式将在下面所述的其它实施例中作进一步说明。
例如,当数据从VTR1向存储器3传送时,第一地址(对应作为数据传送终点的存储器3的地址)和形成的表格13的分割块的容量被传送装置8顺序地读出。据此,CPU 5经接口2和PCI总线4把VTR 1的数据发送到存储器3上,以便在用于每个分割块的数据传送的终点的地址中存储数据。
另一方面,当数据从存储器3向VTR 1传送时,第一地址(对应作为数据传送起点的存储器3的地址)和形成的表格13的分割块的容量被传送装置8顺序地读出,以致CPU 5从存储器3相应地址中读出具有相应容量的数据块,并经PCI总线4向接口2传送(该数据块)。
(第三实施例)
图5是显示本发明第三实施例的系统方框图。
在图5中,将省略对由图1所示的同一参考标号表示的部件的说明。
表格14和传送装置15被设置在接口2中。显示第一地址的信息和要传送的数据的分割块的容量通过软件6以列表的形式在表格14中形成,以便构成与第二实施例相同的表格。例如,在VTR 1向存储器3传送数据的情况中给定的示例。
传送装置15涉及分配给表格14所示每个分割块的数据传送终点的地址,和从VTR 1经接口2把具有分配给每个分割块的容量的数据作为一个单元传送给存储器3的数据区域7中的上述地址。由于数据由传送装置15发送(通常,被称作DMA传送),因此CPU 5在上述时间期间可以执行其它操作,以便向用户提供最有效的操作。相反地,当数据从存储器3传送给VTR 1时,被执行的操作基本与第二实施例所述的相同。
(第四实施例)
图6是显示本发明第四实施例的系统方框图。
在图6中,将不说明与由图1所示的相同参考标号相对应部件。
表格13由软件6在存储器3中形成,它可以从设置在接口2中的传送装置15中存取。被形成的表格内容与第二实施例所示表格格式相似。
当数据发送时,传送装置15涉及表格13的内容并发送数据(不使用CPU 5),这与第三实施例的方式相似。
(第五实施例)
图7是显示本发明第五实施例的系统方框图。
在本发明的第五实施例中,整个系统结构与图6所示的第四实施例的结构相似。图6的VTR1对应图7的4倍速DVC机心71。图6所示的接口2与图7中的PCI接口72相对应。
4倍速DVC机心71以普通速度的四倍速度记录和重放DVC信号,和在一帧周期(1/30秒)输入和输出四帧的DVC数据。此外,4倍速的DVC机心71对应DVC信号格式,用于一帧的DVC信号的容量为120000比特(以下用120KB表示)。
因此,4倍速的DVC机心71可以输入和输出具有一帧周期480KB容量的数据。4倍速DVC机心71与DVC-PCI接口72之间施加和接收的数据具有8位的宽度,并在输入和输出过程中在FIFO(装置)721中临时存储数据。位宽度转换接口722是在8位宽度数据的FIFO 721与32位宽度数据的FIFO 723之间插入的接口,接口722把输入和输出数据的位宽度从8位转换成32位宽度,反之亦然。PCI接口724是控制图7中PCI总线4与FIFO 723之间的数据输入和输出的接口。PIC接口724具有与图6所示的传送装置15对应的功能。PIC接口724存取与图7中表格13对应的信息,以便它能够得到数据传送的终点和传送数据容量并与4倍速DVC机心71同步地发送数据。
4倍速DVC机心71产生帧同步信号73,以便与数据发送保持同步。该信号在每一帧的周期(1/30秒,约为33.3ms)中产生并送给DVC-PCI接口72的位宽度转换接口722。位宽度接口722适用于帧同步信号73,它产生作为新的同步信号的传送同步信号74并向PCI接口724输入传送同步信号。PIC接口724适用于向PIC总线输入数据和从PIC总线输出数据的传送同步信号74,以便该数据可以在以同步方式工作的计算机与以同步方式工作的VTR之间发送。发送数据的上述过程将采用图8的时序图和图7作进一步说明,并同时说明根据本发明的发送数据的方法实施例。这里以一个实例说明从VTR发送数据的一个情况。顺便指出,当向VTR发送数据数据时,数据也可以采用与上述说明相同的过程发送。在这种情况中,应该明白的是表格13中建立的地址是作为上述状态的数据传送起点的地址。脉冲81每33.3ms左右产生并等效于帧同步信号73。在这一周期期间,用于四帧的数据82从4倍速DVC机心71输出并经FIFO 721和位宽度转换接口722向FIFO 723传送。位宽度转换接口722适用于脉冲81并产生脉冲83。脉冲83等效于传送同步信号74。当PIC接口724从CPU 5接收传送请求信号86时,PCI接口724向PCI总线4传送与脉冲83的检测同步的数据841。图8所示的数据841包含若干个分割数据块,它们位于一个单元传送可发送的数据量的范围内。此时,PCI接口724适用于存储器3中表格13,并向存储器3的数据区域7规定地址传送具有分配给每个数据块的规定容量的数据。当完成向对应一个传送请求信号的相应地址传送若干数据块时,PCI接口724产间断脉冲851。CPU 5检测该间断脉冲,从而完成与一个传送请求信号对应的一个传送。软件6识别完成该传送的数据的容量。当未完全发送具有所需容量的数据时,软件6再一次形成表格13以执行下一个传送请求。一旦接收到下一个请求,图8所示的数据842和间断脉冲852以上述方式被传送。该过程被重复,以便从VTR 1发送的数据可以被实现。
在图7中,尽管使用了一个FIFO 721,但应该明白也可以设置图9(A)所示的选择开关150和包含FIFO 111至FIFO 114的FIFOs的组,FIFOs用于切换每一帧,或者数据可以被分配给FIFOs111至114,以根据特定过程传送数据。另一方面,如图9(B)所示的那样,FIFOs111至114可连接若干个VTRs101至114。此时,PCT接口140向位宽度转换接口120传送作为FIFO切换命令的关于数据是从或向哪个FIFO输出或输入以及输入或输出什么数据字节的信息。因而,数据在FIFOs的组110与FIFO 130之间输入和输出。FIFO切换命令160可以像图9(A)和9(B)那样直接从PIC接口140向位宽度转换接口120输出,或者像数据的情况那样从PIC接口140经FIFO 130向位宽度转换接口120输出。
此外,尽管帧同步信号在一帧的周期里(曾经)从4倍速DVC机心输出,(这里利用了位宽度转换接口以便满足帧同步信号的需要,)但它可以在一帧周期输出若干次。
在表格13中,一个块200包括图10所示的数据传送终点的第一地址201,数据传送容量202和传送命令203。第一地址201和数据传送容量202与第二实施例中的图2所示的相同。传送命令203包含像传送方向(从VTR 1向存储器3窗送数据的方向或者相反的方向)那样的信息,关于产生间断信号每次多少KB的信息,或上述FIFOs的切换的信息。
例如,数据传送终点的地址201和数据容量202用十进制数字表示。如图11所示,在传送命令203中,左边的一位211代表在完成块200中指令的传送后间断是否被产生的标志(如果间断被产生,则发出1,如果间断未产生,则发出0)。来自左边的第二一位212代表发送数据方向的标志(如果从VTR向存储器发送数据,发出1,反之则发出0)。来自左边的第三和第四两个位213代表FIFOs的数目(0至3)。此时,当此刻能传送的数据量为60KB的数据被分割成具有4KB容量的数据块,该分割的数据块被传送到包含来自VTR的存储器3中0至60000的数据传送终点的地址的区域,这样图12所示的表格就被形成。在此方面,此时可传送的数据单元是60KB的信息,该信息是从为前述的操作系统准备的功能中得到的数值。
顺便说明,为了便于理解下面将要说明的重新排列数据的例子,60KB的数据被分割成分别具有4KB容量的数据块。由于可传送的数据量是60KB,因而应该明白能够不困难地仅使用60KB的一个数据块。
在上述实例中,尽管数据块的结构如图11所示的那样形成,但应该明白,只要数据块的结构包含数据传送的终点的地址、传送数据量和请求命令,数据块就可以以任何顺序或任何格式构成。
图13是用于解释改变数据排列方法的说明性附图。
向或从VTR输入或输出的数据和向和从存储器输入和输出的数据的排列可以通过使用为传送数据利用的表格来改变。图13(A)示出了重新排列数据的方法的一个实例。在图13(A)中,数据130向或从VTR输入或输出,数据140向或从存储器输入或输出。数据130包括具有8KB容量的视频数据部分131和133,和具有4KB容量的声频数据部分132和134。视频数据部分和声频数据部分以数据130的格式交替排列。数据140包括具有16KB容量视频数据部分和具有8KB容量的声频数据部分。此时,建立了图13(B)所示的表格,以便数据从VTR暂时送给卡片存储器。当数据从卡片存储器发送到主存储器时,视频数据和声频数据可以在数据发送期间改变。由于不需要在主存储器中改变数据的排列(这与现有技术不同),因此可以节省向主存储器发送数据之后的时间。这里为了便于理解,简化了图13所示的数据排列。
另一方面,当数据以上述相反的方向被发送时,也就是说,当数据主存储器发送向卡片存储器发送时,视频数据和声频数据根据基本相等的方式在其发送过程中被修改。然而,当数据以相反的方向发送时,发送数据之后的上述处理时间并未节省,但可以节省数据发送之前的处理时间。
下面从发射数据前的处理时间可以被减少的观点来作进一步说明。例如,就具体状态而言,当数据从计算机向VTR输出和数据的排列需要改变时,数据通常在计算机的主存储器中被暂时重新排列,然后经卡片存储器向VCR输出。所以,在数据从主存储器向卡片存储器发送之前,需要用于改变数据排列的预处理时间。
根据上述实施例或第五实施例,甚至当数据以相反的方向发送时(即,从主存储器向卡片存储器发送时),用于改变数据发送前的数据排列的处理时间(现有技术需要该处理时间)是不需要的。
因此,如上所述,当数据以相反的方向发送时数据发送前的处理时间可以被节省下来。
顺便说明,尽管在上述实施例中,数据的排列在VCR与存储器之间被改变,但需要明白的是本发明不限于此,例如,经网络发送的数据的排列也可以在存储器与网络之间改变。
另外,本发明还提出了一种媒体,用于在其上用计算机记录执行上述装置(或步骤)的所有或部分功能(或步骤)的程序。该媒体被利用来使上述装置(或步骤)的各种功能可以被计算机容易地执行。
上述每个实施例的发送数据的设备是数据发送机,它发送至少包含视频数据、声频数据和/或(作为一个分量的)辅助数据的一种的数据。该数据发送机包括:输入和输出装置,用于输入和输出数据;存储器装置,用于存储数据;发送装置,用于在输入和输出装置与存储器装置之间发送数据;第一控制装置,用于控制输入和输出装置与存储器装置之间的数据发送;第二控制装置,用于控制输入和输出装置、存储器装置和第一控制装置;和这样一种装置,用于检测在规定周期经发送装置传送的数据量,把数据分割成若干分别具有不超过能够传送数据的量的数据块,和发送数据块。这样,就可以实现上述的目的。
此外,根据实施例之一,形成了具有若干分割数据块(每个数据块分别具有不超过可传送数据的量的容量),和设置了用于发射与表格的内容一致的数据的装置。
此外,根据实施例之一,上述的输入和输出装置包括:第一缓冲器,用于暂时存储数据;第二缓冲器,用于暂时存储具有不同于第一缓冲器中数据的位宽度的数据;第一接口,用于在第一缓冲器与第二缓冲器之间转换数据宽度和输入和输出数据;和第二接口,用于根据来自发送装置的信号在第二缓冲器与发送装置之间输入和输出数据。
此外,根据另一实施例,进一步包含与传送装置连接的数据输入和输出装置,并记录和重放与数据输入和输出装置有关的数据。
此外,根据另一实施例,输入和输出装置产生第一同步信号;第一接口根据同步信号与第一缓冲器同步地输入和输出数据并产生关于第二接口的第二同步信号;第二接口根据第二同步信号与发送装置同步地输入和输出数据;并且当发送装置请求数据传送时向和从发射装置输入和输出数据。
根据其它实施例,数据输入和输出装置在一帧周期期间产生一个同步信号,并进一步输入和输出若干用于一帧周期的整数帧的数据。
另外,根据其它实施例,数据输入和输出装置是记录和重放装置,它以普通速度的四倍速度记录和重放DVC格式的数据。
根据其它实施例,输入和输出装置是把DVC格式的数据转换成PCI总线格式的数据或者把PCI总线格式的数据转换成DVC格式的数据的接口。
根据其它实施例,输入和输出装置是把经网络发送的数据转换成PCI总线格式的数据或者把PCI总线格式的数据转换成经网络发送的数据的接口。
根据其它实施例,存储器装置是计算机的主存储器。
根据其它实施例,发送装置是PCI总线。
此外,根据其它实施例,第一控制装置是微处理器。
根据其它实施例,第二控制装置是应用软件,装置驱动器或操作系统。
根据其它实施例,表格可以从输入和输出装置中存取。
此外,根据其它实施例,表格具有这样的内容:向和从输入和输出装置或第二接口输入和输出的数据排列不同于向和从存储器装置输入和输出的数据排列。
另外,根据本发明的其它实施例,表格包含具有用于控制输入和输出装置或第二接口的命令的内容。
根据上述本发明的结构,当被传送的数据经网络输入或输出时,或者当数据由记录和重放装置(如VTR等等)输入或输出时,本发明可以高速有效地发送数据,这种能力与系统的结构无关。当像编辑操作那样的其它工作在数据发送期间执行时,不会发生读取数据的错误,因此提高了本发明的可靠性。
从上述说明可以看出,根据本发明的上述实施例,可以实现下列的优点和效果。
(1)与系统有关的传送容量可以最大地被利用,而且与系统结构无关。
(2)可以实现高速发送机与高速记录和重放VTR、若干VTRs或网络的连接,并具有数据不脱离帧等高效率和高可靠性。
(3)数据排列可以在VTR或网络与存储器之间改变,而且数据不需要在存储器中重新排列从而缩短了处理时间。
Claims (17)
1、一种发送数据的设备包括:
输入和输出装置,用于输入和输出作为第一数据的数据,所述数据包含视频数据、声频数据和/或辅助数据的至少一种;
用于存储所述第一数据的存储器;
发送装置,用于在所述输入和输出装置与所述存储器之间发送所述数据;
第一控制器,用于控制所述输入和输出装置与所述存储器之间所述数据的发送;和
第二控制器,用于在发送所述第一数据时检测可经所述发送装置以一个传送单元传送的数据量,且至少控制所述输入和输出装置、所述存储器和所述第一控制器,以便当第一数据超过所述可传送的数据量时把第一数据分割成具有不超过所述数据量的尺寸或容量的若干数据块,以及分别按所述待传送的一个单元发送单个和多个分割数据块;
表格形成装置,用于形成数据被分割成数据块时所使用的至少显示所述数据块的各数据量的表格;和
设置在输入和输出装置或第二控制器中的传送装置,用于根据所述表格的内容向所述发送装置传送被分割成所述数据块的第一数据。
2、根据权利要求1所述的发送数据的设备,其特征在于所述输入和输出装置包括:
第一缓冲器,用于暂时存储所述第一数据;
第二缓冲器,用于暂时存储位宽度不同于第一缓冲器的数据的位宽度的所述第一数据;
第一接口,用于转换第一缓冲器与第二缓冲器之间的位宽度并输入和输出第一数据;和
第二接口,用于根据来自发送装置的信号在第二缓冲器与发送装置之间输入和输出第一数据。
3、根据权利要求1所述的发送数据的设备,其特征在于所述输入和输出装置还与外部数据输入和输出装置连接,所述第一数据记录在所述数据输入和输出装置上和/或由所述数据输入和输出装置重放。
4、根据权利要求3所述的发送数据的设备,其特征在于所述数据输入和输出装置产生第一同步信号;
所述第一接口根据产生的第一同步信号与第一缓冲器同步地输入和输出数据,并进一步产生关于所述第二接口的第二同步信号;和
所述第二接口根据产生的第二同步信号与所述发送装置同步地输入和输出数据,而且在从发送装置请求数据传送时向所述发送装置输入和输出数据。
5、根据权利要求3或4所述的发送数据的设备,其特征在于设定N是不小于2的整数,则所述数据输入和输出装置在一个帧周期期间产生一个同步信号,并在一个帧周期期间输入和输出用于N个帧的第一数据。
6、根据权利要求3或4所述的发送数据的设备,其特征在于所述输入和输出装置是记录或重放装置,能够以四倍于普通速度的速度记录和重放DVC格式的数据。
7、根据权利要求1所述的发送数据的设备,其中所述输入和输出装置是把DVC格式的数据转换成PCI总线格式的数据或把PCI总线格式的数据转换成DCV格式的数据的接口。
8、根据权利要求1所述的发送数据的设备,其特征在于所述输入和输出装置是一个把经网络发送的数据转换成PCI总线格式的数据或者把PCI总线格式的数据转换成经网络发送的数据的接口。
9、根据权利要求1所述的发送数据的设备,其特征在于所述存储器是计算机的主存储器。
10、根据权利要求1所述的发送数据的设备,其特征在于所述发送装置是PCI总线。
11、根据权利要求1所述的发送数据的设备,其特征在于所述第一控制器是微处理器。
12、根据权利要求1所述的发送数据的设备,其特征在于第二控制器使用一应用软件、一设备驱动器或一操作系统。
13、根据权利要求1所述的发送数据的设备,其特征在于所述表格在所述存储器或所述输入和输出装置中形成。
14、根据权利要求1所述的发送数据的设备,其特征在于所述表格可以从输入和输出装置中存取。
15、根据权利要求1所述的发送数据的设备,其特征在于所述表格除了包含当各个数据块从所述输入和输出装置向所述存储器发送时的所述各个数据量外还包含数据块的数据传送结束的地址信息,以及除了包含当各个数据块从所述存储器向所述输入和输出装置发送时的所述各个数据量外还包含数据块的数据传送开始的地址信息。
16、根据权利要求15所述的发送数据的设备,其特征在于所述表格在所述输入和输出装置或所述第二接口中形成第一数据的排列,这不同于作为数据块发送的结果在与其内容对应的所述存储器中的数据排列。
17、根据权利要求1所述的发送数据的设备,其特征在于所述表格的内容中具有控制所述输入和输出装置或所述第二接口的命令。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30890396A JP3635169B2 (ja) | 1996-11-20 | 1996-11-20 | データ伝送装置 |
JP308903/1996 | 1996-11-20 | ||
JP308903/96 | 1996-11-20 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1188929A CN1188929A (zh) | 1998-07-29 |
CN1175346C true CN1175346C (zh) | 2004-11-10 |
Family
ID=17986664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB971198446A Expired - Fee Related CN1175346C (zh) | 1996-11-20 | 1997-11-20 | 发送数据的设备 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6047340A (zh) |
EP (1) | EP0844566B1 (zh) |
JP (1) | JP3635169B2 (zh) |
KR (1) | KR100283528B1 (zh) |
CN (1) | CN1175346C (zh) |
DE (1) | DE69730399T2 (zh) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10254811A (ja) * | 1997-03-12 | 1998-09-25 | Sony Corp | 電子機器制御装置および方法 |
US6615282B1 (en) * | 1999-05-21 | 2003-09-02 | Intel Corporation | Adaptive messaging |
FI108383B (fi) | 1999-10-05 | 2002-01-15 | Nokia Oyj | Tiedonsiirtomenetelmõ |
EP1251460A1 (en) * | 2001-04-19 | 2002-10-23 | TELEFONAKTIEBOLAGET L M ERICSSON (publ) | Adaptive method for allocation of random access memory |
US7032042B2 (en) * | 2003-09-10 | 2006-04-18 | Intel Corporation | Request conversion |
CN100358252C (zh) * | 2004-04-02 | 2007-12-26 | 明基电通股份有限公司 | 数据速率调整装置及其系统 |
JP4631359B2 (ja) * | 2004-09-02 | 2011-02-16 | パナソニック株式会社 | 再生装置 |
JP4343814B2 (ja) * | 2004-11-04 | 2009-10-14 | キヤノン株式会社 | 情報処理装置及びその制御方法及びプログラム |
US20060123167A1 (en) * | 2004-12-08 | 2006-06-08 | Jeppsen Roger C | Request conversion |
CN103380418B (zh) * | 2011-01-28 | 2016-04-13 | 日本电气株式会社 | 存储系统 |
US8578069B2 (en) * | 2012-04-04 | 2013-11-05 | International Business Machines Corporation | Prefetching for a shared direct memory access (DMA) engine |
US8682248B2 (en) * | 2012-04-07 | 2014-03-25 | Samsung Electronics Co., Ltd. | Method and system for reproducing contents, and computer-readable recording medium thereof |
US9338517B2 (en) * | 2012-04-07 | 2016-05-10 | Samsung Electronics Co., Ltd. | Method and system for reproducing contents, and computer-readable recording medium thereof |
CN104079368B (zh) * | 2013-03-26 | 2019-03-01 | 腾讯科技(深圳)有限公司 | 一种应用软件的测试数据传输方法及服务器 |
CN104536946B (zh) * | 2014-12-08 | 2018-03-27 | 广东欧珀移动通信有限公司 | 一种表格生成方法及终端 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4489378A (en) * | 1981-06-05 | 1984-12-18 | International Business Machines Corporation | Automatic adjustment of the quantity of prefetch data in a disk cache operation |
JPH0772886B2 (ja) * | 1986-08-01 | 1995-08-02 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ処理システム |
US5218670A (en) * | 1990-08-31 | 1993-06-08 | Texas Instruments Incorporated | Apparatus and methods for the handling of banded frame buffer overflows |
JP2836283B2 (ja) * | 1991-04-11 | 1998-12-14 | 日本電気株式会社 | バッファ管理方式 |
JP2836321B2 (ja) * | 1991-11-05 | 1998-12-14 | 三菱電機株式会社 | データ処理装置 |
AU2142492A (en) * | 1991-12-09 | 1993-07-19 | Tandy Corporation | Direct memory access interface for buses of different width |
US5745789A (en) * | 1992-01-23 | 1998-04-28 | Hitachi, Ltd. | Disc system for holding data in a form of a plurality of data blocks dispersed in a plurality of disc units connected by a common data bus |
GB9300913D0 (en) * | 1993-01-19 | 1993-03-10 | Madge Networks Ltd | Interface apparatus |
DE69531015T2 (de) * | 1994-03-09 | 2004-05-19 | Matsushita Electric Industrial Co., Ltd., Kadoma | Datenübertragungssystem und Verfahren |
JP3529429B2 (ja) * | 1994-06-10 | 2004-05-24 | 富士通株式会社 | データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 |
JPH08205078A (ja) * | 1995-01-25 | 1996-08-09 | Victor Co Of Japan Ltd | 同期信号発生回路 |
-
1996
- 1996-11-20 JP JP30890396A patent/JP3635169B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-17 EP EP97120133A patent/EP0844566B1/en not_active Expired - Lifetime
- 1997-11-17 DE DE1997630399 patent/DE69730399T2/de not_active Expired - Fee Related
- 1997-11-20 CN CNB971198446A patent/CN1175346C/zh not_active Expired - Fee Related
- 1997-11-20 KR KR1019970061475A patent/KR100283528B1/ko not_active IP Right Cessation
- 1997-11-20 US US08/975,533 patent/US6047340A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR19980042632A (ko) | 1998-08-17 |
JPH10149618A (ja) | 1998-06-02 |
DE69730399D1 (de) | 2004-09-30 |
EP0844566B1 (en) | 2004-08-25 |
KR100283528B1 (ko) | 2001-03-02 |
CN1188929A (zh) | 1998-07-29 |
EP0844566A1 (en) | 1998-05-27 |
DE69730399T2 (de) | 2005-01-13 |
US6047340A (en) | 2000-04-04 |
JP3635169B2 (ja) | 2005-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1175346C (zh) | 发送数据的设备 | |
CN1099678C (zh) | 非易失性半导体磁盘装置 | |
CN1881169A (zh) | 存储系统及其控制方法 | |
CN1794214A (zh) | 一种对非易失性存储器进行直接存储访问的方法及其装置 | |
CN1648876A (zh) | 闪速存储器的数据管理设备和方法 | |
CN1914627A (zh) | 存储卡和数据处理装置及存储卡的控制方法和设定方法 | |
CN1761935A (zh) | 半导体存储卡、半导体存储器控制装置以及半导体存储器控制方法 | |
CN101069167A (zh) | 存储卡控制器、存储卡驱动设备、以及计算机程序 | |
CN1848069A (zh) | 数据存储设备、重构控制设备、重构控制方法及存储介质 | |
CN1302659C (zh) | 数字成像装置和用于选择它的数据传输模式的方法 | |
CN1114196C (zh) | 再生装置 | |
CN1225490A (zh) | 信息重放装置 | |
CN1910566A (zh) | 提供和控制子突发数据传递的方法和系统 | |
CN1945548A (zh) | 用于数据存储装置的功能测试方法和功能测试设备 | |
CN1215422C (zh) | 在网络中下载基本软件的方法 | |
CN1866233A (zh) | 信号处理装置,信号处理系统及信号处理方法 | |
CN1685435A (zh) | 回放装置与方法、记录介质以及程序 | |
CN1154941C (zh) | 数据传送方法及设备 | |
CN1160269A (zh) | 连接微控制单元,和加入所述接口电路的数字记录和重放装置的外部扩展总线接口电路 | |
CN1272964C (zh) | 声音图象数据记录再生装置 | |
CN1308877C (zh) | 存储设备 | |
CN1305306C (zh) | 图像和声音数据变换装置和使用该装置的盘装置 | |
CN1519737A (zh) | 用于将处理器连接至总线的装置和方法 | |
CN1851819A (zh) | 存储设备的测试方法及测试装置 | |
CN1248120C (zh) | 控制与外部设备的数据通信的通信控制装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20041110 Termination date: 20091221 |