CN1866233A - 信号处理装置，信号处理系统及信号处理方法 - Google Patents

信号处理装置，信号处理系统及信号处理方法 Download PDF

Info

Publication number
CN1866233A
CN1866233A CNA2006100886624A CN200610088662A CN1866233A CN 1866233 A CN1866233 A CN 1866233A CN A2006100886624 A CNA2006100886624 A CN A2006100886624A CN 200610088662 A CN200610088662 A CN 200610088662A CN 1866233 A CN1866233 A CN 1866233A
Authority
CN
China
Prior art keywords
data
descriptor
dma
memory access
direct memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006100886624A
Other languages
English (en)
Inventor
杉田隆实
森胁实
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1866233A publication Critical patent/CN1866233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

本发明涉及信号处理装置，信号处理系统及信号处理方法。装置包括第一直接存储器存取控制器(111)、第二直接存储器存取控制器(112)及输出信号产生单元(113)，第一直接存储器存取控制器连续处理多个第一描述符，以执行一系列数据传送用于读取存储在存储器中的第一数据，并在第一描述符中当前要处理的第一描述符包括指示开始另一个数据传送的控制信息时，产生激活信号；第二直接存储器存取控制器每次接收到激活信号，就执行第二描述符中当前要处理的第二描述符，以执行一系列数据传送中的一个数据传送用于读取存储在存储器中的第二数据；输出信号产生单元混合由第一直接存储器存取控制器读取的第一数据和由第二直接存储器存取控制器读取的第二数据，以产生包含该第一数据和第二数据的输出信号。

Description

信号处理装置，信号处理系统及信号处理方法
技术领域
本发明涉及一种用于产生包含两种数据的输出信号的信号处理装置、信号处理系统及信号处理方法。
背景技术
近年来，已经开发出各种信号处理系统，诸如个人计算机和AV(音频/视频)设备。在这些信号处理系统中，为了有效地执行诸如AV数据之类的大容量数据流的传送而使用直接存储器存取(DMA)传送。
日本专利申请公开号No.2001-175585，公开了一种通过使用DMA传送来执行视频数据传送的装置。该装置包括两个DMA控制器。这两个DMA控制器将从摄像机输入的视频数据传送至两个不同的存储器。
作为一种将AV数据输出到外部设备的接口标准，已知的一种标准是，将包含两种数据例如音频数据及其属性数据的输出信号输出至外部设备。
为了获得包含两种数据的输出信号，在通常情况下，有必要事先通过软件混合这两种数据。然而，在这种情况下，不仅这两种数据，而且这两种数据的混合数据都要存储在存储器中。结果，占用了大量的存储空间。因此，需要实现一种新颖的功能，用于产生上述输出信号，而不需要在存储器中准备混合的信号。
发明内容
本发明的目的是提供一种号处理装置、信号处理系统及信号处理方法，其可以有效地从存储在存储器中的两种数据中产生包含这两种数据的输出信号。
根据本发明的一个实施例，提供一种信号处理装置，包括：第一直接存储器存取控制器，其连续处理对要执行的数据传送内容进行描述的多个第一描述符，从而执行一系列数据传送以通过直接存储器存取来读取存储在存储器中的第一数据的，并且在多个第一描述符中的当前要处理的第一描述符包括指示开始另一个数据传送的控制信息的情况下，产生激活信号；第二直接存储器存取控制器，其每次接收到该激活信号，就执行描述了要执行的数据传送内容的多个第二描述符中的当前要处理的第二描述符，从而执行一系列数据传送中的一个数据传送以通过直接存储器存取读取存储在所述存储器中的第二数据；以及输出信号产生单元，其混合由第一直接存储器存取控制器读取的第一数据和由第二直接存储器存取控制器读取的第二数据，从而产生包含该第一数据和第二数据的输出信号。
附图说明
附图包含在本说明书中并构成本说明书的一部分，其举例说明了本发明的实施例，并且与以上给出的概括描述及以下给出的对实施例的详细描述一起，用于解释本发明的原理。
附图1是表示根据本发明的一个实施例的信号处理系统的结构框图；
附图2示出了在附图1所示的信号处理系统中使用的描述符的结构；
附图3是用于说明在附图1所示的信号处理系统中执行的数据传送操作的视图；
附图4示出了由附图1所示的信号处理系统产生的输出信号的一个例子；
附图5是表示在附图1所示的信号处理系统中提供的输出信号产生单元的结构的一个例子的框图；
附图6示出了由附图1所示的信号处理系统产生的数字音频输出信号的一个例子；
附图7示出了由附图1所示的信号处理系统产生的数字视频输出信号的一个例子；；
附图8示出了在附图1所示的信号处理系统中使用的两个传送描述符链的例子；
附图9说明了音频数据和用户数据在附图1所示的信号处理系统中被同步传送的方案；
附图10是说明由附图1所示的信号处理系统中提供的第一DMA控制器所执行的处理过程的流程图；以及
附图11是说明由附图1所示的信号处理系统中提供的第二DMA控制器所执行的处理过程的流程图。
具体实施方式
下面将参照附图对本发明的实施例进行描述。
附图1示出了根据本发明的一个实施例的信号处理系统的结构的一个例子。该信号处理系统是处理数字信号的系统，并且被实现为例如个人计算机、AV设备等。
该信号处理系统包括CPU(中央处理单元)11，主存储器12，存储器控制器13，多个I/O设备15以及信号处理装置16。这些部件都连接至总线14。I/O设备15例如包括硬盘驱动器和USB(通用串行总线)控制器。
CPU11是执行各种数据处理，并控制该信号处理系统的操作的处理器。主存储器12是存储由CPU11执行的程序以及由CPU11处理的数据的存储设备。
存储器控制器13存取控制该主存储器12。
信号处理装置16是从存储在主存储器12中的两种数据(主数据Data 1，子数据Data 2)中产生包含这两种数据(主数据Data 1，子数据Data 2)的输出信号的设备。子数据(Data 2)是用作伴随着所述主数据(Data 1)的辅助数据。所述输出信号由预定格式的数字数据串构成，其包括所述主数据(Data 1)和子数据(Data 2)。信号处理装置16从主存储器12中同时读出所述主数据(Data 1)和子数据(Data 2)，并且通过合并所读出的主数据(Data 1)和子数据(Data 2)来产生所述输出信号。
信号处理装置16，如附图1所示，包括第一DMA控制器(DMAC#1)111，第二DMA控制器(DMAC#2)112，以及数据混合器电路(Data Mix)113。
第一DMA控制器(DMAC#1)111是执行所谓基于描述符的DMA传送的直接存储器存取控制器(基于描述符的DMA)。第一DMA控制器(DMAC#1)111根据传送描述符(以下简称为“描述符”)执行DMA传送。具体地说，根据由CPU11存储在主存储器12中的第一传送描述符链信息(TD1 Chain)执行第一DMA控制器(DMAC#1)111的DMA传真。第一传送描述符链信息(TD1Chain)是描述要执行的多个数据传送的内容的信息，并且由分别描述多个数据传送的内容的多个传送描述符来构成。
第一DMA控制器(DMAC#1)111连续处理包含在第一传送描述符链信息(TD1 Chain)中的多个传送描述符，从而执行用于通过DMA读取存储在主存储器12中的主数据(Data 1)的一系列的数据传送。
第一DMA控制器(DMAC#1)111包括存储有作为要处理对象的当前传送描述符的寄存器(TD1寄存器)114。第一DMA控制器(DMAC#1)111从主存储器12中读出第一传送描述符链信息(TD1 Chain)中的第一传送描述符，并将读出的第一传送描述符存储在所述寄存器中(TD1寄存器)114。第一DMA控制器(MAC#1)111执行由存储在寄存器(TD1 寄存器)114中的传送描述符指定的数据传送。在完成该数据传送后，第一DMA控制器(DMAC#1)111从主存储器12中读出第一传送描述符链信息(TD1 Chain)中的下一个传送描述符，并将读出的传送描述符存储在所述寄存器(TD1寄存器)114中。第一DMA控制器(DMAC#1)111执行由存储在寄存器(TD1 寄存器)114中的传送描述符指定的数据传送。以这种方式，第一DMA控制器(DMAC#1)111连续执行用于通过DMA读取存储在主存储器12中的主数据(Data 1)的一系列的数据传送。由于读取主数据(Data 1)的一系列的数据传送自动由DMA控制器(DMAC#1)111所执行，CPU11就可以在执行主数据(Data 1)的传送处理的同时执行其他处理。
此外，第一DMA控制器(DMAC#1)111具有产生用于激活第二DMA控制器(DMAC#2)112的激活信号START的功能。当存储在所述寄存器(TD1寄存器)114中的当前传送描述符中设置一个标记时产生该激活信号START。该标记是指示将开始第二DMA控制器(DMAC#2)112的DMA传送的控制信息。
附图2示出了传送描述符的结构示例。每个传送描述符都是描述要执行的数据传送的内容的信息。每个传送描述符包括存储器地址字段201，传送大小字段202，下一个描述符第一地址字段203，命令字段204以及状态字段205。
存储器地址字段201包括指示存储有待传送数据的存储区第一地址的存储器地址。传送大小字段202包括指示待传送数据的数据大小的尺寸信息。下一个描述符第一地址字段203包括指示存储有下一个要处理的传送描述符的存储区第一地址的指针。命令字段204包括指定例如在当前传送描述符的处理中要执行的各个选项过程的内容的命令。
该命令包括例如，指定将要用于数据传送的总线周期的类型(例如，突发读取传送，单个读取传送)的参数，以及指定在完成数据传送之后是否将向CPU11产生中断信号的参数。
在当前实施例中，用于描述上述标记(FLAG)的标记字段300被定义在命令字段204的部分区域中。在将标记(FLAG)置在标记字段300中(FLAG＝”1”)的情况下，第一DMA控制器(DMAC#1)111产生激活信号START以激活第二DMA控制器(DMAC#2)112。
状态字段205是其中写入有指示例如完成传送的传送结果状态的字段。当与当前要处理的传送描述符相应的数据传送完成时，第一DMA控制器(DMAC#1)111将指示完成传送的传送结果状态写入到主存储器12的当前传送描述符的状态字段205中。
第二DMA控制器(DMAC#2)112也是执行所谓基于描述符的DMA传送的直接存储器存取控制器(基于描述符的DMA)。第二DMA控制器(DMAC#2)112根据由CPU11存储在主存储器12中的第二传送描述符链信息(TD2Chain)执行DMA传送。第二传送描述符链信息(TD2 Chain)是描述要执行的多个数据传送的内容的信息，并且由分别描述所述多个数据传送内容的多个传送描述符来构成。
每次第二DMA控制器(DMAC#2)112从第一DMA控制器(DMAC#1)111接收到激活信号START，第二DMA控制器(DMAC#2)112就处理第二传送描述符链信息(TD2 Chain)中当前要处理的传送描述符，从而通过DMA执行用于读取存储在主存储器12中的子数据(Data 2)的一系列数据传送中的一个数据传送。
第二DMA控制器(DMAC#2)112包括存储有作为要处理对象的当前传送描述符的寄存器(TD2寄存器)115。在接收到激活信号START后，第二DMA控制器(DMAC#2)112读出第二传送描述符链信息(TD2 Chain)中的第一传送描述符，并将读出的第一传送描述符存储在所述寄存器(TD2寄存器)115中。第二DMA控制器(DMAC#2)112执行由存储器(TD2寄存器)115中的传送描述符指定的数据传送。在完成该数据传送后，第二DMA控制器(DMAC#2)112处在等待状态(Wait)，直到其接收到下一个激活信号START为止。如果第二DMA控制器(DMAC#2)112接收到下一个激活信号START，则第二DMA控制器(DMAC#2)112从主存储器12中读出下一个传送描述符，并将其存储在所述寄存器(TD2寄存器)115中。第二DMA控制器(DMAC#2)112执行由存储在寄存器(TD2寄存器)115中的传送描述符指定的数据传送。以这种方式，每当第二DMA控制器(DMAC#2)112接收到激活信号START，其就执行单个数据传送。
第二传送描述符链信息(TD2 Chain)中的每个传送描述符，如附图2所示，类似地包括存储器地址字段201，传送大小字段202，下一个描述符第一地址字段203，命令字段204以及状态字段205。然而，没有必要定义用于描述命令字段204中的上述标记(FLAG)的字段。
数据混合器电路(Data Mix)113是输出信号产生单元，其混合由第一DMA控制器(DMAC#1)111读出的主数据(Data 1)和由第二DMA控制器(DMAC#2)112读出的子数据(Data 2)，从而产生包含所述主数据(Data 1)和子数据(Data2)的预定格式的输出信号。该输出信号由多路复用了所述主数据(Data 1)和子数据(Data 2)的数字数据串构成。
在所述数字数据串中，主数据(Data 1)和子数据(Data 2)例如按单位数据串交替排列。每个单位数据串包括固定数据长度的主数据(Data 1)的部分数据串，和与该主数据(Data 1)的部分数据串相应的子数据(Data 2)的部分数据串。在通常情况下，子数据(Data 2)的部分数据串的数据长度小于主数据(Data 1)的部分数据串的数据长度。
主数据(Data 1)的部分数据串将包含在每个单位数据串中，其可以通过由第一DMA控制器(DMAC#1)111执行的单个或多个连续的DMA传送从主存储器12中读出。另一方面，子数据(Data 2)的部分数据串将包含在每个单位数据串中，其可以通过由第二DMA控制器(DMAC#2)112执行的单个DMA传送从主存储器12中读出。这样，子数据(Data 2)的DMA传送的执行频率会小于主数据(Data 1)的DMA传送的执行频率，并且通过单个DMA传送进行传送的子数据(Data 2)，其传送数据大小会小于主数据(Data 1)的传送数据大小。
在当前实施例中，子数据(Data 2)的传送时机由包含在第一传送描述符链(TD1 Chain)中的每个传送描述符的标记字段的内容来控制。因此，与主数据(Data 1)中的部分数据串的传送同步地，与主数据(Data 1)中的部分数据串相应的子数据(Data 2)的部分数据串可以被传送。从而，在不需要在数据混合器电路(Data Mix)113中提供大容量的工作缓冲器的情况下，数据混合器电路(DataMix)113通过简单地合并主数据(Data 1)的部分数据串和子数据(Data 2)的部分数据串，就可以很容易地产生上述输出信号，这里所述主数据(Data 1)的部分数据串与子数据(Data 2)的部分数据串是从主存储器12的不同存储区域同步传送的。
接着，参照附图3，给出了对信号处理装置16所执行的主数据(Data 1)和子数据(Data 2)的传送操作的描述。
下面，假定描述了与主数据(Data 1)有关的数据传送内容的第一传送描述符链(TD1 Chain)包括传送描述符TD1_1，TD1_2，TD1_3，TD1_4，......，并且描述了与子数据(Data 2)有关的数据传送内容的第二传送描述符(TD2 Chain)包括传送描述符TD2_1，TD2_2，......。此外，假定在传送描述符TD1_1和TD1_3中设置标记，在传送描述符TD1_2和TD1_4中没有设置标记。通过CPU11产生第一传送描述符链(TD1 Chain)和第二传送描述符链(TD2 Chain)，并存储在主存储器12中。
CPU11向第一DMA控制器(DMAC#1)111通知存储器地址，该地址指示第一传送描述符链(TD1 Chain)的第一传送描述符TD1_1的存储位置，并向第二DMA控制器(DMAC#2)112通知存储器地址，该地址指示第二传送描述符链(TD2 Chain)的第一传送描述符TD2_1的存储位置。然后，CPU11指示第一DMA控制器(DMAC#1)111开始数据传送。
响应来自CPU11的数据传送开始指令，第一DMA控制器(DMAC#1)111从主存储器12中读出当前要处理的传送描述符，即描述符TD1_1，并将其存储在寄存器114中。第二DMA控制器(DMAC#2)112等待，直到从第一DMA控制器(DMAC#1)111接收到激活信号START为止。
第一DMA控制器(DMAC#1)111开始描述符TD1_1的处理。由于在描述符TD1_1中设置了标记，第一DMA控制器(DMAC#1)111产生激活信号START，指示第二DMA控制器(DMAC#2)112开始DMA传送，并开始数据传送，以通过DMA从主存储器12中读出由描述符TD_1指定的主数据(Data1)的部分数据(Data1_1)。
在接收到该激活信号START之后，第二DMA控制器(DMAC#2)112从主存储器12中读出当前要处理的传送描述符，即描述符TD2_1，并将其存储在寄存器115中。第二DMA控制器(DMAC#2)112开始描述符TD2_1的处理。具体地，第二DMA控制器(DMAC#2)112执行数据传送，以通过DMA从主存储器12中读出由描述符TD2_1指定的子数据(Data 2)的部分数据(Data2_1)。在完成数据(Data 2_1)的传送之后，第二DMA控制器(DMAC#2)112再一次转变到等待状态。
如果第一DMA控制器(DMAC#1)111完成由当前描述符TD1_1指定的数据(Data 1_1)的传送，则其从主存储器12读出由描述符TD1_1中的下一个描述符第一地址字段203指定的下一个传送描述符TD1_2，并将读出的传送描述符TD1_2存储在寄存器114中。第一DMA控制器(DMAC#1)111开始传送描述符TD1_2的处理。由于在描述符TD1_2中没有设置标记，因此第一DMA控制器(DMAC#1)111不产生激活信号START。第一DMA控制器(DMAC#1)111执行数据处理，以通过DMA从主存储器12中读出由当前传送描述符TD1_2指定的主数据(Data 1)的部分数据(Data 1_2)。
如果第一DMA控制器(DMAC#1)111完成由传送描述符TD1_2指定的数据(Data 1_2)的传送，则从主存储器12读出由描述符TD1_2中下一个描述符第一地址字段203指定的下一个传送描述符TD1_3，并将读出的传送描述符TD1_3存储在寄存器114中。第一DMA控制器(DMAC#1)111开始传送描述符TD1_3的处理。
由于在描述符TD1_3中设置了标记，第一DMA控制器(DMAC#1)111产生激活信号START，指示第二DMA控制器(DMAC#2)112开始DMA传送，并开始数据传送，以通过DMA从主存储器12中读出由描述符TD1_3指定的主数据(Data 1)的部分数据(Data 1_3)。
在接收到该激活信号START之后，第二DMA控制器(DMAC#2)112从主存储器12中读出由描述符TD2_1中的下一个描述符第一地址字段203指定的下一个传送描述符TD2_2，并将其存储在寄存器115中。第二DMA控制器(DMAC#2)112开始描述符TD2_2的处理，并执行数据传送，以通过DMA从主存储器12中读出由描述符TD2_2指定的子数据(Data 2)的部分数据(Data2_2)。在完成数据(Data2_2的传送之后，第二DMA控制器(DMAC#2)112再一次转变到等待状态。
如果第一DMA控制器(DMAC#1)111完成由传送描述符TD1_3指定的数据(Data 1_3)的传送，则从主存储器12读出由传送描述符TD1_3中下一个描述符第一地址字段203指定的下一个传送描述符TD1_4，并将读出的传送描述符TD1_4存储在寄存器114中。第一DMA控制器(DMAC#1)111开始传送描述符TD1_4的处理。由于在描述符TD1_4中没有设置标记，因此第一DMA控制器(DMAC#1)111不产生激活信号START。第一DMA控制器(DMAC#1)111执行数据传送，以通过DMA从主存储器12中读出由传送描述符TD1_4指定的主数据(Data 1)的部分数据(Data 1_4)。
附图4示出了由数据混合器电路(Data Mix)113产生的输出信号的例子。
在附图4所示的输出信号中，第一单位数据串包括通过由第一DMA控制器(DMAC#1)111执行的两个DMA传送操作从主存储器12中读出的两个部分数据串Data1_1和Data1_2，以及通过由第二控制器(DMAC#2)112执行的单个DMA传送操作从主存储器12中读出的一个部分数据串Data 2_1。第二单位数据串包括通过由第一DMA控制器(DMAC#1)111执行的两个DMA传送操作从主存储器12中读出的两个部分数据串Data1_3和Data1_4，以及通过由第二控制器(DMAC#2)112执行的单个DMA传送操作从主存储器12中读出的一个部分数据串Data2_2。
子数据的部分数据串通常可以被两个连续的单位数据串所使用。在此情况下，例如，第一单位数据串包括通过由第一DMA控制器(DMAC#1)111执行的单个DMA传送操作从主存储器12中读出的部分数据串Data 1_1，以及通过由第二控制器(DMAC#2)112执行的单个DMA传送操作从主存储器12中读出的部分数据串Data 2_1。第二单位数据串包括通过由第一DMA控制器(DMAC#1)111执行的单个DMA传送操作从主存储器12中读出的部分数据串Data 1_2，以及在第一单位数据串中使用的部分数据串Data2_1。
附图5示出了数据混合器电路(Data Mix)113的结构的一个例子。通过第一DMA控制器(DMAC#1)111从主存储器12传送的数据存储在接收缓冲器201中。通过第二DMA控制器(DMAC#2)112从主存储器12传送的数据存储在接收缓冲器202中。多路复用器203，例如交替读出存储在接收缓冲器201中的主数据和存储在接收缓冲器202中的子数据，从而产生多路复用了所述数据和子数据的输出信号。
接着，对输出信号的具体例子进行描述。输出信号例如被用作数字音频输出信号或数字视频输出信号。
附图6示出了从信号处理装置16输出的数字音频输出信号的格式的例子。在该数字音频输出信号中，主数据由音频数据构成，子数据由用户数据构成。用户数据是与音频数据有关的属性数据。
例如，用户数据包括标题信息、歌词信息和表示开始再现已过去的时间的时间信息中的至少一个，这些信息都与所述音频数据相关。单位数据串包括预定再现时间(例如1个或更多个音频帧)的音频数据串和相应于该音频数据串的用户数据。数字音频输出信号的格式标准的一个例子是IEC60958。
附图7示出了从信号处理装置16输出的数字视频输出信号的格式的例子。在该数字视频输出信号中，主数据由视频数据构成，子数据由用户数据构成。用户数据是与视频数据有关的属性数据。用户数据例如包括用于控制视频数据的亮度等级值的抖动模式信息。单位数据串包括例如1帧的视频数据串，以及相应于该视频数据串的抖动模式信息。
下面，参照附图8和9，描述了当从存储在主存储器12的不同存储区域中的音频数据(主数据)和用户数据(子数据)中产生数字音频输出信号时的操作。
附图8示出了第一传送描述符链信息(TD1 Chain)和第二传送描述符链信息(TD2 Chain)的描述内容的例子。
第一传送描述符链信息(TD1 Chain)包括传送描述符TD1_1，TD1_2，TD1_3，TD1_4，TD1_5，......，其描述了音频数据的传送内容。音频数据包括多个部分音频数据AUDIO 1，AUDIO 2，AUDIO 3，AUDIO4，AUDIO 5，......。传送描述符TD1_1，TD1_2，TD1_3，TD1_4，TD1_5，......，包括用于指示部分音频数据AUDIO 1，AUDIO 2，AUDIO 3，AUDIO 4，AUDIO5，......的传送的信息。在传送描述符TD1_2和TD1_5中设置标记。
第二传送描述符链信息(TD2 Chain)包括传送描述符TD2_1，TD2_2，TD2_3，......，其描述了用户数据的传送内容。用户数据包括多个部分用户数据USER 1，USER 2，USER 3，......。传送描述符TD2_1，TD2_2，TD2_3，......，包括用于指示部分用户数据USER 1，USER2，USER 3，......的传送的信息。
在此情况下，与音频数据AUDIO 2的传送同步地执行对部分用户数据USER 1的传送。此外，与音频数据AUDIO 5的传送同步地执行时部分用户数据USER 2的传送。
附图9说明了这种数据传送的方案。
第一DMA控制器(DMAC#1)111连续处理传送描述符TD1_1，TD1_2，TD1_3，TD1_4，TD1_5，......，并执行一系列的数据传送以读取部分音频数据AUDIO 1，AUDIO 2，AUDIO 3，AUDIO 4，AUDIO 5，......。在此情况下，当开始部分音频数据AUDIO 2的传送时，第一DMA控制器(DMAC#1)111产生激活信号START。响应该激活信号START，第二DMA控制器(DMAC#2)112处理传送描述符TD2_1，并执行用于读取部分用户数据USER1的数据传送。类似的，当开始部分音频数据AUDIO 5的传送时，第一DMA控制器(DMAC#1)111产生激活信号START。响应该激活信号START，第二DMA控制器(DMAC#2)112处理传送描述符TD2_2，并执行用于读取部分用户数据USER2的数据传送。
下面，参照附图10的流程图，对由第一DMA控制器(DMAC#1)111执行的处理过程进行描述。
在从CPU11接收到传送开始指令之后(步骤S101为是），第一DMA控制器(DMAC#1)111从主存储器12中读出第一传送描述符链信息(TD1 Chain)中要处理的传送描述符，并将其存储在寄存器114中(步骤S102)。第一DMA控制器(DMAC#1)111检查寄存器114中的当前传送描述符，并确定该当前传送描述符是否包括指示第二DMA控制器(DMAC#2)112激活的控制信息，即，是否在该当前传送描述符中设置了标记(步骤S103)。
如果已在该当前传送描述符中设置了标记(步骤S103为是)，则第一DMA控制器(DMAC#1)111产生激活开始信号START，并指示第二DMA控制器(DMAC#2)112开始DMA传送(步骤S104)。另一方面，如果在当前传送描述符中没有设置标记(步骤S103为否)，则跳过步骤S104的过程。
第一DMA控制器(DMAC#1)111开始数据传送以通过DMA读取由当前传送描述符指定的主数据(步骤S105)。在完成该数据传送之后(步骤S106为是)，第一DMA控制器(DMAC#1)111确定是否第一传送描述符链信息(TD1Chain)中的所有传送描述符的处理都已完成(步骤S107)。如果不是所有传送描述符的处理都已完成，也就是说，如果存在要处理的传送描述符(步骤S107为否)，则第一DMA控制器(DMAC#1)111对下一个要处理的传送描述符执行上述步骤S102到S106的处理。以这种方式，第一传送描述符链信息(TD1 Chain)中的所有传送描述符都可以被连续处理。
下面，参照附图11的流程图，对由第二DMA控制器(DMAC#2)112执行的处理过程进行描述。
第二DMA控制器(DMAC#2)112等待从第一DMA控制器(DMAC#1)111产生激活信号START。如果第二DMA控制器(DMAC#2)112接收到激活信号START(步骤S111为是)，则其从主存储器12中读出第二传送描述符链信息(TD2 Chain)中要处理的传送描述符，并将其存储在寄存器115中(步骤S112)。第二DMA控制器(DMAC#2)112处理寄存器115中的当前传送描述符，并开始数据传送以通过DMA读取由当前传送描述符指定的子数据(步骤S113)。在完成该数据传送之后(步骤S114为是)，第二DMA控制器(DMAC#2)112确定是否第二传送描述符链信息(TD2 Chain)中的所有传送描述符的处理都已完成(步骤S115)。如果不是所有传送描述符的处理都已完成，也就是说，如果存在要处理的传送描述符(步骤S115为否)，则第二DMA控制器(DMAC#2)112等待产生下一个激活信号START。在接收到激活信号START之后(步骤S111为是)，第二DMA控制器(DMAC#2)112对下一个要处理的传送描述符执行上述步骤S112到S114的处理。以这种方式，每当第二DMA控制器(DMAC#2)112接收到激活信号START时，就处理第二传送描述符链信息(TD2 Chain)中的一个传送描述符。
正如已经描述的，在本实施例中，存储在主存储器12的不同区域中的两种数据(主数据和子数据)通过两个DMA控制器111和112被同步读出。因此，可以很容易地产生包括这两种数据的输出信号。在此情况下，DMA控制器112的激活时机由包含在被DMA控制器111连续处理的每个传送描述符中的标记字段的内容所控制。因而，在软件的控制下，可以很容易地使两个DMA控制器111和112的DMA传送操作同步。
在本实施例中，第一传送描述符链信息(TD1 Chain)和第二传送描述符链信息(TD2 Chain)都存储在主存储器12中。可替换的是，在当信号处理装置16中提供有工作存储器的情况下，第一传送描述符链信息(TD1 Chain)和第二传送描述符链信息(TD2 Chain)可以存储在该工作存储器中。
其他优点和修改方案对于那些本领域技术人员来说将很容易想到。因此，本发明在其广义方面来说并不局限于这里所示和所描述的具体内容和典型的实施例。相应地，在不脱离按照由所附的权利要求书及其等效物所定义的总体发明概念的精神和范围的情况下可以对其作出各种修改。

Claims (12)

1.一种信号处理装置，其特征在于包括：
第一直接存储器存取控制器，其连续处理描述了要执行的数据传送内容的多个第一描述符，从而执行一系列数据传送以通过直接存储器存取来读取存储在存储器中的第一数据，并且在所述多个第一描述符中的当前要处理的第一描述符包括指示开始另一个数据传送的控制信息的情况下，产生激活信号；
第二直接存储器存取控制器，其每次接收到所述激活信号，就执行描述了要执行的数据传送内容的多个第二描述符的当前要处理的第二描述符，从而执行一系列数据传送中的一个数据传送，以读取通过直接存储器存取存储在存储器中的第二数据；以及
输出信号产生单元，其混合由第一直接存储器存取控制器读取的第一数据和由第二直接存储器存取控制器读取的第二数据，从而产生包含该第一数据和第二数据的输出信号。
2.根据权利要求1所述的信号处理装置，其特征在于所述输出信号包括多路复用了第一数据和第二数据的数据串。
3.根据权利要求1所述的信号处理装置，其特征在于所述输出信号产生单元被配置成将由第一直接存储器存取控制器通过一个或多个连续的数据传送而从存储器读出的第一数据的部分数据串与由第二直接存储器存取控制器通过单个数据传送而从存储器读出的第二数据的部分数据串相混合，从而多路复用该第一数据和第二数据。
4.根据权利要求1所述的信号处理装置，其特征在于所述多个第一描述符和多个第二描述符存储在所述存储器中，并且
第一直接存储器存取控制器从该存储器中读取当前要处理的第一描述符，第二直接存储器存取控制器从该存储器中读取当前要处理的第二描述符。
5.根据权利要求1所述的信号处理装置，其特征在于第一数据是音频数据，第二数据是与该音频数据有关的属性数据。
6.根据权利要求1所述的信号处理装置，其特征在于第一数据是视频数据，第二数据是用于控制读视频数据的亮度等级值的抖动模式信息。
7.一种信号处理系统，其特征在于包括：
执行各种数据处理的处理器；
存储器，其存储第一数据，要与第一数据相关联地输出的第二数据，多个描述了与所述第一数据相关的数据传送的内容的第一描述符，以及多个描述了与所述第二数据相关的数据传送的内容的第二描述符；
第一直接存储器存取控制器，其响应来自所述处理器的数据传送开始指令，连续处理所述多个第一描述符，从而执行一系列数据传送以通过直接存储器存取来读取存储在所述存储器中的第一数据，并且在所述多个第一描述符中的当前要处理的第一描述符包括指示开始另一个数据传送的控制信息的情况下，产生激活信号；
第二直接存储器存取控制器，其每次接收到所述激活信号，就执行所述多个第二描述符中的当前要处理的第二描述符，从而执行一系列数据传送中的一个数据传送以通过直接存储器存取读取存储在存储器中的第二数据；以及
输出信号产生单元，其连接至第一直接存储器存取控制器和第二直接存储器存取控制器，并将由第一直接存储器存取控制器读取的第一数据和由第二直接存储器存取控制器读取的第二数据混合，从而产生包含该第一数据和第二数据的输出信号。
8.根据权利要求7所述的信号处理系统，其特征在于所述输出信号包括多路复用了第一数据和第二数据的数据串。
9.根据权利要求7所述的信号处理系统，其特征在于所述输出信号产生单元被配置成将由第一直接存储器存取控制器通过一个或多个连续的数据传送而从存储器读出的第一数据的部分数据串与由第二直接存储器存取控制器通过单个数据传送而从存储器读出的第二数据的部分数据串相混合，从而多路复用该第一数据和第二数据。
10.一种处理存储在存储器中的第一数据和第二数据的信号处理方法，其特征在于包括：
连续处理描述了要执行的数据传送内容的多个第一描述符，从而执行一系列的第一数据传送以通过直接存储器存取来读取存储在所述存储器中的第一数据；
在所述多个第一描述符中的当前要处理的第一描述符包括指示开始另一个数据传送的控制信息的情况下，产生激活信号；
每次接收到所述激活信号，就执行所述描述要执行的数据传送内容的多个第二描述符中的当前要处理的第二描述符，从而执行一系列第二数据传送中的一个数据传送，以通过直接存储器存取读取存储在所述存储器中的第二数据；以及
混合从所述存储器中读出的第一数据和从存储器读出的第二数据，从而产生包含该第一数据和第二数据的输出信号。
11.根据权利要求10所述的信号处理方法，其特征在于所述混合包括：将通过一个或多个连续的所述第一数据传送而从所述存储器读出的第一数据的部分数据串与通过单个的所述第二数据传送而从所述存储器读出的第二数据的部分数据串相混合，从而多路复用该第一数据和第二数据。
12.根据权利要求10所述的信号处理方法，其特征在于所述多个第一描述符和多个第二描述符存储在所述存储器中，并且
从该存储器中读出当前要处理的第一描述符，并从该存储器中读出当前要处理的第二描述符。
CNA2006100886624A 2005-02-04 2006-01-26 信号处理装置，信号处理系统及信号处理方法 Pending CN1866233A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005029148A JP2006215886A (ja) 2005-02-04 2005-02-04 信号処理装置、信号処理システム、および信号処理方法
JP2005029148 2005-02-04

Publications (1)

Publication Number Publication Date
CN1866233A true CN1866233A (zh) 2006-11-22

Family

ID=36781185

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006100886624A Pending CN1866233A (zh) 2005-02-04 2006-01-26 信号处理装置，信号处理系统及信号处理方法

Country Status (3)

Country Link
US (1) US20060179180A1 (zh)
JP (1) JP2006215886A (zh)
CN (1) CN1866233A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592285C (zh) * 2006-12-30 2010-02-24 苏州市盛信光纤传感科技有限公司 一种信号处理方法、装置和系统
CN111723638A (zh) * 2019-03-22 2020-09-29 意法半导体(格勒诺布尔2)公司 电子图像处理设备

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1647894A3 (en) * 2004-10-12 2007-11-21 NEC Electronics Corporation Information processing apparatus with parallel DMA processes
JP2008071054A (ja) * 2006-09-13 2008-03-27 Ricoh Co Ltd データ転送制御方法、データ処理装置及び画像処理装置
GB2459939B (en) * 2008-05-16 2012-02-15 Icera Inc Fetching descriptors in a multiple context DMA engine
US9128924B2 (en) * 2010-06-03 2015-09-08 Qualcomm Incorporated Method and apparatus for wireless broadband systems direct data transfer

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5182800A (en) * 1990-11-16 1993-01-26 International Business Machines Corporation Direct memory access controller with adaptive pipelining and bus control features
US5644784A (en) * 1995-03-03 1997-07-01 Intel Corporation Linear list based DMA control structure
US6425021B1 (en) * 1998-11-16 2002-07-23 Lsi Logic Corporation System for transferring data packets of different context utilizing single interface and concurrently processing data packets of different contexts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100592285C (zh) * 2006-12-30 2010-02-24 苏州市盛信光纤传感科技有限公司 一种信号处理方法、装置和系统
CN111723638A (zh) * 2019-03-22 2020-09-29 意法半导体(格勒诺布尔2)公司 电子图像处理设备

Also Published As

Publication number Publication date
JP2006215886A (ja) 2006-08-17
US20060179180A1 (en) 2006-08-10

Similar Documents

Publication Publication Date Title
CN1326131A (zh) 图象显示系统
CN1591382A (zh) 在pci－express扩展连接上的lpc处理桥接
CN1866233A (zh) 信号处理装置，信号处理系统及信号处理方法
CN1815993A (zh) 为装置间的对等通信分配信道时间周期的方法
CN1804823A (zh) 直接存储访问控制器
CN1100822A (zh) 系统总线外围总线间最佳数据传送用多总线系统总线桥
CN1648888A (zh) 数据通信系统
CN1818856A (zh) 具有加速器的数字信号系统及其操作方法
CN1531684A (zh) 数据处理器及运行数据处理器的方法
CN1841299A (zh) 信息处理装置和程序产品
CN1302659C (zh) 数字成像装置和用于选择它的数据传输模式的方法
CN1881934A (zh) 微处理器、网络系统和通信方法
CN1797382A (zh) 主机设备、设备单元、通信系统和数据发送/接收方法
CN1632771A (zh) 直接存储访问控制装置和图像处理系统以及传输方法
CN101038572A (zh) 数据传送装置及数据传送系统
CN1924838A (zh) 图像处理设备、信息处理设备和控制方法
CN1991564A (zh) 一种无线投影方法和系统及其无线投影装置
CN1947108A (zh) 流控制初始化方法和信息处理装置
CN1193778A (zh) 数据发送设备、数据接收设备、和介质
CN1188929A (zh) 发送数据的方法、发送数据的设备以及媒体
CN1159656C (zh) 判优器及其总线系统
CN1519737A (zh) 用于将处理器连接至总线的装置和方法
CN100340971C (zh) 运算装置
CN1578426A (zh) 能执行附加操作的数字音频/视频装置和方法
CN1154941C (zh) 数据传送方法及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned