CN1910566A - 提供和控制子突发数据传递的方法和系统 - Google Patents
提供和控制子突发数据传递的方法和系统 Download PDFInfo
- Publication number
- CN1910566A CN1910566A CNA038117908A CN03811790A CN1910566A CN 1910566 A CN1910566 A CN 1910566A CN A038117908 A CNA038117908 A CN A038117908A CN 03811790 A CN03811790 A CN 03811790A CN 1910566 A CN1910566 A CN 1910566A
- Authority
- CN
- China
- Prior art keywords
- data
- transport stream
- burst
- stream
- main frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Bus Control (AREA)
Abstract
本设备和方法控制主机(112)与数据存储设备(114)之间的通信流。当发起第一传输流的数据的第一突发时,多个数据传输流保持为有效。第一突发在突发完全传递之前被中断。第一传输流保持有效,以及发起第二传输流的数据的第一突发。第二传输流的第一突发被中断,第二传输流保持为有效,以及该方法和设备返回到继续传递第一传输流的第一突发。通常在发起第一传输流的第一突发之前断言第一流ID,以及在发起第二传输流的第一突发之前发出第二流ID。
Description
发明领域
一般来讲,本发明涉及数字数据格式化和传递,更具体来讲,涉及数字视频、音频、动画及其它数字信息的格式和传递。
相关技术说明
在数据存储设备、如盘驱动器与主机、如计算机或CPU之间的数据交换需要来回传递大量数据。随着系统的各组成部分之间传送的数据量增加,越来越需要一次发送更多数据(更宽的通路)或者提高传递速度(更高的时钟频率)。
先有系统已经尝试提高数据存储设备与主机之间的数据传递速度。一种方法是具有用于半双工模式(即一次一个方向)的宽数据通路。通过把传输集中到以突发形式发送的不中断大缓冲器来提高吞吐量。这些突发由这类系统进行调度,并在突发周期中传递信息突发。
用于数据存储设备与主机之间最大数据交换的缓冲器大小往往不匹配所传送数据类型的产生/消耗速率。对于音频/视频数据流,情况更是如此。但是,必须使用最大交换速率,因为存储设备可同时用于多个数据流,而在任何时间只有一个数据流的缓冲器是有效的。
此外,还提高了驱动器可向主机传递数据的速度。因此,先有驱动器能够以远远超过主机可利用数据的速率的一种速率来递交数据。主机必须维护大的数据缓冲器,以便完全发送和接收突发,然后再根据需要从本地缓冲器中缓慢地提取数据。这要求数据被存储在主机以及驱动器中,从而使数据加倍且浪费资源。
此外,当突发大小增加时,主机和驱动器中缓冲器的大小也都必须增加,以便能够发送和接收大的数据突发。这导致先有系统的复杂度和成本增加。
发明概述
本发明通过用于控制主机与数据存储设备之间通信流的方法和设备,有利地满足上述需要以及其它需要。该方法和设备通过以下步骤来提供通信控制:保持多个数据传输流有效;发起主机与设备之间的第一传输流的第一数据突发;中断第一传输流的第一突发;保持第一传输流有效;发起主机与设备之间第二传输流的第一数据突发;中断第二传输流的第一突发;保持第二传输流有效;以及继续第一传输流的第一突发。在数据传递的各端使用的缓冲器大小可经过优化,以便匹配各端特有的本地缓冲要求,在各端可采用不同的缓冲器大小。
该方法和设备还提供用于管理数据传递的系统。该系统包括:主机,具有多个流标识(流ID)输入;数据存储设备,具有与流ID输入耦合的多个流ID输出,使得数据存储设备配置成向主机断言标识多个传输流之一的多个流ID;以及主机,配置成根据从数据存储设备接收的流ID来确定通过多个传输流传递的数据的路由选择。
该方法和设备还提供用于提供数据传递控制的设备。在一个实施例中,该设备包括具有用于接收一个或多个流标识(流ID)的装置的主机;以及用于存储数据的装置包括:用于断言一个或多个流ID标识一个或多个传输流的装置;用于保持多个传输流同时有效的装置,其中多个传输流中的每个配置成在主机与用于存储数据的装置之间传递数据;以及用于控制数据传递、使得数据以子突发在主机与用于存储数据的装置之间传递的装置,其中每个子突发通过一个或多个流ID其中之一与一个或多个传输流其中之一相关联。
附图简介
通过以下结合附图给出的本发明的更具体说明,本发明的上述及其它方面、特征和优点将变得更加明显,其中:
图1描绘利用信号线的单向使用的先有系统的框图;
图2描绘利用单向设备地址线的先有系统的引脚或线路标志;
图3描绘根据本发明的一个实施例的一种实现的系统的简化框图;
图4描绘根据本发明的一个实施例的一种实现的设备的简化框图;
图5描绘主机与驱动器之间通信以建立多个数据传输的激活的时序图;
图6A-B描绘根据本发明的一个实施例的一种实现、用于控制设备之间数据传递的过程的流程图;
图7描绘根据本发明的一个实施例、用于发起数据传递的过程的一种实现的流程图;以及
图8描绘根据本发明的一个实施例的系统的简化框图,其中系统接收和重放多个节目。
在附图的若干视图中,相应的参考标号表示相应的元件。
详细说明
以下说明不应视为限制性的,而只是用于描述本发明的一般原理。本发明的范围应该参照权利要求来确定。
在先有系统中,数据存储驱动器与主机(如计算机、处理器、微处理器等)之间的数据总线是共用的,使得在给定时刻从主机传递数据或者由主机接收数据。数据总线在任何给定时刻不是双向的,而是半双工系统,其中通信仅出现在一个方向或另一个方向。在优化这种单向总线的使用的尝试中,先有系统被设计成提供突发或者传递单一源的数据块。
随着时间的推移,用于盘驱动器的集成驱动电子设备(IDE)接口已经发展成对于以大突发传递计算机文件进行了优化。在驱动器内存在大高速缓存缓冲器,用于在物理媒体与IDE接口之间将数据分段。这些大高速缓存允许通过接口的连续数据传递,同时机械元件在媒体上重新定位。要求大量开销和匹配外部缓冲来实现通过IDE驱动器的数据流、例如音频/视频(AV)流和其它数据流的存储和检索。先有系统通常要求外部装置适应IDE数据传递的突发技术。这些外部装置常常通过大的缓冲来实现。利用IDE的先有系统在给定时间仅允许一个突发缓冲器传递有效。
在进一步优化系统的尝试中,先有系统随着传递的数据量的增加而增加缓冲器的大小。这允许更大的突发发送更大的信息块。例如,音频/视频(AV)流或视频内容需要大量数据传递,因而大突发已经被用来传递数据。因此,增加了缓冲器大小,以便使数据吞吐量最大。
但是,以缓冲器突发进行发送要求为整个突发占用总线,仅允许总线由单一源使用。这样,只有一个源才有权定期访问总线,使得总线无法被释放而用于来自相同源或其它源的其它通信。因此,只有一个通信流可以在单突发周期中有效。此外,由于大突发大小,因此数据总线被占用大量时间,拖延其它流的传递。
另外,在先有系统中,数据通常以远远超过接收和使用数据的设备的需求及能力的速率被递交。例如,在总线上驱动数据的驱动器可能能够以每秒100兆字节的突发(即利用超DMA 100兆字节)把数据驱动到总线上,但接收数据的设备可能只能够以每秒15兆比特的速率来使用数据。这要求接收设备采用极大的缓冲器来保持过剩递交的数据,直到该设备为该数据准备就绪。先有系统在平滑数据传递的尝试中采用突发。但是,这些先有系统停留在从对盘驱动器效率而优化的大缓冲器到无法以递交数据的速率使用数据的接收设备的数据大突发。这使先有系统必须调和不匹配的速度。同样,驱动器能够以远远高于递交数据的设备可产生数据的速率来接收数据。因此,主机设备必须对数据缓冲,以便向驱动器提供数据突发。
作为另一个实例,一部分数字电视系统(TV)使用能够根据快速超DMA以每秒大约100兆字节的突发传递数据的IDE驱动器。但是,利用数据来提供图像和音响的TV可能只能够采用每秒3兆比特。因此,TV可能利用低于突发提供的信息的1%。这要求主机TV系统对剩余的99%进行缓冲,直到它能够使用过剩的已递交数据。此外,突发在整个突发周期中占用总线以发送整个极大突发数据,阻止其它通信和数据传递。
在先有的简单计算机中,一次仅传递较少数量的数据(少数几条记录)。用来传递少量数据的突发比较小。因此,在整个突发周期占用总线不是问题。但是,随着传递的数据量增加,缓冲器大小、突发大小以及传递突发的持续时间也增加。这样,突发占用总线超过所需的时间周期。此外,如上所述,接收设备通常无法实时利用整个数据突发,并且要求先有系统包括额外的大缓冲器来保存过剩数据。
本发明提供一种使各个数据流的数据速率减速的机制,它没有占用接口和总线,同时使数据速率减速。这允许本设备和方法通过利用更小的时间片粒度来允许其它数据流共享总线而进一步优化总线的使用。
本发明允许突发通信暂时中断或暂停,把各个缓冲器传递分为子突发或微型突发。另外,本发明利用多个缓冲器来建立多个通信或传输流。这允许来自多个缓冲器的数据的子突发被交织,提供更大通信量,优化总线的使用,以及提供更平滑的数据流,其中具有更少缓冲器长度强加的等待时间。因此,本设备和方法实现了多个传输流同时有效,以及在多个同时有效的传输流之间移动或转动,以便执行数据传递的子突发。
通过部分利用若干缓冲器来建立和维护全部共享数据总线的若干同时有效的数据流,本发明解决了许多先有系统存在的问题。总线的共享可基于任何共享配置,包括基于优先级、循环方式、优先级和循环的组合以及其它这类配置。在一个实施例中,缓冲器传递的突发的分解在硬件层上实现,产生改进的性能和速度,以及减少先有系统软件实现中所需的计算开销。
在一个实施例中,本发明利用多个有效数据流的寻址来允许对数据传递的准确路由选择。例如,主机可具有多个流标识(ID)输入,用于接收数据通信流的标识,以及盘驱动器或驱动控制器可包括多个流ID输出,用于断言在总线上移动的数据流的标识。在一个实施例中,本发明把先有系统仅用作单向线路、端口和/或引脚的重新配置为双向的,从而允许驱动器或驱动控制器指定数据流。
在一个实施例中,本设备和方法利用先有系统的利用不足的地址线或命令线。本发明利用先有系统仅用作单向的命令或地址线,并把它们用作双向线路。这允许本发明指明多个有效传输流中的哪一个准备传递数据。本发明可利用任何数量的双向线路来指定任何数量的有效传输流。
例如,本发明可利用先有设备、如主机所使用的三个单向信号线对驱动器(例如IDE驱动器)中的寄存器寻址,并且可在本发明中把那些线路重新定义为双向的。当主机允许对驱动器的控制(例如直接存储器存取(DMA)控制)时,这些双向地址线则可由驱动器来驱动。驱动器使用这些线路来指明多个可能的数据传输流中哪一个是当前传递的目标。例如,如果本发明把三个数据地址位线(DA0-DA2)用作双向的,则驱动器可指定多达八个不同的数据流。本领域的技术人员知道,本发明可使用单向的并专用于断言流标识(流ID)的附加通信线来区别多个可能的流。但是,在优选实施例中,本发明采用双向线路,这减少了引脚数目和/或元件之间的耦合。另外,通过使用双向线路,不需要重新设计芯片布置及连接器。相同的芯片配置和设计可继续使用,从而节省成本。相同的芯片配置允许本发明在先有系统中实现而不需要变更或重新设计先有系统。
在一个实施例中,本发明利用以驱动固件实现的附加命令,它允许主机把流或DMA标识与各有效流相关。另外,本发明允许缓冲器突发大小以及最佳传递周期由主机为各个流指定,从而允许驱动器优化内部数据传递。一旦主机设置了这些参数,则可向驱动器发出传统的数据传递命令,指定起始逻辑块地址(LBA)和总传递数目。驱动器则可将其内部高速缓存分区,以便对物理媒体(例如旋转盘)与数据传递(例如DMA传递)之间的数据分段。
图1描绘利用信号线106a-c的单向使用的先有系统100的框图。例如,主机102利用单向设备地址线106a-c(DA0、DA1和DA2)来发信号通知或者激活设备104、例如数据存储设备或IDE驱动器。图2描绘利用单向设备地址线106(DA0-DA2)并要求完成全缓冲突发通信的先有系统的引脚或线路标志108。主机102通过设备地址线106发出设备地址,以及设备104识别地址并准备发送或接收寄存器数据。
图3描绘根据本发明的一个实施例的一种实现的系统110的简化框图。本发明110利用多个线路111a-c来使设备114、如数据存储设备可以向主机112断言传输流ID。这样,设备包括多个流ID输出115,主机包括多个流ID输入113。在一个实施例中,本发明110把线路111a-c用作双向线路。例如,线路111可以是三个设备地址线DA0-DA2或者是先有系统仅单向使用的其它线路。在始于主机112的一个方向中,本系统按照与先有系统相似的方式工作,其中主机指明设备寄存器地址。另外,利用线路的双向性的设备114能够断言线路111a-c以指明多个传输流其中之一的流ID。
主机112接收流ID,并且能够识别待传递的数据。在一个实施例中,主机包括DMA缓冲路由器116,它确定送往或来自各个流特定主机缓冲器的数据的路由选择。例如,主机可识别从而确定把以子突发形式从驱动器接收的数据路由到何处,或者确定来自多个数据集的哪些数据要从主机通过数据总线发送(例如哪个数据缓冲器)。一般来讲,设备114使用双向线111以及主机分配的流ID作为开关控制来指明在数据传递期间如何利用数据总线。在一个实施例中,驱动器包括固件18,它可实现为增强控制逻辑、如增强DMA控制逻辑。
当主机112提供双向线路111以控制对设备114的寄存器存取时,系统110配置成类似于先有系统(如系统100)进行工作。这允许本发明继续进行以全突发传递数据而没有中断或临时停止突发的传统惯例。但是,本发明还能够以双向方式来使用线路(例如设备地址线DA0-DA2),从而利用子突发能力。在一个实施例中,DMA缓冲路由器116配置成接收来自设备114的流ID,以及确定送往或来自数据总线的数据的准确路由选择。由于系统110按照与先有设备相似的方式进行工作,因此本发明可在不能处理以及利用提供各以子突发或全突发形式发送的若干有效传输流的本功能的系统和网络中实现。
图4描绘根据本发明的一个实施例的一种实现的主机/驱动器系统130的简化框图。主机/驱动器系统130包括驱动控制器132组件,它通常是主机的一部分,例如与数据存储设备136耦合的IDE控制器。在一个实施例中,驱动控制器132为DMA缓冲路由器,与图3所示的DMA缓冲路由器116相似。存储设备可以是盘驱动器、小型光盘(CD)驱动器、磁带驱动器或者基本上可以是任何其它存储设备。在一个实施例中,IDE总线135用来提供驱动控制器132与盘驱动器136之间的耦合。驱动器控制和耦合可通过基本上任何数据传输设备来提供,其中包括高级技术配件(ATA)设备、高级技术配件分组接口(ATAPI)设备以及基本上任何其它能够建立主机与盘驱动器之间通信的设备。
主机/驱动器系统130配置成建立和维护多个同时有效的数据流,从而允许以子突发以及全突发形式的数据传递。盘驱动器136包括多个高速缓存缓冲器134a-h或者分区为多个子缓冲器的单个高速缓存缓冲器,用于对物理存储媒体137与IDE总线135之间的数据分段。驱动控制器132包括多个缓冲器142a-g以及144,用于对主机112与IDE总线135之间的数据分段。驱动控制器缓冲器142a-g和144可通过先进先出(FIFO)设备142a-f、与DMA配合使用的外围部件互连(PCI)设备114、高速缓存缓冲器以及其它临时存储设备来实现。与盘驱动器高速缓存缓冲器134a-h配合工作的FIFO 142a-f和/或PCI设备114允许本主机/盘驱动器系统130建立和维护多个同时有效的传输流138a-h,用于在主机112与盘驱动器136之间提供数据传递。驱动器136按照主机112的指示交织来自各有效数据传输流138a-h的数据子突发。在工作时,例如从盘驱动器136中检索待传递到主机的数据时,盘驱动器136通过首先访问存储媒体137(例如旋转的盘)并把来自存储媒体的数据缓存到内部高速缓存缓冲器134之一来准备传递数据。盘驱动器发信号通知主机112数据可用,例如盘驱动器136激活DMA请求(DMARQ)。一旦盘驱动器136接收到来自主机的DMA请求的确认(如DMACK),并且数据在缓冲器134中是可用的,则盘驱动器136在输出115上断言流ID(参见图3),从而在双向线路111上指明标识准备转发的传输流138的流ID。
一旦主机112接收到流ID,主机就能够批准或拒绝通过所标识的传输流的数据传递。如果主机批准传输流138的传递,则盘驱动器激活适当传输流的高速缓存134(例如标记为138c的传输流),从而发起从缓冲器134到驱动控制器132、由FIFO 142之一或PCI 144接收的数据传递。数据传递继续进行,直到先前由主机指定的剩余数目达到零、达到所定义的突发大小、或者主机或盘驱动器136接收到提前中断或终止为止。中断可由主机112或盘驱动器136在任一设备没有为待传递数据作好准备时发起,或者由具有某种总线控制的系统或网络中的其它设备发起。例如,主机常常不需要整个数据突发,从而主机取消对于数据传递的盘驱动器授权,这使盘驱动器136停止或中断突发的传递以及从而结束子突发。子突发数据保持在FIFO 142或PCI144中,并根据需要由主机使用。与全突发相关的剩余数据保持在高速缓存缓冲器134中,使得传输流138c保持有效。数据的全突发可通过任何数量的子突发来完全传递,以便优化数据传递以及总线135的使用。
在子突发(或者全突发)的传递之后,盘驱动器136转换到下一个有效传输流(例如标记为138d的传输流)。盘驱动器同样发出信号DMARQ,并等待来自主机的确认。盘驱动器通过各有效传输流138a-h继续这个循环,向主机提供子突发或全突发。
在一个实施例中,一个或多个有效传输流可把数据从主机(如CPU)通过PCI 140提供给存储媒体(如盘驱动器136),以及从盘驱动器136中检索数据并通过PCI提供给主机。作为另一个实例,IDE驱动器132可直接存储器存取送往或来自存储器136的数据,经过FIFO而送往或取自连续速率流,从而建立等时传输。
仍然参照图4,当FIFO 142或PCI 144需要其它数据时,它只是利用驱动器136提供的来移动数据。如果FIFO或PCI不需要其它数据,则不给予驱动器对数据传输的授权,驱动控制器132移动到下一个FIFO 142或PCI 144,以及盘驱动器移动到下一个相关缓冲器134。在一个实施例中,驱动控制器132中的FIFO 142没有大的数据存储容量,而是大到足以缓冲一个子突发到下一个子突发之间的数据。由于本系统和方法能够以子突发进行通信,因此可使用更小的缓冲器而没有妨碍系统性能。数据传递的各端使用的缓冲器大小可针对数据类型优化,以便匹配各端特有的本地缓冲要求,以及在各端可采用不同的缓冲器大小。
在一个实施例中,驱动控制器132内的各FIFO 142和PCI 144对应于盘驱动器136内的一个缓冲器134。驱动控制器132可包括任何数量的FIFO和PCI访问端口。例如,图4所示的驱动控制器包括七个FIFO 142a-142g以及一个PCI DMA 144。在本例中,其中的三个FIFO 142a-142c用于接收待写入盘驱动器136的数据,其中的四个FIFO 142d-g用于接收来自盘驱动器的发送数据。但是,可使用任何数量及组合(接收或发送)。PCI 144允许主机112与盘驱动器136之间的更传统通信,例如用于移动文件数据、程序以及计算机以传统方式与盘之间往返传递的基本上任何其它数据。例如,提供TV控制的主机可能在盘驱动器136上存储TV指南的目录信息或者计算机将保持的基本上任何其它内容。这允许主机以类似于传统计算机的方式工作。本设备和方法不限于一个PCI流138h,而是可包括建立多个PCI流的多个PCI 144。
在图4所示的实例中,驱动控制器132和盘驱动器136允许总共八个同时有效的传输流138a-h。但是,可建立任何数量的传输流。一般来讲,传输流138的数量由可用来标识和区分各传输流(即流ID)的二进制表示的数量来限制。例如,如果存在三个双向线路111,传输流的数量限制为八,除非用其它方法来区分传输流。
在一个实施例中,主机112保持对数据传递的控制。虽然盘驱动器136可准备执行数据传递,但主机批准或拒绝传递。主机还可中止所批准的传递,而且可控制总线。直到主机112准备允许盘驱动器136对数据总线控制(例如DMA控制),主机才撤回双向线路111或者使线路进入三态或高阻态。然后,主机112向盘驱动器发出信号,授权磁盘驱动器控制双向线路111(例如DA0-DA2)以及数据总线(例如DD0-DD15)。盘驱动器136则可在双向线路111上断言流ID。
主机112通常保留其发出缓冲器传递命令的传统作用。例如,在写入盘驱动器136时,主机发出指定盘LBA、待写入的扇区数的命令以及激活现有或新的传输流或信道(例如DMA信道)的信号。在从盘驱动器中读取时,例如在主机是数字TV系统时重放电视节目的过程中,主机112指定LBA、待读取的扇区数以及在其中传递数据的第二传输流或DMA信道138。可不需要等待先前命令完成而从主机发出写入或读取的命令。一次对于一个数据流通常仅挂起一个命令,以及采用适当的流ID来标记或标明状态信息。盘驱动器处理该命令,在驱动器上的高速缓存缓冲器134之一中分配缓冲器空间,以及发起高速缓存134与旋转媒体137之间适当的数据传递。
本发明不限于主机112与盘驱动器136之间的数据传递。本发明可在基本上任何在设备之间利用突发通信来传递数据的系统中实现。例如,本发明可用来提供和控制存储设备与提供或接收数据的外围设备之间的数据的子突发。
在一个实施例中,盘驱动器136与主机通信,从而建立通过一个或多个有效传输流的一个或多个子突发或全突发的激活和发起的定时。图5说明主机与驱动器之间通信以建立多个数据传递的激活的时序图。在本例中,通信正在建立盘读取。盘驱动器136最初提交或触发DMA请求(DMARQ)152。主机112记录DMA请求,并把双向线路111设置为三态或高阻态154。主机还断言DMA确认(DMACK)156。驱动器记录DMACK并断言双向线路111建立适当的DMA流ID 160。驱动器还断言DMA就绪命令(DDMARDY)162。主机记录DMA就绪命令,而且如果准备接收数据,就释放或撤回停止(STOP)164,允许驱动器发起数据传递166。
图6A-B描绘根据本发明的一个实施例的一种实现、用于控制设备之间、例如主机112与数据存储设备136之间数据传递的过程210的流程图。在步骤220,主机向设备发出许可信号,从而发起数据的传递(例如主机可批准DMA总线控制)。在一个实施例中,主机指定起始逻辑块地址和传递总数。主机还可指定数据流的突发大小和最佳传递周期。在步骤222,设备等待授权,以便准备数据的传递。如果没有接收到授权,则过程循环并等待授权。如果接收到授权,则过程进入步骤224,其中设备确定是否至少一个传输流有效。如果不是,则进入步骤226,其中设备激活数据流,并且部分通过把数据装入高速缓存来准备数据。如果某个数据流有效,或者在步骤226中激活数据流之后,过程进入步骤232,其中设备确定一个以上数据流是否有效。如果存在一个以上的有效数据流,则进入步骤234,其中设备根据某种方案(例如循环方案)、优先级或其它标准(例如,如果新的数据流被激活,则设备选择此新的数据流)来识别下一个有效流。如果只有一个有效流,或者在确定下一个流的步骤234之后,进入步骤236,其中设备选择有效流。
在步骤240,设备向主机断言传递请求(例如DMARQ)。在步骤244,主机发出对传递请求的确认。在步骤246,主机使双向线路111成为三态。在步骤250,设备断言所选有效流的流ID。在步骤252,主机接收流ID,并确定它是否准备好用于所指定的流。如果主机还未准备好用于所识别的流,则进入步骤254,其中主机删除传递请求确认,以及过程210返回到步骤222。如果主机准备好用于所识别的流的传递,则进入步骤256,其中主机发出进行传递的授权(例如主机可撤回STOP命令)。
在步骤260,设备确定是否已经发出授权。如果没有,则过程返回到步骤222。如果已经发出授权,则进入步骤262,其中设备发起通过所选和所识别的传输流的数据的第一突发的传递。在步骤266,设备确定是否接收到中断或停止信号以便中断第一突发的传递以及不完成全突发的传递。可从主机、设备或者具有数据总线控制的其它可能的设备接收这个中断。如果已经接收到中断,则进入步骤270,其中设备中断第一突发的传递,完成子突发的传递。然后,过程返回到步骤222。如果没有接收到中断,则过程210继续进行到步骤272,其中继续第一突发的传递。
在步骤274,设备确定是否已经用完主机指定的剩余数目。如果已经用完该数目,则过程返回到步骤222。如果没有,则进入步骤276,其中设备确定是否已经完全传递了第一突发。如果没有,则过程返回到步骤266以便继续传递。如果已经完全传递了第一突发,则过程返回到步骤222,以便选择用于数据传递的下一个有效传输流。
图7描绘根据本发明的一个实施例、用于发起数据传递的过程320的一个实现的流程图。在步骤322,盘驱动器136、例如独立的DMA控制器循环通过传输流并选择某个流。在步骤324,确定驱动控制器当前选取的传输流是否有效。在步骤326,还确定相关缓冲器134是否就绪(例如,如果发出了读命令,则缓冲器具有来自盘的数据,或者如果发出了写命令,则缓冲器具有可用空间)。如果数据流不是有效的或者缓冲器未就绪,则过程返回到步骤322,以便转换到下一个传输流138。如果数据流有效且缓冲器就绪,则进入步骤330,其中驱动控制器向主机112断言传递请求。在步骤332,驱动器则等待来自主机的确认。
一旦驱动控制器检测到确认,则过程继续进行到步骤334,其中驱动器在双向线路111上断言当前信道或流ID。在一个实施例中,数据方向以传统方式通过命令线或信号、如DSTROBE/DDMAREADY信号的电平(即高或低)来指示。主机112可配置成返回数据方向用于确认,例如主机返回数据方向,作为在HSTROBE/HDMAREADY信号线上断言的DSTROBE/DDMAREADY的倒转。在步骤336,驱动器接收返回的数据方向。一旦主机112(在一个实施例中为主机硬件)确定方向是稳定的,则主机准备向适当的主机端缓冲器或者从其中路由数据,以及主机例如通过撤回STOP信号来发出授权,允许开始数据传递(例如允许DMA驱动控制器发起DMA突发)。在步骤340,驱动器等待接收授权。
或者,例如,如果主机未准备好用于所识别的流,则主机112可推迟所选流的数据传递。不是发出授权,而是主机可取消DMA确认并中止传递。如果在步骤340没有检测到授权,则过程继续进行到步骤342,其中确定DMA确认是否仍然有效。如果不是,则过程返回到步骤322以便转换到下一个流。如果在步骤342中DMA确认仍然有效,则过程返回到步骤340,以便确定是否已经发出授权。本发明所提供的跳过有效流的功能性不是先有系统可用的,而且实际上与先有协议规范有直接冲突。但是,跳过数据流的能力为本设备和方法提供了控制信道DMA的最大多功能性。
如果主机确实发出了授权并且一旦在步骤340中驱动器检测到授权,则进入步骤344,其中驱动器136验证主机的数据方向指示与驱动器的方向匹配。如果数据方向匹配,则进入步骤346,其中运行差错恢复序列。差错恢复序列通常类似于本领域已知的其它差错恢复序列,例如通知主机这种意外事故的从接口到控制主机的中断。如果数据方向确实匹配,则进入步骤350,其中驱动器发起数据传递。子突发数据传递通常按照类似于传统DMA突发过程的数据传递过程。在数据传递过程中,驱动器继续断言双向线路111指明流ID。子突发可由驱动器136或主机112利用传统信令方法来端接。
如果子突发用完了缓冲器传递数目,则传统方法与流ID的指示一起向主机提供完成状态。所指示的流在盘驱动器136中被标记为空闲,直到另一个缓冲器传递命令由主机112发出为止。一旦已经完成子突发,则驱动器循环到下一个有效流,并确定下一个流是否准备投入使用。只要有挂起的数据传递,则循环到多个有效流中每一个的旋转继续进行。
在一个实施例中,盘驱动器136经配置或编程,从而根据优先级方案提供传输流。例如,可给予第一传输流138a(参见图4)比所有其它流更高的优先级。这样,驱动器执行的流旋转可包括从第一传输流138a开始。在从第一个流138a传递子突发或全突发之后,盘驱动器136转动到第二传输流138b。在从第二个流138b传递数据之后,驱动器136回转到第一传输流138a。再次从第一个流138a传递数据之后,驱动器136转动到第三传输流138b,然后回到第一个流138a,继续这个循环。
可采用其它类似的优先级方案。例如,主机112可把传输流之一指定为具有更高优先级。驱动器136则可根据所指定的优先级数量来实现优先级。例如,如果主机发布了高优先级,则驱动器可能按照上述方案,例如流1、流2、流1、流3等。或者,如果优先级是中间优先级,则方案可能是例如流1、流2、流3、流4、回到流1,然后再转到流5、流6、流7、流8、然后再回到流1,等等。
但是,主机通常最终负责控制,包括控制流的优先级。如果盘驱动器136发出DMARQ,则主机112发出许可确认,以及驱动器在双向线路111上断言流ID。主机检测标识驱动器希望在其中发起数据传递(接收或发送)的流(哪个缓冲器)的流ID。然后,主机可确定是否希望允许在那个时间点上通过已标识流的数据传递。如果主机不希望允许通过该流的传递,则主机112可丢弃确认许可,而不给予就绪或授权。驱动器则循环到下一个有效流。当驱动器循环通过这些流时,主机可继续拒绝发出用于发起数据传递的就绪命令,直到主机识别预期的传输流。主机可使驱动器快速循环通过流138a-h(通常大约数微秒),从而允许主机控制驱动器发起预期流的数据传递。
本发明有助于通过通信接口、如IDE接口或其它这类接口进行交织的多个数据流的传递。本发明的一个实现是把本设备和方法包括在个人录像机(PVR)应用中。这允许输入媒体流被“现场”录制然后再重放、例如仅稍微延迟重放或者稍后重放,以及还允许向前或向后快速浏览媒体流。一个实例是数字TV或数字录制,如TivoTM、水晶录像或其它类似设备。应用的一个实例是接收三个媒体流(例如TV节目)、对节目中的两个进行时间移位以便重放供观看以及后台录制第三个节目。
这种应用的一个实例是,如果用户正在观看两个节目,即主要节目A和第二节目B、如篮球比赛A和篮球比赛B,并录制第三个节目C、如电影。主要节目A(比赛A)在屏幕上以全屏方式显示,而第二节目B(比赛B)则可通过小的副屏幕(通常称作画中画(PiP))来显示。
图8描绘根据本发明的一个实施例的系统420的简化框图。在本例中,主机422接收三个节目(A、B和C)424a-c。主机在节目424a-c被接收时将其转发到存储装置426以便记录这些节目。系统还从存储装置中向主机重放主要节目以及第二节目424d、424e,允许主机422显示这两个节目,使得用户可观看这些节目。因此,系统具有五(5)个同时有效的流。三个流424a-c被记录,以及两个流424d-e被重放。
同样,对于先有系统,这五个流必须共享单个数据总线,同时执行过大的全数据突发。驱动器一般可接收和传递远大于可利用的数据量。因此,在先有驱动器以及主机中需要过大的缓冲器,以便接收和发送全突发。
或者,本发明保持五个同时有效的传输流并利用子突发传递数据,从而减小所需缓冲器的大小以及提供更平滑的数据传递。当主机422(本例中为数字电视系统)准备传递数据(至或自主机)时,主机发信号给数据存储设备426,并释放双向数据地址线。一旦许可已经由主机断言,则存储设备426提交跟随指明当前流的发送流ID的位地址之后的DMARQ。主机识别流ID地址。例如,如果数据流是系统420接收的、待写入盘的主要节目424a的一部分,则主机识别该流,并准备把主要节目的数据写入存储设备。
由于主机已经指示存储设备426如何分配地址,因此主机硬件认为流ID是要求主机把数据推出到(写入)存储设备。主机把数据推出到存储设备,直到存储设备丢弃其请求、或者主机没有其它数据要发送、或者子突发或突发时间结束。主机与DMACK握手,并从主机向存储设备传递数据的子突发。然后,主机取消DMACK。存储设备认识到主机完成了传递与主要流424a相关的数据。存储设备426则循环到下一个有效流,断言下一个流的DMARQ,一旦已经断言DMACK,在双向地址上断言下一个流的流ID。
主机识别该流并准备数据传递。例如,如果下一个流是主要流的重放流424d,则主机识别该流并准备接收来自存储设备426的数据。主机发出DMACK和授权,以及存储设备开始传递重放流424d。例如,如果主机准备提取该特定流上的数据的4或5字节的子突发,则主机与确认许可握手,以便从存储设备采集预期字节数的数据用于重放节目424d,然后再撤回完成子突发的确认。
存储设备426继续循环通过不同的流和缓冲器,从而允许传递数据的子突发。因此,存储设备426和主机426都以其各自的最佳速率接收数据。
在一个实施例中,本发明允许数据存储和缓存被移动到盘驱动器上。盘驱动器上的缓冲更为实际,因为盘驱动器更接近必需以任何方法缓冲数据的旋转媒体。这还避免了主机必需维护同一个缓冲器的另一个副本(至少数据的大百分比)的必要性,还允许主机避免以大突发把数据从盘驱动器移动到主机本机存储器,然后从本机存储器中一次一点地取出数据。把缓存和存储移动到盘驱动器上还减少了与一次移动大数据块相关的、在主机可以开始另一个数据传递之前移交给大突发周期的等待时间。在一个实施例中,本发明将缓冲器管理下移到硬件级。这允许本发明为数据传递提供通过软件的手动切断,而不是管理缓冲进程的软件,从而提供更有效的通信控制。
本发明优化了总线的使用。此外,建立总线的优化使用,而没有干扰传递数据的先有系统和先有方法(即通过大突发进行传递)。本发明可在先有系统中实现,以与提供大突发通信的先有系统相似的方式工作。但是,当激活时,本设备及方法通过部分允许多个传输流同时有效,在离散时间全部共享总线以传递突发的一部分(子突发),从而优化总线的使用。即使在有效时,本设备及方法也能够在优化总线及通信时、或者在系统或网络的其它组件无法发送或接收子突发时传递数据的整个突发。
因此,本发明仍然可让一个流类似于先有系统进行工作,提供全突发通信。本发明还可利用子突发继续传递其它有效流,以便共享总线并优化通信及系统资源。系统可能损失某些与子突发通信相关的效率,但仍然保持与无法利用子突发的先有设备的兼容。使用驱动器来传递全突发的先有设备或程序按照使用突发模式之前那样发出命令。配置成利用本发明的设备或程序发出命令,以便允许它们利用子突发通信。本发明允许全突发设备和/或程序以及子突发设备和/或程序没有相互干扰地共存。
在一个实施例中,本发明能够以类似于提供全突发通信的先有系统的第一模式工作,还能够以为多个有效传输流提供以子突发传递的能力的第二模式工作。为了以第二模式工作以及利用本发明的功能性,主机112、例如计算机对外围存储设备136发信号或进行配置,使它以受控的DMA模式工作,使多个传输流能够同时有效。因此,接口的双方、即主机112和设备136都知道,本设备及方法正用来代替传统的半双工、单缓冲器、DMA。在一个实施例中,模式配置每个会话执行一次,并且可在会话之间保存在非易失性存储器中。
本发明可通过任何数量的设备和/或系统来实现以及结合在任何数量的设备和/或系统中,这些设备和/或系统包括但不限于IDE、ATA、ATAPI和ATA/ATAPI设备。许多ATA、ATAPI和ATA/ATAPI设备包括数据引脚,其中包括单向数据地址线DA0-DA2。根据本发明,这些设备设计成允许数据地址线DA0-DA2成为双向的,使得这些数据地址线可用来指定多个有效传输流中的哪一个正在传递数据,从而实现上述数据的精确路由选择。本发明还可在服务器或家庭服务器内实现,其中多个计算机或程序访问位于建筑物、办公室或家庭内的中央位置的盘驱动器。本发明还可在视频点播环境下实现,其中缓冲保持在盘驱动器上,而不一定需要控制视频点播的主计算机上额外的大缓冲器。
虽然通过具体实施例及其应用描述了本文公开的本发明,但是本领域的技术人员可对它们进行许多修改和变更,只要没有背离权利要求书所述的本发明的范围。
Claims (23)
1.一种用于控制主机与数据存储设备之间通信流的方法,包括:
保持多个数据传输流有效;
发起所述主机与所述设备之间第一传输流的数据的第一突发;
中断所述第一传输流的所述第一突发;
保持所述第一传输流有效;
发起所述主机与所述设备之间第二传输流的数据的第一突发;
中断所述第二传输流的所述第一突发;
保持所述第二传输流有效;以及
继续所述第一传输流的所述第一突发。
2.如权利要求1所述的方法,其特征在于,在继续所述第一传输流的所述第一突发的所述步骤之前,还包括以下步骤:
发起所述主机与所述设备之间第三传输流的数据的第一突发;
中断所述第三传输流的所述第一突发;以及
保持所述第三传输流有效。
3.如权利要求2所述的方法,其特征在于,在继续所述第一传输流的所述第一突发的所述步骤之前,还包括以下步骤:
发起所述主机与所述设备之间第四传输流的数据的第一突发;以及
传递所述第四传输流的所述整个第一突发。
4.如权利要求1所述的方法,其特征在于还包括以下步骤:
所述设备请求发起所述主机与所述设备之间的数据传递;
所述主机确认所述请求;
所述设备断言所述第一传输流的第一流标识(流ID);以及
所述主机批准所述第一突发的发起。
5.如权利要求1所述的方法,其特征在于还包括以下步骤:
在发起所述第一传输流的所述第一突发的所述步骤之前,断言所述第一传输流的第一流ID;以及
在发起所述第二传输流的所述第一突发的所述步骤之前,断言所述第二传输流的第二流ID。
6.如权利要求5所述的方法,其特征在于还包括以下步骤:
再次中断所述第一传输流的所述第一突发;
保持所述第一传输流有效;
再次断言所述第二流ID;以及
继续所述第二传输流的所述第一突发。
7.如权利要求5所述的方法,其特征在于,在继续所述第一传输流的所述第一突发的所述步骤之前,还包括以下步骤:
断言第三传输流的第三流ID;
无法接收对所述第三传输流的批准;
不发起所述第三传输流的第一突发;以及
保持所述第三传输流有效。
8.如权利要求1所述的方法,其特征在于还包括以下步骤:
在发起所述第一传输流的所述第一突发的所述步骤之前,断言所述第一传输流的第一流ID;以及
所述主机根据所述第一流ID确定来自所述第一传输流的所述第一突发的所述数据的路由选择。
9.如权利要求1所述的方法,其特征在于还包括以下步骤:
在发起所述第一传输流的所述第一突发的所述步骤之前,断言所述第一传输流的第一流ID;以及
所述主机根据所述第一流ID从多个数据集中确定哪个数据将包含在所述第一传输流中。
10.一种用于管理数据传递的系统,包括:
主机,具有多个流标识(流ID)输入;
数据存储设备,具有与所述流ID输入耦合的多个流ID输出,使得所述数据存储设备配置成断言向所述主机标识多个传输流之一的多个流ID;以及
所述主机配置成根据从所述数据存储设备接收的所述流ID来确定通过所述多个传输流传递的数据的路由选择。
11.如权利要求10所述的系统,其特征在于:
所述数据存储设备包括多个高速缓存,使得所述数据存储设备能够建立和保持所述多个传输流同时有效,其中所述多个传输流在所述主机与所述数据存储设备之间传递数据。
12.如权利要求11所述的系统,其特征在于:
所述主机和数据存储设备利用所述传输流在所述主机与数据存储器之间以数据的子突发来传递数据。
13.如权利要求10所述的系统,其特征在于:
所述数据存储设备配置成断言标识第一传输流的第一流ID,以便发起通过所述第一传输流的数据的第一突发的传递,以及中断所述第一突发,完成数据的第一子突发的传递。
14.如权利要求13所述的系统,其特征在于:
所述数据存储设备还配置成在中断所述第一突发之后保持所述第一传输流有效;以及
所述数据存储设备还配置成断言标识第二传输流的第二流ID,以及发起通过所述第二传输流的数据的第二突发的传递。
15.如权利要求14所述的系统,其特征在于:
所述数据存储设备还配置成中断所述第二突发以完成数据的第二子突发的所述传递,再断言所述第一流ID,以及继续通过所述第一传输流来传递数据的所述第一突发。
16.如权利要求10所述的系统,其特征在于:
所述主机配置成批准所述数据存储设备发起通过所述多个传输流之一的通信。
17.如权利要求10所述的系统,其特征在于:
所述主机配置成发信号通知所述数据存储设备中断通过传输流传递的数据的突发。
18.如权利要求10所述的系统,其特征在于:
所述主机配置成防止所述数据存储设备通过第一传输流传递数据,以及发起通过第二传输流的数据的传递。
19.如权利要求10所述的系统,其特征在于:
所述主机包括缓冲路由器,所述缓冲路由器配置成根据从所述数据存储设备接收的所述流ID来确定通过所述多个传输流传递的数据的路由选择。
20.一种用于提供数据传递控制的设备,包括:
主机,具有用于接收一个或多个流标识(流ID)的部件;以及
用于存储数据的部件包括:
用于断言所述一个或多个流ID以标识一个或多个传输流的部件;
用于保持多个传输流同时有效的部件,其中所述多个传输流中每一个均配置成在所述主机与用于存储数据的所述部件之间传递数据;以及
用于控制数据传递、使得数据在所述主机与用于存储数据的所述部件之间以子突发来传递的部件,其中各个子突发通过所述一个或多个流ID其中之一与所述一个或多个传输流其中之一相关联。
21.如权利要求20所述的设备,其特征在于,用于控制所述数据传递的所述部件配置成发起通过第一传输流的数据的第一突发的传递,以及中断所述第一突发而引起第一子突发的完成,以及用于保持所述传输流有效的所述部件保持所述第一传输流有效。
22.如权利要求21所述的设备,其特征在于,用于控制所述数据传递的所述部件配置成发起通过第二传输流的数据的第二突发的传递,以及中断所述第二突发而引起第二子突发的完成,以及用于保持所述传输流有效的所述部件保持所述第二传输流有效。
23.如权利要求22所述的设备,其特征在于:
用于断言所述一个或多个流ID的所述部件配置成在用于控制所述数据传递的所述部件发起数据的所述第一突发的所述传递之前断言第一流ID;以及
用于断言所述一个或多个流ID的所述部件还配置成在用于控制所述数据传递的所述部件发起数据的所述第二突发的所述传递之前断言第二流ID。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/113,323 US7337232B2 (en) | 2002-03-28 | 2002-03-28 | Method and system for providing and controlling sub-burst data transfers |
US10/113,323 | 2002-03-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1910566A true CN1910566A (zh) | 2007-02-07 |
Family
ID=28453572
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA038117908A Pending CN1910566A (zh) | 2002-03-28 | 2003-03-14 | 提供和控制子突发数据传递的方法和系统 |
Country Status (7)
Country | Link |
---|---|
US (2) | US7337232B2 (zh) |
EP (1) | EP1488325A1 (zh) |
JP (1) | JP2006505023A (zh) |
KR (1) | KR20040101371A (zh) |
CN (1) | CN1910566A (zh) |
AU (1) | AU2003220256A1 (zh) |
WO (1) | WO2003083687A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102301360A (zh) * | 2009-01-29 | 2011-12-28 | 惠普开发有限公司 | 有选择地向多个发送计算机传送外围设备的数据 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004310545A (ja) * | 2003-04-08 | 2004-11-04 | Matsushita Electric Ind Co Ltd | データ送受信装置 |
US7181551B2 (en) | 2003-10-17 | 2007-02-20 | Cisco Technology, Inc. | Backward-compatible parallel DDR bus for use in host-daughtercard interface |
US7725580B1 (en) | 2003-10-31 | 2010-05-25 | Aol Inc. | Location-based regulation of access |
EP1811393B1 (en) * | 2004-08-30 | 2009-03-11 | Magima Digital Information Co., Ltd. | Method and system for data transfer |
US7398335B2 (en) * | 2004-11-22 | 2008-07-08 | Qlogic, Corporation | Method and system for DMA optimization in host bus adapters |
TWI272533B (en) * | 2005-06-17 | 2007-02-01 | Lite On Technology Corp | A data stream buffer |
US7653778B2 (en) | 2006-05-08 | 2010-01-26 | Siliconsystems, Inc. | Systems and methods for measuring the useful life of solid-state storage devices |
US7856516B2 (en) * | 2006-10-27 | 2010-12-21 | Kyocera Mita Corporation | Interfacing incompatible signaling using generic I/O and interrupt routines |
KR100889730B1 (ko) * | 2006-12-01 | 2009-03-24 | 한국전자통신연구원 | 직접 메모리 접근 제어 방법 및 장치 |
US8549236B2 (en) * | 2006-12-15 | 2013-10-01 | Siliconsystems, Inc. | Storage subsystem with multiple non-volatile memory arrays to protect against data losses |
US7596643B2 (en) * | 2007-02-07 | 2009-09-29 | Siliconsystems, Inc. | Storage subsystem with configurable buffer |
JP5230667B2 (ja) * | 2010-01-28 | 2013-07-10 | 三菱電機株式会社 | データ転送装置 |
WO2014045175A1 (en) * | 2012-09-21 | 2014-03-27 | Koninklijke Philips N.V. | Method and apparatus for dynamic address assignment |
US9830239B2 (en) | 2013-01-30 | 2017-11-28 | Hewlett Packard Enterprise Development Lp | Failover in response to failure of a port |
JP2017162399A (ja) * | 2016-03-11 | 2017-09-14 | 東芝メモリ株式会社 | 記憶装置 |
US10812601B2 (en) * | 2017-03-07 | 2020-10-20 | Flash Networks Ltd. | Method and system for signaling and radio connection optimization over a cellular network |
CN107968698B (zh) * | 2017-11-27 | 2021-06-15 | 中国铁道科学研究院集团有限公司通信信号研究所 | 一种基于mvb总线的通用安全通信方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6339794B2 (en) * | 1995-12-08 | 2002-01-15 | Microsoft Corporation | Wire protocol for a media server system |
US5928327A (en) | 1996-08-08 | 1999-07-27 | Wang; Pong-Sheng | System and process for delivering digital data on demand |
US6134596A (en) * | 1997-09-18 | 2000-10-17 | Microsoft Corporation | Continuous media file server system and method for scheduling network resources to play multiple files having different data transmission rates |
US6415326B1 (en) | 1998-09-15 | 2002-07-02 | Microsoft Corporation | Timeline correlation between multiple timeline-altered media streams |
US6360299B1 (en) | 1999-06-30 | 2002-03-19 | International Business Machines Corporation | Extended cache state with prefetched stream ID information |
-
2002
- 2002-03-28 US US10/113,323 patent/US7337232B2/en not_active Expired - Fee Related
-
2003
- 2003-03-14 CN CNA038117908A patent/CN1910566A/zh active Pending
- 2003-03-14 KR KR10-2004-7015388A patent/KR20040101371A/ko not_active Application Discontinuation
- 2003-03-14 WO PCT/US2003/007821 patent/WO2003083687A1/en active Application Filing
- 2003-03-14 JP JP2003581042A patent/JP2006505023A/ja active Pending
- 2003-03-14 AU AU2003220256A patent/AU2003220256A1/en not_active Abandoned
- 2003-03-14 EP EP03716553A patent/EP1488325A1/en not_active Withdrawn
-
2007
- 2007-11-05 US US11/935,294 patent/US7668967B2/en not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102301360A (zh) * | 2009-01-29 | 2011-12-28 | 惠普开发有限公司 | 有选择地向多个发送计算机传送外围设备的数据 |
US8762544B2 (en) | 2009-01-29 | 2014-06-24 | Hewlett-Packard Development Company, L.P. | Selectively communicating data of a peripheral device to plural sending computers |
CN102301360B (zh) * | 2009-01-29 | 2015-08-05 | 惠普开发有限公司 | 有选择地向多个发送计算机传送外围设备的数据 |
Also Published As
Publication number | Publication date |
---|---|
JP2006505023A (ja) | 2006-02-09 |
KR20040101371A (ko) | 2004-12-02 |
US20030188007A1 (en) | 2003-10-02 |
US7337232B2 (en) | 2008-02-26 |
US7668967B2 (en) | 2010-02-23 |
AU2003220256A1 (en) | 2003-10-13 |
EP1488325A1 (en) | 2004-12-22 |
WO2003083687A1 (en) | 2003-10-09 |
US20080059664A1 (en) | 2008-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1910566A (zh) | 提供和控制子突发数据传递的方法和系统 | |
JP4342435B2 (ja) | 少なくとも1つのデータストリームのデータを処理する方法、データ記憶システム及び該システムを使用する方法 | |
CN1294502C (zh) | 统一存储器结构中仲裁的方法与设备 | |
CN1881196A (zh) | 利用外部装置通过通用串行总线控制主机的方法及其系统 | |
CN1922598A (zh) | 用于支持pci桥中的多功能pci设备的延迟事务的方法与装置 | |
KR101135705B1 (ko) | Atapi 스위치 | |
US20070005833A1 (en) | Transmit buffers in connection-oriented interface | |
JP2000507017A (ja) | 複数のデータメモリアレイ用データバッファリングシステム | |
CN101032085A (zh) | 数据交织装置 | |
JPH11242563A (ja) | ディスク媒体アクセスインタフェース装置およびそのアクセス方法およびディスクドライブ装置 | |
JP4827376B2 (ja) | 記憶装置キャッシュメモリマネージメント | |
JP2005513645A6 (ja) | 記憶装置キャッシュメモリマネージメント | |
CN1055556C (zh) | 系统总线软件驱动器 | |
CN113485643B (zh) | 用于数据存取的方法及数据写入的控制器 | |
KR101137575B1 (ko) | 저장 디바이스 | |
US8943237B1 (en) | Performance improvement for attached multi-storage devices | |
CN1265641C (zh) | 用于在声频/视频盘媒体中提供流链接的方法和媒体控制系统 | |
US7016983B2 (en) | System and method for controlling a communication bus | |
JP2569773B2 (ja) | 記憶サブシステム | |
JPH05502316A (ja) | データ記憶サブシステム | |
CN1107269C (zh) | 单scsi设备号下连接多驱动器的光盘库存储系统 | |
CN1584860A (zh) | 指令提供控制装置以及半导体装置 | |
JPH1165772A (ja) | データ転送システムおよびデータ転送方法 | |
CN1460934A (zh) | 加速存储器数据更新增加网络数据传输效率的方法及电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070207 |