JP3529429B2 - データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 - Google Patents
データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法Info
- Publication number
- JP3529429B2 JP3529429B2 JP12934094A JP12934094A JP3529429B2 JP 3529429 B2 JP3529429 B2 JP 3529429B2 JP 12934094 A JP12934094 A JP 12934094A JP 12934094 A JP12934094 A JP 12934094A JP 3529429 B2 JP3529429 B2 JP 3529429B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- bytes
- transmission
- block
- receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/423—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with synchronous protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はデータ送信装置、データ
受信装置、データ伝送装置及びデータ伝送方法に係り、
詳しくは情報機器に内蔵されたインターフェース装置を
データ伝送用のバスで接続し、その伝送用バスにおける
１６ビットのバス線を介した２バイト単位でのデータの
伝送に関する。
受信装置、データ伝送装置及びデータ伝送方法に係り、
詳しくは情報機器に内蔵されたインターフェース装置を
データ伝送用のバスで接続し、その伝送用バスにおける
１６ビットのバス線を介した２バイト単位でのデータの
伝送に関する。
【０００２】
【従来の技術】従来、パーソナルコンピュータ、ハード
ディスク装置等の情報機器はデータ伝送を行うためのイ
ンターフェース装置としてスモールコンピュータシステ
ムインターフェース（ＳＣＳＩ）装置を内蔵している。
これらのＳＣＳＩ装置はＳＣＳＩバスで互いに接続さ
れ、ＳＣＳＩバスを介して複数の情報機器間でデータ伝
送が行われる。このデータ伝送におけるデータセットは
所定数のブロックで構成され、各ブロックは所定のバイ
ト数のデータで構成される。データセットのブロック数
とバイト数との組合せは次の４つが考えられる。２つの
組合せはブロック数が固定であって、バイト数は奇数及
び偶数のものである。残りの２つの組合せはブロック数
が可変（すなわち、１ブロック）であって、バイト数が
奇数又は偶数のものである。
ディスク装置等の情報機器はデータ伝送を行うためのイ
ンターフェース装置としてスモールコンピュータシステ
ムインターフェース（ＳＣＳＩ）装置を内蔵している。
これらのＳＣＳＩ装置はＳＣＳＩバスで互いに接続さ
れ、ＳＣＳＩバスを介して複数の情報機器間でデータ伝
送が行われる。このデータ伝送におけるデータセットは
所定数のブロックで構成され、各ブロックは所定のバイ
ト数のデータで構成される。データセットのブロック数
とバイト数との組合せは次の４つが考えられる。２つの
組合せはブロック数が固定であって、バイト数は奇数及
び偶数のものである。残りの２つの組合せはブロック数
が可変（すなわち、１ブロック）であって、バイト数が
奇数又は偶数のものである。
【０００３】図９は、従来のＳＣＳＩ装置においてＳＣ
ＳＩバスの１６ビットのバス線を介して２バイト単位で
データを転送する場合のフローチャートを示している。
転送すべきデータのバイトはＳＣＳＩバスの下位８ビッ
ト、上位８ビットの順に割り当てられる。
ＳＩバスの１６ビットのバス線を介して２バイト単位で
データを転送する場合のフローチャートを示している。
転送すべきデータのバイトはＳＣＳＩバスの下位８ビッ
ト、上位８ビットの順に割り当てられる。
【０００４】まず、ステップ１０１で転送すべきブロッ
クのバイト数が偶数であるかどうかが判定される。バイ
ト数が偶数であると判定されると、ステップ１１９で１
ブロック分のデータの転送がされる。１ブロックのバイ
ト数が偶数であるため、ＳＣＳＩバスの下位及び上位８
ビットには常に有効なデータが出力される。ステップ１
２０で未転送のブロック数から１が引かれ、ステップ１
２１で未転送のブロック数が０かどうかが判定される。
ステップ１２１でブロック数が０でないと判定される
と、ステップ１１９〜１２１の処理が繰り返し実行され
る。ステップ１２１でブロック数が０であると判定され
ると、データ転送が終了する。
クのバイト数が偶数であるかどうかが判定される。バイ
ト数が偶数であると判定されると、ステップ１１９で１
ブロック分のデータの転送がされる。１ブロックのバイ
ト数が偶数であるため、ＳＣＳＩバスの下位及び上位８
ビットには常に有効なデータが出力される。ステップ１
２０で未転送のブロック数から１が引かれ、ステップ１
２１で未転送のブロック数が０かどうかが判定される。
ステップ１２１でブロック数が０でないと判定される
と、ステップ１１９〜１２１の処理が繰り返し実行され
る。ステップ１２１でブロック数が０であると判定され
ると、データ転送が終了する。
【０００５】また、ステップ１０１でバイト数が奇数で
あると判定されると、ステップ１０２で転送すべきブロ
ック数が奇数かどうかが判定される。ステップ１０２で
ブロック数が偶数であると判定されると、ステップ１１
２でバイト数に１が加算され、ステップ１１３でそれが
１ブロック分のデータとして転送される。ステップ１１
４で未転送のブロック数から１が引かれる。次に、ステ
ップ１１５でバイト数から１が引かれ、ステップ１１６
でそれが１ブロック分のデータとして転送される。ステ
ップ１１７で未転送のブロック数から１が引かれる。ス
テップ１１３及び１１６のデータ転送で２ブロック分の
データが転送される。ステップ１１８において、未転送
のブロック数が０かどうかが判定される。ステップ１１
８でブロック数が０でないと判定されると、ステップ１
１２〜１１８の処理が繰り返し実行される。ステップ１
１８でブロック数が０であると判定されると、データ転
送が終了する。
あると判定されると、ステップ１０２で転送すべきブロ
ック数が奇数かどうかが判定される。ステップ１０２で
ブロック数が偶数であると判定されると、ステップ１１
２でバイト数に１が加算され、ステップ１１３でそれが
１ブロック分のデータとして転送される。ステップ１１
４で未転送のブロック数から１が引かれる。次に、ステ
ップ１１５でバイト数から１が引かれ、ステップ１１６
でそれが１ブロック分のデータとして転送される。ステ
ップ１１７で未転送のブロック数から１が引かれる。ス
テップ１１３及び１１６のデータ転送で２ブロック分の
データが転送される。ステップ１１８において、未転送
のブロック数が０かどうかが判定される。ステップ１１
８でブロック数が０でないと判定されると、ステップ１
１２〜１１８の処理が繰り返し実行される。ステップ１
１８でブロック数が０であると判定されると、データ転
送が終了する。
【０００６】さらに、前記ステップ１０２でブロック数
が奇数であると判定されると、ステップ１０３でブロッ
ク数が１であるかどうかが判定される。ステップ１０３
でブロック数が１であると判定されると、ステップ１０
４でブロック数から１が引かれる。ステップ１０５で１
ブロック分のデータが転送され、データ転送が終了す
る。
が奇数であると判定されると、ステップ１０３でブロッ
ク数が１であるかどうかが判定される。ステップ１０３
でブロック数が１であると判定されると、ステップ１０
４でブロック数から１が引かれる。ステップ１０５で１
ブロック分のデータが転送され、データ転送が終了す
る。
【０００７】ステップ１０３でブロック数が１でないと
判定されると、ステップ１０６でバイト数に１が加算さ
れ、ステップ１０７でそれが１ブロック分のデータとし
て転送される。ステップ１０８で未転送のブロック数か
ら１が引かれる。次に、ステップ１０９でバイト数から
１が引かれ、ステップ１１０でそれが１ブロック分のデ
ータとして転送される。ステップ１１１で未転送のブロ
ック数から１が引かれる。ステップ１０７及び１１０の
データ転送で２ブロック分のデータが転送される。
判定されると、ステップ１０６でバイト数に１が加算さ
れ、ステップ１０７でそれが１ブロック分のデータとし
て転送される。ステップ１０８で未転送のブロック数か
ら１が引かれる。次に、ステップ１０９でバイト数から
１が引かれ、ステップ１１０でそれが１ブロック分のデ
ータとして転送される。ステップ１１１で未転送のブロ
ック数から１が引かれる。ステップ１０７及び１１０の
データ転送で２ブロック分のデータが転送される。
【０００８】この後、ステップ１０３に戻り、未転送の
ブロック数が１でない場合にはステップ１０３〜１１１
の処理が繰り返し実行される。転送すべきブロック数が
奇数であるため、ステップ１０３〜１１１の繰り返しに
よって、最後に１ブロックが残る。従って、ステップ１
０３でブロック数が１であると判定され、ステップ１０
４でブロック数から１が引かれる。ステップ１０５で１
ブロック分のデータが転送され、データ転送が終了す
る。
ブロック数が１でない場合にはステップ１０３〜１１１
の処理が繰り返し実行される。転送すべきブロック数が
奇数であるため、ステップ１０３〜１１１の繰り返しに
よって、最後に１ブロックが残る。従って、ステップ１
０３でブロック数が１であると判定され、ステップ１０
４でブロック数から１が引かれる。ステップ１０５で１
ブロック分のデータが転送され、データ転送が終了す
る。
【０００９】例えば、転送すべきデータの１ブロックが
奇数バイト（５バイト）で構成され、かつ、ブロック数
が１（ブロック数が可変）であるとする。この場合、以
下の表１に示すように、３度の転送が必要になる。この
ブロックの１度目の転送において、バイトＢ１，Ｂ２が
ＳＣＳＩバスの下位及び上位ビットに出力され、２度目
の転送において、バイトＢ３，Ｂ４がＳＣＳＩバスの下
位及び上位ビットに出力される。さらに、このブロック
の３度目の転送において、ブロックの最後のバイトＢ５
がＳＣＳＩバスの下位ビットに出力されるとともに、デ
ータとして無効なダミーデータＸ０が上位ビットに出力
される。表１において、太線枠がブロックである。
奇数バイト（５バイト）で構成され、かつ、ブロック数
が１（ブロック数が可変）であるとする。この場合、以
下の表１に示すように、３度の転送が必要になる。この
ブロックの１度目の転送において、バイトＢ１，Ｂ２が
ＳＣＳＩバスの下位及び上位ビットに出力され、２度目
の転送において、バイトＢ３，Ｂ４がＳＣＳＩバスの下
位及び上位ビットに出力される。さらに、このブロック
の３度目の転送において、ブロックの最後のバイトＢ５
がＳＣＳＩバスの下位ビットに出力されるとともに、デ
ータとして無効なダミーデータＸ０が上位ビットに出力
される。表１において、太線枠がブロックである。
【００１０】
【表１】
【００１１】また、転送すべきデータの１ブロックが奇
数バイト（５バイト）で構成され、かつ、ブロック数が
３以上の奇数（ブロック数が固定）とする。この場合に
も、最後の１ブロックの転送において、前記と同様に表
１に示すように、３度目の転送において、ブロックの最
後のバイトＢ５がＳＣＳＩバスの下位ビットに出力され
るとともに、データとして無効なダミーデータＸ０が上
位ビットに出力される。
数バイト（５バイト）で構成され、かつ、ブロック数が
３以上の奇数（ブロック数が固定）とする。この場合に
も、最後の１ブロックの転送において、前記と同様に表
１に示すように、３度目の転送において、ブロックの最
後のバイトＢ５がＳＣＳＩバスの下位ビットに出力され
るとともに、データとして無効なダミーデータＸ０が上
位ビットに出力される。
【００１２】
【発明が解決しようとする課題】従って、従来のＳＣＳ
Ｉ装置におけるデータ転送方法では、奇数ブロックから
なり、かつ、ブロックが奇数バイトからなるデータセッ
トが繰り返し送信される時、データセット毎に最後の１
ブロックの転送においてダミーデータが出力されてしま
う。そのため、データ転送の効率が低下してしまう。ま
た、受信側のＳＣＳＩ装置では、このダミーデータを無
効なデータとして除去する処理が必要となる。
Ｉ装置におけるデータ転送方法では、奇数ブロックから
なり、かつ、ブロックが奇数バイトからなるデータセッ
トが繰り返し送信される時、データセット毎に最後の１
ブロックの転送においてダミーデータが出力されてしま
う。そのため、データ転送の効率が低下してしまう。ま
た、受信側のＳＣＳＩ装置では、このダミーデータを無
効なデータとして除去する処理が必要となる。
【００１３】また、従来のＳＣＳＩ装置におけるデータ
転送では、図９に示すようにステップ数が多くなり、処
理が複雑になる。本発明は上記問題点を解決するために
なされたものであって、その目的は、２バイト単位のデ
ータの伝送において、無効なデータの出力をなくしてデ
ータ伝送の効率を向上できるデータ送信装置、データ受
信装置、データ伝送装置及びデータ伝送方法を提供する
ことにある。
転送では、図９に示すようにステップ数が多くなり、処
理が複雑になる。本発明は上記問題点を解決するために
なされたものであって、その目的は、２バイト単位のデ
ータの伝送において、無効なデータの出力をなくしてデ
ータ伝送の効率を向上できるデータ送信装置、データ受
信装置、データ伝送装置及びデータ伝送方法を提供する
ことにある。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め、請求項１の発明は、それぞれ所定のバイト数のデー
タで構成された複数のデータセットを送信するデータ送
信装置において、送信すべきデータセットのデータを記
憶する送信用記憶手段と、前記送信用記憶手段に記憶さ
れたデータを２バイト単位で送信する送信手段と、前記
送信手段から送信されるデータのバイト数をカウントす
るバイトカウンタと、前記送信用記憶手段に記憶された
データセットのデータのバイト数が奇数である場合には
最後の１バイトのデータの送信を行わないで該送信用記
憶手段に残るようにし、該データセットにおける前記１
バイトのデータを、後に続くデータセットにおけるデー
タに含めることによって送信されるデータのバイト数が
偶数になるように送信されるデータのバイト数を変更す
る送信用変更手段とを備えている。
め、請求項１の発明は、それぞれ所定のバイト数のデー
タで構成された複数のデータセットを送信するデータ送
信装置において、送信すべきデータセットのデータを記
憶する送信用記憶手段と、前記送信用記憶手段に記憶さ
れたデータを２バイト単位で送信する送信手段と、前記
送信手段から送信されるデータのバイト数をカウントす
るバイトカウンタと、前記送信用記憶手段に記憶された
データセットのデータのバイト数が奇数である場合には
最後の１バイトのデータの送信を行わないで該送信用記
憶手段に残るようにし、該データセットにおける前記１
バイトのデータを、後に続くデータセットにおけるデー
タに含めることによって送信されるデータのバイト数が
偶数になるように送信されるデータのバイト数を変更す
る送信用変更手段とを備えている。
【００１５】請求項２の発明は、データセットは、所定
のバイト数のデータからなるブロックを所定数含み、前
記送信手段によって送信されたデータのバイト数が前記
送信用変更手段によって変更されたデータのバイト数に
達したときに１ブロック分の送信を終了させる送信制御
手段と、送信が終了したブロック数をカウントするブロ
ックカウンタと、を備えている。
のバイト数のデータからなるブロックを所定数含み、前
記送信手段によって送信されたデータのバイト数が前記
送信用変更手段によって変更されたデータのバイト数に
達したときに１ブロック分の送信を終了させる送信制御
手段と、送信が終了したブロック数をカウントするブロ
ックカウンタと、を備えている。
【００１６】請求項３の発明は、送信用変更手段は、送
信すべきブロックのバイト数を保持する第１の送信用保
持手段と、ブロックの送信の開始時において、該ブロッ
クに先行するブロックの最後のデータが前記送信用記憶
手段に残っているかどうかの有無情報を保持する第２の
送信用保持手段と、第１の送信用保持手段に保持された
ブロックのバイト数が奇数であるか否かを判定する送信
用判定手段と、送信用判定手段において奇数であると判
定された場合には、第２の送信用保持手段の有無情報を
反転させてブロックの送信の終了時における該ブロック
の最後のデータの有無情報として設定する第１の送信用
設定手段と、送信用判定手段において奇数であると判定
された場合には、第２の送信用保持手段の情報が有りの
ときにはバイトカウンタのバイト数を１加算した値に変
更し、該第２の送信用保持手段の情報が無しのときには
バイトカウンタのバイト数を１減算した値に変更する第
２の送信用設定手段とを有する。
信すべきブロックのバイト数を保持する第１の送信用保
持手段と、ブロックの送信の開始時において、該ブロッ
クに先行するブロックの最後のデータが前記送信用記憶
手段に残っているかどうかの有無情報を保持する第２の
送信用保持手段と、第１の送信用保持手段に保持された
ブロックのバイト数が奇数であるか否かを判定する送信
用判定手段と、送信用判定手段において奇数であると判
定された場合には、第２の送信用保持手段の有無情報を
反転させてブロックの送信の終了時における該ブロック
の最後のデータの有無情報として設定する第１の送信用
設定手段と、送信用判定手段において奇数であると判定
された場合には、第２の送信用保持手段の情報が有りの
ときにはバイトカウンタのバイト数を１加算した値に変
更し、該第２の送信用保持手段の情報が無しのときには
バイトカウンタのバイト数を１減算した値に変更する第
２の送信用設定手段とを有する。
【００１７】請求項４の発明は、それぞれ所定のバイト
数のデータで構成された複数のデータセットを受信する
データ受信装置において、データを２バイト単位で受信
する受信手段と、前記受信手段からのデータを記憶する
受信用記憶手段と、前記受信手段によって受信されるデ
ータのバイト数をカウントするバイトカウンタと、前記
受信用記憶手段から出力されるデータセットのデータの
バイト数が奇数である場合には最後の１バイトのデータ
の出力を行わないで該受信用記憶手段に残るようにし、
該データセットにおける前記１バイトのデータを、後に
くるデータセットにおけるデータに含めることによって
出力されるデータのバイト数が偶数になるように出力さ
れるデータのバイト数を変更する受信用変更手段とを備
えている。
数のデータで構成された複数のデータセットを受信する
データ受信装置において、データを２バイト単位で受信
する受信手段と、前記受信手段からのデータを記憶する
受信用記憶手段と、前記受信手段によって受信されるデ
ータのバイト数をカウントするバイトカウンタと、前記
受信用記憶手段から出力されるデータセットのデータの
バイト数が奇数である場合には最後の１バイトのデータ
の出力を行わないで該受信用記憶手段に残るようにし、
該データセットにおける前記１バイトのデータを、後に
くるデータセットにおけるデータに含めることによって
出力されるデータのバイト数が偶数になるように出力さ
れるデータのバイト数を変更する受信用変更手段とを備
えている。
【００１８】請求項５の発明は、データセットは、所定
のバイト数のデータからなるブロックを所定数含み、前
記受信用記憶手段から出力されるデータのバイト数が前
記受信用変更手段によって変更されたデータのバイト数
に達したときに１ブロック分の受信を終了させる受信制
御手段と、受信が終了したブロック数をカウントするブ
ロックカウンタと、を備えている。
のバイト数のデータからなるブロックを所定数含み、前
記受信用記憶手段から出力されるデータのバイト数が前
記受信用変更手段によって変更されたデータのバイト数
に達したときに１ブロック分の受信を終了させる受信制
御手段と、受信が終了したブロック数をカウントするブ
ロックカウンタと、を備えている。
【００１９】請求項６の発明は、受信用変更手段は、受
信すべきブロックのバイト数を保持する第１の受信用保
持手段と、ブロックの受信の開始時において、該ブロッ
クに先行するブロックの最後のデータが前記受信用記憶
手段に残っているかどうかの有無情報を保持する第２の
受信用保持手段と、第１の受信用保持手段に保持された
ブロックのバイト数が奇数であるか否かを判定する受信
用判定手段と、受信用判定手段において奇数であると判
定された場合には、前記第２の受信用保持手段の有無情
報を反転させてブロックの受信の終了時における該ブロ
ックの最後のデータの有無情報として設定する第１の受
信用設定手段と、受信用判定手段において奇数であると
判定された場合には、第２の受信用保持手段の情報が有
りのときには前記バイトカウンタのバイト数を１減算し
た値に変更する第２の受信用設定手段とを有する。
信すべきブロックのバイト数を保持する第１の受信用保
持手段と、ブロックの受信の開始時において、該ブロッ
クに先行するブロックの最後のデータが前記受信用記憶
手段に残っているかどうかの有無情報を保持する第２の
受信用保持手段と、第１の受信用保持手段に保持された
ブロックのバイト数が奇数であるか否かを判定する受信
用判定手段と、受信用判定手段において奇数であると判
定された場合には、前記第２の受信用保持手段の有無情
報を反転させてブロックの受信の終了時における該ブロ
ックの最後のデータの有無情報として設定する第１の受
信用設定手段と、受信用判定手段において奇数であると
判定された場合には、第２の受信用保持手段の情報が有
りのときには前記バイトカウンタのバイト数を１減算し
た値に変更する第２の受信用設定手段とを有する。
【００２０】請求項７の発明は、請求項１〜請求項３の
うち何れか一項に記載のデータ送信装置と、請求項４〜
請求項６のうち何れか一項に記載のデータ受信装置とを
備えるデータ伝送装置を要旨とする。
うち何れか一項に記載のデータ送信装置と、請求項４〜
請求項６のうち何れか一項に記載のデータ受信装置とを
備えるデータ伝送装置を要旨とする。
【００２１】請求項８の発明は、それぞれ所定のバイト
数のデータで構成された複数のデータセットを２バイト
単位で送信するデータ送信方法において、送信すべきデ
ータセットのデータを送信用記憶手段に記憶し、前記送
信用記憶手段に記憶されたデータセットのデータのバイ
ト数が奇数である場合には最後の１バイトのデータの送
信を行わないで該送信用記憶手段に残るようにし、該デ
ータセットにおける前記１バイトのデータを、後に続く
データセットにおけるデータに含めることによって送信
されるデータのバイト数が偶数になるように送信される
データのバイト数を変更する。
数のデータで構成された複数のデータセットを２バイト
単位で送信するデータ送信方法において、送信すべきデ
ータセットのデータを送信用記憶手段に記憶し、前記送
信用記憶手段に記憶されたデータセットのデータのバイ
ト数が奇数である場合には最後の１バイトのデータの送
信を行わないで該送信用記憶手段に残るようにし、該デ
ータセットにおける前記１バイトのデータを、後に続く
データセットにおけるデータに含めることによって送信
されるデータのバイト数が偶数になるように送信される
データのバイト数を変更する。
【００２２】請求項９の発明は、それぞれ所定のバイト
数のデータで構成された複数のデータセットを２バイト
単位で受信するデータ受信方法において、受信したデー
タを受信用記憶手段に記憶し、前記受信用記憶手段から
出力されるデータセットのデータのバイト数が奇数であ
る場合には最後の１バイトのデータの出力を行わないで
該受信用記憶手段に残るようにし、該データセットにお
ける前記１バイトのデータを、後にくるデータセットに
おけるデータに含めることによって出力されるデータの
バイト数が偶数になるように出力されるデータのバイト
数を変更する。請求項１０の発明は、それぞれ所定のバ
イト数のデータで構成された複数のデータセットを送信
するデータ送信装置において、前記データセットは、所
定のバイト数のデータからなるブロックを所定数含み、
送信すべきデータセットのデータを記憶する送信用記憶
手段と、前記送信用記憶手段に記憶されたデータを２バ
イト単位で送信する送信手段と、前記送信手段から送信
されるデータのバイト数をカウントするバイトカウンタ
と、前記送信用記憶手段に記憶されたデータセットのデ
ータのバイト数が奇数である場合には最後の１バイトの
データの送信を行わないで該送信用記憶手段に残るよう
にし、該データセットの後に続くデータセットにおいて
前記１バイトのデータを含めて送信されるデータのバイ
ト数が偶数になるように送信されるデータのバイト数を
変更する送信用変更手段と、前記送信手段によって送信
されたデータのバイト数が前記送信用変更手段によって
変更されたデータのバイト数に達したときに１ブロック
分の送信を終了させる送信制御手段と、送信が終了した
ブロック数をカウントするブロックカウンタとを有す
る。請求項１１の発明は、前記送信用変更手段は、送信
すべきブロックのバイト数を保持する第１の送信用保持
手段と、ブロックの送信の開始時において、該ブロック
に先行するブロックの最後のデータが前記送信用記憶手
段に残っているかどうかの有無情報を保持する第２の送
信用保持手段と、前記第１の送信用保持手段に保持され
たブロックのバイト数が奇数であるか否かを判定する送
信用判定手段と、前記送信用判定手段において奇数であ
ると判定された場合には、前記第２の送信用保持手段の
有無情報を反転させてブロックの送信の終了時における
該ブロックの最後のデータの有無情報として設定する第
１の送信用設定手段と、前記送信用判定手段において奇
数であると判定された場合には、前記第２の送信用保持
手段の情報が有りのときには前記バイトカウンタのバイ
ト数を１加算した値に変更し、該第２の送信用保持手段
の情報が無しのときには該バイトカウンタのバイト数を
１減算した値に変更する第２の送信用設定手段とを有す
る。請求項１２の発明は、それぞれ所定のバイト数のデ
ータで構成された複数のデータセットを受信するデータ
受信装置において、前記データセットは、所定のバイト
数のデータからなるブロックを所定数含み、データを２
バイト単位で受信する受信手段と、前記受信手段からの
データを記憶する受信用記憶手段と、前記受信手段によ
って受信されるデータのバイト数をカウントするバイト
カウンタと、前記受信用記憶手段から出力されるデータ
セットのデータのバイト数が奇数である場合には最後の
１バイトのデータの出力を行わないで該受信用記憶手段
に残るようにし、該データセットの後にくるデータセッ
トにおいて前記１バイトのデータを含めて出力されるデ
ータのバイト数が偶数になるように出力されるデータの
バイト数を変更する受信用変更手段と、前記受信用記憶
手段から出力されるデータのバイト数が前記受信用変更
手段によって変更されたデータのバイト数に達したとき
に１ブロック分の受信を終了させる受信制御手段と、受
信が終了したブロック数をカウントするブロックカウン
タとを有する。請求項１３の発明は、前記受信用変更手
段は、受信すべきブロックのバイト数を保持する第１の
受信用保持手段と、ブロックの受信の開始時において、
該ブロックに先行するブロックの最後のデータが前記受
信用記憶手段に残っているかどうかの有無情報を保持す
る第２の受信用保持手段と、前記第１の受信用保持手段
に保持されたブロックのバイト数が奇数であるか否かを
判定する受信用判定手段と、前記受信用判定手段におい
て奇数であると判定された場合には、前記第２の受信用
保持手段の有無情報を反転させてブロックの受信の終了
時における該ブロックの最後のデータの有無情報として
設定する第１の受信用設 定手段と、前記受信用判定手段
において奇数であると判定された場合には、前記第２の
受信用保持手段の情報が有りのときには前記バイトカウ
ンタのバイト数を１減算した値に変更する第２の受信用
設定手段とを有する。請求項１４の発明は、請求項１０
または請求項１１に記載のデータ送信装置と、請求項１
２または請求項１３に記載のデータ受信装置とを備えて
いる。
数のデータで構成された複数のデータセットを２バイト
単位で受信するデータ受信方法において、受信したデー
タを受信用記憶手段に記憶し、前記受信用記憶手段から
出力されるデータセットのデータのバイト数が奇数であ
る場合には最後の１バイトのデータの出力を行わないで
該受信用記憶手段に残るようにし、該データセットにお
ける前記１バイトのデータを、後にくるデータセットに
おけるデータに含めることによって出力されるデータの
バイト数が偶数になるように出力されるデータのバイト
数を変更する。請求項１０の発明は、それぞれ所定のバ
イト数のデータで構成された複数のデータセットを送信
するデータ送信装置において、前記データセットは、所
定のバイト数のデータからなるブロックを所定数含み、
送信すべきデータセットのデータを記憶する送信用記憶
手段と、前記送信用記憶手段に記憶されたデータを２バ
イト単位で送信する送信手段と、前記送信手段から送信
されるデータのバイト数をカウントするバイトカウンタ
と、前記送信用記憶手段に記憶されたデータセットのデ
ータのバイト数が奇数である場合には最後の１バイトの
データの送信を行わないで該送信用記憶手段に残るよう
にし、該データセットの後に続くデータセットにおいて
前記１バイトのデータを含めて送信されるデータのバイ
ト数が偶数になるように送信されるデータのバイト数を
変更する送信用変更手段と、前記送信手段によって送信
されたデータのバイト数が前記送信用変更手段によって
変更されたデータのバイト数に達したときに１ブロック
分の送信を終了させる送信制御手段と、送信が終了した
ブロック数をカウントするブロックカウンタとを有す
る。請求項１１の発明は、前記送信用変更手段は、送信
すべきブロックのバイト数を保持する第１の送信用保持
手段と、ブロックの送信の開始時において、該ブロック
に先行するブロックの最後のデータが前記送信用記憶手
段に残っているかどうかの有無情報を保持する第２の送
信用保持手段と、前記第１の送信用保持手段に保持され
たブロックのバイト数が奇数であるか否かを判定する送
信用判定手段と、前記送信用判定手段において奇数であ
ると判定された場合には、前記第２の送信用保持手段の
有無情報を反転させてブロックの送信の終了時における
該ブロックの最後のデータの有無情報として設定する第
１の送信用設定手段と、前記送信用判定手段において奇
数であると判定された場合には、前記第２の送信用保持
手段の情報が有りのときには前記バイトカウンタのバイ
ト数を１加算した値に変更し、該第２の送信用保持手段
の情報が無しのときには該バイトカウンタのバイト数を
１減算した値に変更する第２の送信用設定手段とを有す
る。請求項１２の発明は、それぞれ所定のバイト数のデ
ータで構成された複数のデータセットを受信するデータ
受信装置において、前記データセットは、所定のバイト
数のデータからなるブロックを所定数含み、データを２
バイト単位で受信する受信手段と、前記受信手段からの
データを記憶する受信用記憶手段と、前記受信手段によ
って受信されるデータのバイト数をカウントするバイト
カウンタと、前記受信用記憶手段から出力されるデータ
セットのデータのバイト数が奇数である場合には最後の
１バイトのデータの出力を行わないで該受信用記憶手段
に残るようにし、該データセットの後にくるデータセッ
トにおいて前記１バイトのデータを含めて出力されるデ
ータのバイト数が偶数になるように出力されるデータの
バイト数を変更する受信用変更手段と、前記受信用記憶
手段から出力されるデータのバイト数が前記受信用変更
手段によって変更されたデータのバイト数に達したとき
に１ブロック分の受信を終了させる受信制御手段と、受
信が終了したブロック数をカウントするブロックカウン
タとを有する。請求項１３の発明は、前記受信用変更手
段は、受信すべきブロックのバイト数を保持する第１の
受信用保持手段と、ブロックの受信の開始時において、
該ブロックに先行するブロックの最後のデータが前記受
信用記憶手段に残っているかどうかの有無情報を保持す
る第２の受信用保持手段と、前記第１の受信用保持手段
に保持されたブロックのバイト数が奇数であるか否かを
判定する受信用判定手段と、前記受信用判定手段におい
て奇数であると判定された場合には、前記第２の受信用
保持手段の有無情報を反転させてブロックの受信の終了
時における該ブロックの最後のデータの有無情報として
設定する第１の受信用設 定手段と、前記受信用判定手段
において奇数であると判定された場合には、前記第２の
受信用保持手段の情報が有りのときには前記バイトカウ
ンタのバイト数を１減算した値に変更する第２の受信用
設定手段とを有する。請求項１４の発明は、請求項１０
または請求項１１に記載のデータ送信装置と、請求項１
２または請求項１３に記載のデータ受信装置とを備えて
いる。
【００２３】
【００２４】
【作用】請求項１及び請求項８の発明では、送信用記憶
手段に記憶されたデータセットのデータのバイト数が奇
数である場合には最後の１バイトのデータの送信を行わ
ないで該送信用記憶手段に残るようにし、該データセッ
トの後に続くデータセットにおいて前記１バイトのデー
タを含めて送信されるデータのバイト数が偶数になるよ
うに送信されるデータのバイト数が変更される。その変
更されたバイト数に基づいてデータセットのデータの送
信が行われるため、有効なデータの送信のみが行われ
る。その結果、データセットの送信の終了時において、
無効なデータが送信されることはなく、データの送信の
効率が向上される。
手段に記憶されたデータセットのデータのバイト数が奇
数である場合には最後の１バイトのデータの送信を行わ
ないで該送信用記憶手段に残るようにし、該データセッ
トの後に続くデータセットにおいて前記１バイトのデー
タを含めて送信されるデータのバイト数が偶数になるよ
うに送信されるデータのバイト数が変更される。その変
更されたバイト数に基づいてデータセットのデータの送
信が行われるため、有効なデータの送信のみが行われ
る。その結果、データセットの送信の終了時において、
無効なデータが送信されることはなく、データの送信の
効率が向上される。
【００２５】請求項２、１０の発明では、データセット
を構成する各ブロックについて、送信用記憶手段に記憶
されたブロックのデータのバイト数が奇数である場合に
は最後の１バイトのデータの送信を行わないで該送信用
記憶手段に残るようにし、該ブロックの後に続くブロッ
クにおいて前記１バイトのデータを含めて送信されるデ
ータのバイト数が偶数になるように変更される。その変
更されたバイト数に基づいて各ブロックのデータの送信
が行われる。その結果、データセットの送信の終了時に
おいて、無効なデータが送信されることはなく、データ
の送信の効率が向上される。
を構成する各ブロックについて、送信用記憶手段に記憶
されたブロックのデータのバイト数が奇数である場合に
は最後の１バイトのデータの送信を行わないで該送信用
記憶手段に残るようにし、該ブロックの後に続くブロッ
クにおいて前記１バイトのデータを含めて送信されるデ
ータのバイト数が偶数になるように変更される。その変
更されたバイト数に基づいて各ブロックのデータの送信
が行われる。その結果、データセットの送信の終了時に
おいて、無効なデータが送信されることはなく、データ
の送信の効率が向上される。
【００２６】請求項３、１１の発明では、送信用記憶手
段に記憶されたブロックのデータのバイト数が奇数であ
る場合には該ブロックのデータの最後の１バイトのデー
タの送信を行わないで該送信用記憶手段に残るようにし
てブロックの送信が終了する。そのため、データセット
の最後のブロックの最後の１バイトのデータが送信用記
憶手段に残された状態でそのデータセットのデータの送
信が終了される。
段に記憶されたブロックのデータのバイト数が奇数であ
る場合には該ブロックのデータの最後の１バイトのデー
タの送信を行わないで該送信用記憶手段に残るようにし
てブロックの送信が終了する。そのため、データセット
の最後のブロックの最後の１バイトのデータが送信用記
憶手段に残された状態でそのデータセットのデータの送
信が終了される。
【００２７】請求項４及び請求項９の発明では、受信用
記憶手段から出力されるデータセットのデータのバイト
数が奇数である場合には最後の１バイトのデータの出力
を行わないで該受信用記憶手段に残るようにし、該デー
タセットの後にくるデータセットにおいて前記１バイト
のデータを含めて出力されるデータのバイト数が偶数に
なるように出力されるデータのバイト数が変更される。
このとき受信用記憶手段に受信されたバイト数は受信す
べきデータセットのデータのバイト数よりも１バイト多
くなる。そのため、各データセットの受信の終了時に受
信すべきデータセットが確実に受信される。
記憶手段から出力されるデータセットのデータのバイト
数が奇数である場合には最後の１バイトのデータの出力
を行わないで該受信用記憶手段に残るようにし、該デー
タセットの後にくるデータセットにおいて前記１バイト
のデータを含めて出力されるデータのバイト数が偶数に
なるように出力されるデータのバイト数が変更される。
このとき受信用記憶手段に受信されたバイト数は受信す
べきデータセットのデータのバイト数よりも１バイト多
くなる。そのため、各データセットの受信の終了時に受
信すべきデータセットが確実に受信される。
【００２８】請求項５、１２の発明では、データセット
を構成する各ブロックについて、受信用記憶手段から出
力されるブロックのデータのバイト数が奇数である場合
には最後の１バイトのデータの出力を行わないで該受信
用記憶手段に残るようにし、該ブロックの後にくるブロ
ックにおいて出力されるデータのバイト数が変更され
る。その変更されたバイト数に基づいて各ブロックのデ
ータの受信が行われる。
を構成する各ブロックについて、受信用記憶手段から出
力されるブロックのデータのバイト数が奇数である場合
には最後の１バイトのデータの出力を行わないで該受信
用記憶手段に残るようにし、該ブロックの後にくるブロ
ックにおいて出力されるデータのバイト数が変更され
る。その変更されたバイト数に基づいて各ブロックのデ
ータの受信が行われる。
【００２９】請求項６、１３の発明では、各ブロックの
受信の終了時において、受信用記憶手段から出力される
ブロックのデータのバイト数が奇数である場合には該ブ
ロックのデータの最後の１バイトのデータの出力を行わ
ないで該受信用記憶手段に残るようにしてブロックの受
信が終了する。そのため、受信すべきブロックが確実に
受信され、受信すべきデータセットが確実に受信され
る。
受信の終了時において、受信用記憶手段から出力される
ブロックのデータのバイト数が奇数である場合には該ブ
ロックのデータの最後の１バイトのデータの出力を行わ
ないで該受信用記憶手段に残るようにしてブロックの受
信が終了する。そのため、受信すべきブロックが確実に
受信され、受信すべきデータセットが確実に受信され
る。
【００３０】請求項７の発明では、請求項１〜請求項３
のうち何れか一項に記載のデータ送信装置及び請求項４
〜請求項６のうち何れか一項に記載のデータ受信装置と
同様の作用を奏する。請求項１４の発明は、請求項１０
または請求項１１に記載のデータ送信装置及び請求項１
２または請求項１３に記載のデータ受信装置と同様の作
用を奏する。
のうち何れか一項に記載のデータ送信装置及び請求項４
〜請求項６のうち何れか一項に記載のデータ受信装置と
同様の作用を奏する。請求項１４の発明は、請求項１０
または請求項１１に記載のデータ送信装置及び請求項１
２または請求項１３に記載のデータ受信装置と同様の作
用を奏する。
【００３１】
【実施例】以下、本発明を具体化した一実施例を図１〜
図８に従って説明する。図２にはデータ伝送システムが
示されている。この伝送システムはハードディスク装置
１、レーザプリンタ２及びパーソナルコンピュータ３を
備えている。ディスク装置１、プリンタ２及びコンピュ
ータ３はデータ転送を行うためのＳＣＳＩ装置５〜７を
それぞれ内蔵している。ＳＣＳＩ装置５〜７はＳＣＳＩ
バス４を介して互いに接続されている。
図８に従って説明する。図２にはデータ伝送システムが
示されている。この伝送システムはハードディスク装置
１、レーザプリンタ２及びパーソナルコンピュータ３を
備えている。ディスク装置１、プリンタ２及びコンピュ
ータ３はデータ転送を行うためのＳＣＳＩ装置５〜７を
それぞれ内蔵している。ＳＣＳＩ装置５〜７はＳＣＳＩ
バス４を介して互いに接続されている。
【００３２】図３に示すように、パーソナルコンピュー
タ３はＭＰＵ１１、プログラムを記憶したＲＯＭ１２、
データを記憶するためのＲＡＭ１３、ＳＣＳＩ装置７及
びダイレクトメモリアクセスコントローラ（ＤＭＡＣ）
１４を備えている。ＭＰＵ１１、ＲＯＭ１２、ＲＡＭ１
３、ＳＣＳＩ装置７及びＤＭＡＣ１４はＭＰＵバス１５
を介して互いに接続されている。
タ３はＭＰＵ１１、プログラムを記憶したＲＯＭ１２、
データを記憶するためのＲＡＭ１３、ＳＣＳＩ装置７及
びダイレクトメモリアクセスコントローラ（ＤＭＡＣ）
１４を備えている。ＭＰＵ１１、ＲＯＭ１２、ＲＡＭ１
３、ＳＣＳＩ装置７及びＤＭＡＣ１４はＭＰＵバス１５
を介して互いに接続されている。
【００３３】ＭＰＵ１１はＲＯＭ１２のプログラムに基
づいてデータ転送のための処理を含む種々の処理を実行
する。データ転送において、ＭＰＵ１１は送信又は受信
すべきデータセットを構成するブロック数及びブロック
を構成するバイト数をＳＣＳＩ装置７に出力する。
づいてデータ転送のための処理を含む種々の処理を実行
する。データ転送において、ＭＰＵ１１は送信又は受信
すべきデータセットを構成するブロック数及びブロック
を構成するバイト数をＳＣＳＩ装置７に出力する。
【００３４】コンピュータ３がデータを送信する際、例
えば、ＭＰＵ１１は図５，６に示すように、ＲＡＭ１３
からデータを１バイト単位で読み出してＳＣＳＩ装置７
に出力する。このとき、ＭＰＵ１１は各１バイトのデー
タに同期したＬレベルの書込信号バーＷＲと、書込信号
バーＷＲの２サイクル毎にＬレベルとなる切換信号バー
ＢＨＥとをＳＣＳＩ装置７に出力する。切換信号バーＢ
ＨＥがＨレベルであると、そのときの１バイトのデータ
は下位側のデータＤ７〜Ｄ０としてＳＣＳＩ装置７に出
力される。切換信号バーＢＨＥがＬレベルであると、そ
のときの１バイトのデータは上位側のデータＤ１５〜Ｄ
８としてＳＣＳＩ装置７に出力される。
えば、ＭＰＵ１１は図５，６に示すように、ＲＡＭ１３
からデータを１バイト単位で読み出してＳＣＳＩ装置７
に出力する。このとき、ＭＰＵ１１は各１バイトのデー
タに同期したＬレベルの書込信号バーＷＲと、書込信号
バーＷＲの２サイクル毎にＬレベルとなる切換信号バー
ＢＨＥとをＳＣＳＩ装置７に出力する。切換信号バーＢ
ＨＥがＨレベルであると、そのときの１バイトのデータ
は下位側のデータＤ７〜Ｄ０としてＳＣＳＩ装置７に出
力される。切換信号バーＢＨＥがＬレベルであると、そ
のときの１バイトのデータは上位側のデータＤ１５〜Ｄ
８としてＳＣＳＩ装置７に出力される。
【００３５】また、コンピュータ３がデータを受信する
際、例えば、ＭＰＵ１１は図７，８に示すように、ＳＣ
ＳＩ装置７から１バイト単位でデータを読み出すために
所定周期でＬレベルの読出信号バーＲＤをＳＣＳＩ装置
７に出力する。このとき、ＭＰＵ１１は読出信号バーＲ
Ｄの２サイクル毎にＬレベルとなる切換信号バーＢＨＥ
をＳＣＳＩ装置７に出力する。切換信号バーＢＨＥがＨ
レベルであると、そのときの１バイトのデータは下位側
のデータＤ７〜Ｄ０として読み出される。切換信号バー
ＢＨＥがＬレベルであると、そのときの１バイトのデー
タは上位側のデータＤ１５〜Ｄ８として読み出される。
際、例えば、ＭＰＵ１１は図７，８に示すように、ＳＣ
ＳＩ装置７から１バイト単位でデータを読み出すために
所定周期でＬレベルの読出信号バーＲＤをＳＣＳＩ装置
７に出力する。このとき、ＭＰＵ１１は読出信号バーＲ
Ｄの２サイクル毎にＬレベルとなる切換信号バーＢＨＥ
をＳＣＳＩ装置７に出力する。切換信号バーＢＨＥがＨ
レベルであると、そのときの１バイトのデータは下位側
のデータＤ７〜Ｄ０として読み出される。切換信号バー
ＢＨＥがＬレベルであると、そのときの１バイトのデー
タは上位側のデータＤ１５〜Ｄ８として読み出される。
【００３６】ＤＭＡＣ１４はＤＭＡバス１６を介して前
記ＳＣＳＩ装置７に接続されている。ＤＭＡＣ１４はＭ
ＰＵ１１の指示に基づいて、ＲＡＭ１３のデータを直接
読み出してＳＣＳＩ装置７に出力し、ＭＰＵ１１がデー
タ転送のための処理以外の別の処理を並行して実行でき
るようにするものである。
記ＳＣＳＩ装置７に接続されている。ＤＭＡＣ１４はＭ
ＰＵ１１の指示に基づいて、ＲＡＭ１３のデータを直接
読み出してＳＣＳＩ装置７に出力し、ＭＰＵ１１がデー
タ転送のための処理以外の別の処理を並行して実行でき
るようにするものである。
【００３７】ＳＣＳＩ装置７はワンチップで構成され、
図１に示すように、内部プロセッサ２０、タイマ２１、
フェーズ制御回路２２及び転送制御回路２３を備えてい
る。また、ＳＣＳＩ装置７は制御用レジスタ群２４、受
信用レジスタ２５、送信用レジスタ２６、ユーザプログ
ラムメモリ２７、及び送信用記憶手段及び受信用記憶手
段としてのデータレジスタ２８を備えている。さらに、
ＳＣＳＩ装置７は送信手段及び受信手段としてのＳＣＳ
Ｉ３１、ＭＰＵインタフェース３２及び前記ＤＭＡバス
１６に接続されたＤＭＡインタフェース３３を備えてい
る。
図１に示すように、内部プロセッサ２０、タイマ２１、
フェーズ制御回路２２及び転送制御回路２３を備えてい
る。また、ＳＣＳＩ装置７は制御用レジスタ群２４、受
信用レジスタ２５、送信用レジスタ２６、ユーザプログ
ラムメモリ２７、及び送信用記憶手段及び受信用記憶手
段としてのデータレジスタ２８を備えている。さらに、
ＳＣＳＩ装置７は送信手段及び受信手段としてのＳＣＳ
Ｉ３１、ＭＰＵインタフェース３２及び前記ＤＭＡバス
１６に接続されたＤＭＡインタフェース３３を備えてい
る。
【００３８】ＭＰＵインタフェース３２には前記ＭＰＵ
バス１５が接続されている。ＭＰＵバス１５は信号線１
５ａ〜１５ｃ及び１６ビット（２バイト）の幅を有する
バス線１５ｄ等を備えている。信号線１５ａは書込信号
バーＷＲ用であり、信号線１５ｂは読出信号バーＲＤ用
であり、信号線１５ｃは切換信号バーＢＨＥである。バ
ス線１５ｄはそれぞれ８ビットのデータＤ１５〜Ｄ８と
データＤ７〜Ｄ０とに割り振られる。
バス１５が接続されている。ＭＰＵバス１５は信号線１
５ａ〜１５ｃ及び１６ビット（２バイト）の幅を有する
バス線１５ｄ等を備えている。信号線１５ａは書込信号
バーＷＲ用であり、信号線１５ｂは読出信号バーＲＤ用
であり、信号線１５ｃは切換信号バーＢＨＥである。バ
ス線１５ｄはそれぞれ８ビットのデータＤ１５〜Ｄ８と
データＤ７〜Ｄ０とに割り振られる。
【００３９】ＳＣＳＩ３１には前記ＳＣＳＩバス４が接
続されている。ＳＣＳＩバス４は信号線４ａ〜４ｅ及び
それぞれ８ビット（１バイト）の幅を有するバス線４
ｆ，４ｇ等を備えている。信号線４ｄはターゲット側か
ら出力される要求信号バーＲＥＱ用であり、信号線４ｅ
はイニシエータ側から出力される応答信号バーＡＣＫ用
である。バス線４ｆは上位８ビットのデータバーＤＢ１
５〜バーＤＢ８用であり、バス線４ｇは下位８ビットの
データバーＤＢ７〜バーＤＢ０用である。ＳＣＳＩ３１
はバス線４ｆ，４ｇを介して２バイト単位でデータを送
信又は受信する。
続されている。ＳＣＳＩバス４は信号線４ａ〜４ｅ及び
それぞれ８ビット（１バイト）の幅を有するバス線４
ｆ，４ｇ等を備えている。信号線４ｄはターゲット側か
ら出力される要求信号バーＲＥＱ用であり、信号線４ｅ
はイニシエータ側から出力される応答信号バーＡＣＫ用
である。バス線４ｆは上位８ビットのデータバーＤＢ１
５〜バーＤＢ８用であり、バス線４ｇは下位８ビットの
データバーＤＢ７〜バーＤＢ０用である。ＳＣＳＩ３１
はバス線４ｆ，４ｇを介して２バイト単位でデータを送
信又は受信する。
【００４０】制御用レジスタ群２４は転送すべきデータ
セットを構成するブロック数及びブロックを構成するバ
イト数を格納するためのブロックカウンタ２４ａ及びバ
イトカウンタ２４ｂを備えている。カウンタ２４ａ，２
４ｂには前記ＭＰＵインターフェース３２及び内部バス
を介して前記ＭＰＵ１１によってデータセットのブロッ
ク数及びバイト数が設定される。また、カウンタ２４
ａ，２４ｂは内部プロセッサ２０によって内部バスを介
してデータセットのブロック数及びバイト数を設定され
得る。
セットを構成するブロック数及びブロックを構成するバ
イト数を格納するためのブロックカウンタ２４ａ及びバ
イトカウンタ２４ｂを備えている。カウンタ２４ａ，２
４ｂには前記ＭＰＵインターフェース３２及び内部バス
を介して前記ＭＰＵ１１によってデータセットのブロッ
ク数及びバイト数が設定される。また、カウンタ２４
ａ，２４ｂは内部プロセッサ２０によって内部バスを介
してデータセットのブロック数及びバイト数を設定され
得る。
【００４１】受信用レジスタ２５にはＳＣＳＩ３１を介
して受信されたメッセージ、コマンド及びステータス情
報が格納される。送信用レジスタ２６にはＭＰＵインタ
ーフェース３２を介して入力された送信用のメッセー
ジ、コマンド及びステータス情報が格納される。
して受信されたメッセージ、コマンド及びステータス情
報が格納される。送信用レジスタ２６にはＭＰＵインタ
ーフェース３２を介して入力された送信用のメッセー
ジ、コマンド及びステータス情報が格納される。
【００４２】ユーザプログラムメモリ２７にはデータ転
送に必要なコマンドが前記ＭＰＵインターフェース３２
及び内部バスを介して前記ＭＰＵ１１によって予め記憶
される。
送に必要なコマンドが前記ＭＰＵインターフェース３２
及び内部バスを介して前記ＭＰＵ１１によって予め記憶
される。
【００４３】データレジスタ２８はＳＣＳＩ３１に接続
された入力端子とマルチプレクサ３０に接続された入力
端子とを備えている。データレジスタ２８はマルチプレ
クサ２９に接続された出力端子とＭＰＵインターフェー
ス３２及びＤＭＡインターフェース３３に接続された出
力端子とを備えている。マルチプレクサ２９には送信用
レジスタ２６の送信用のメッセージ、コマンド及びステ
ータス情報が入力される。マルチプレクサ３０にはＭＰ
Ｕインターフェース３２及びＤＭＡインターフェース３
３が接続されている。
された入力端子とマルチプレクサ３０に接続された入力
端子とを備えている。データレジスタ２８はマルチプレ
クサ２９に接続された出力端子とＭＰＵインターフェー
ス３２及びＤＭＡインターフェース３３に接続された出
力端子とを備えている。マルチプレクサ２９には送信用
レジスタ２６の送信用のメッセージ、コマンド及びステ
ータス情報が入力される。マルチプレクサ３０にはＭＰ
Ｕインターフェース３２及びＤＭＡインターフェース３
３が接続されている。
【００４４】データの送信時において、マルチプレクサ
３０によってＭＰＵインターフェース３２又はＤＭＡイ
ンターフェース３３のいずれか一方が選択される。デー
タレジスタ２８には、選択されたインターフェースを介
して、前記ＲＡＭ１３から読み出された送信すべきデー
タが、データセットを構成するブロック数に達するまで
書き込まれる。この送信時においてレジスタ２８に記憶
されたデータは２バイト単位で、マルチプレクサ２９を
介してＳＣＳＩ３１に出力され、この２バイトのデータ
はＳＣＳＩ３１からバス線４ｆ，４ｇに上位及び下位側
のデータとして出力される。
３０によってＭＰＵインターフェース３２又はＤＭＡイ
ンターフェース３３のいずれか一方が選択される。デー
タレジスタ２８には、選択されたインターフェースを介
して、前記ＲＡＭ１３から読み出された送信すべきデー
タが、データセットを構成するブロック数に達するまで
書き込まれる。この送信時においてレジスタ２８に記憶
されたデータは２バイト単位で、マルチプレクサ２９を
介してＳＣＳＩ３１に出力され、この２バイトのデータ
はＳＣＳＩ３１からバス線４ｆ，４ｇに上位及び下位側
のデータとして出力される。
【００４５】また、データの受信時において、データレ
ジスタ２８には、バス線４ｆ，４ｇを介してＳＣＳＩ３
１によって受信された２バイトのデータが、受信すべき
データセットのデータとして入力順に記憶される。この
受信時においてレジスタ２８に記憶されたデータは、Ｍ
ＰＵインターフェース３２を介してＭＰＵ１１によって
１ブロック分のバイト数になるまで読み出され、ＲＡＭ
１３に格納される。
ジスタ２８には、バス線４ｆ，４ｇを介してＳＣＳＩ３
１によって受信された２バイトのデータが、受信すべき
データセットのデータとして入力順に記憶される。この
受信時においてレジスタ２８に記憶されたデータは、Ｍ
ＰＵインターフェース３２を介してＭＰＵ１１によって
１ブロック分のバイト数になるまで読み出され、ＲＡＭ
１３に格納される。
【００４６】内部プロセッサ２０は、送信用変更手段、
送信用判定手段、受信用変更手段、及び受信用判定手段
を構成する。プロセッサ２０は、データ転送時において
前記ＭＰＵ１１から発行されるコマンドのシーケンス制
御を行うとともに、転送動作中に発生するエラーの処理
等を行う。また、プロセッサ２０はＭＰＵ１１から発行
されるコマンドに基づいてユーザプログラムメモリ２７
に記憶されているコマンドを読み出し、データ転送のシ
ーケンス制御を行う。さらに、プロセッサ２０は第１の
送信用保持手段及び第１の受信用保持手段としてのバイ
ト数レジスタ２０ａを備える。レジスタ２０ａはデータ
送信時において、送信すべきブロックのバイト数を保持
する。また、レジスタ２０ａはデータ受信時において、
受信すべきブロックのバイト数を保持する。プロセッサ
２０は前記バイト数カウンタ２４ｂに設定されたバイト
数をレジスタ２０ａに設定する。
送信用判定手段、受信用変更手段、及び受信用判定手段
を構成する。プロセッサ２０は、データ転送時において
前記ＭＰＵ１１から発行されるコマンドのシーケンス制
御を行うとともに、転送動作中に発生するエラーの処理
等を行う。また、プロセッサ２０はＭＰＵ１１から発行
されるコマンドに基づいてユーザプログラムメモリ２７
に記憶されているコマンドを読み出し、データ転送のシ
ーケンス制御を行う。さらに、プロセッサ２０は第１の
送信用保持手段及び第１の受信用保持手段としてのバイ
ト数レジスタ２０ａを備える。レジスタ２０ａはデータ
送信時において、送信すべきブロックのバイト数を保持
する。また、レジスタ２０ａはデータ受信時において、
受信すべきブロックのバイト数を保持する。プロセッサ
２０は前記バイト数カウンタ２４ｂに設定されたバイト
数をレジスタ２０ａに設定する。
【００４７】タイマ２１は公知のＳＣＳＩ規格における
時間管理、同期転送時のオフセット、ピリオドの管理、
及び非同期転送時におけるデータのセットアップ時間の
管理を行う。セットアップ時間の管理は要求信号バーＲ
ＥＱ又は応答信号バーＡＣＫの管理を含む。
時間管理、同期転送時のオフセット、ピリオドの管理、
及び非同期転送時におけるデータのセットアップ時間の
管理を行う。セットアップ時間の管理は要求信号バーＲ
ＥＱ又は応答信号バーＡＣＫの管理を含む。
【００４８】フェーズ制御回路２２は前記ＳＣＳＩバス
４の情報転送フェーズの管理を行う。この情報転送フェ
ーズには、信号バーＭＳＧ、信号バーＣ／Ｄ及び信号バ
ーＩ／Ｏにより、メッセージフェーズ、コマンドフェー
ズ、ステータスフェーズ及びデータフェーズのいずれか
１つが設定される。
４の情報転送フェーズの管理を行う。この情報転送フェ
ーズには、信号バーＭＳＧ、信号バーＣ／Ｄ及び信号バ
ーＩ／Ｏにより、メッセージフェーズ、コマンドフェー
ズ、ステータスフェーズ及びデータフェーズのいずれか
１つが設定される。
【００４９】転送制御回路２３は送信用変更手段、受信
用変更手段、送信制御手段、受信制御手段、第１，第２
の送信用設定手段及び第１，第２の受信用設定手段を構
成する。転送制御回路２３は、ＳＣＳＩ装置７がイニシ
エータ側である場合には応答信号ＡＣＫを出力し、ＳＣ
ＳＩ装置７がターゲット側である場合には要求信号ＲＥ
Ｑを出力する。そして、転送制御回路２３はＳＣＳＩバ
ス４のＲＥＱ信号及びＡＣＫ信号のハンドシェークに基
づいてデータ転送を制御する。
用変更手段、送信制御手段、受信制御手段、第１，第２
の送信用設定手段及び第１，第２の受信用設定手段を構
成する。転送制御回路２３は、ＳＣＳＩ装置７がイニシ
エータ側である場合には応答信号ＡＣＫを出力し、ＳＣ
ＳＩ装置７がターゲット側である場合には要求信号ＲＥ
Ｑを出力する。そして、転送制御回路２３はＳＣＳＩバ
ス４のＲＥＱ信号及びＡＣＫ信号のハンドシェークに基
づいてデータ転送を制御する。
【００５０】データ転送（送信及び受信）時において、
制御回路２３はＳＣＳＩ３１を制御してデータを２バイ
ト単位で送信又は受信させるとともに、前記バイトカウ
ンタ２４ｂの値を２だけデクリメントする。データの送
信時には、制御回路２３はデータレジスタ２８からデー
タを２バイト単位で読み出すとともに、そのデータをレ
ジスタ２８から消去する。データの受信時には、制御回
路２３はＳＣＳＩ３１が受信した２バイトのデータをデ
ータレジスタ２８に記憶させる。制御回路２３はバイト
カウンタ２４ｂの値が０になって１ブロック分の転送が
完了する毎に、ブロックカウンタ２４ａの値を１だけデ
クリメントする。
制御回路２３はＳＣＳＩ３１を制御してデータを２バイ
ト単位で送信又は受信させるとともに、前記バイトカウ
ンタ２４ｂの値を２だけデクリメントする。データの送
信時には、制御回路２３はデータレジスタ２８からデー
タを２バイト単位で読み出すとともに、そのデータをレ
ジスタ２８から消去する。データの受信時には、制御回
路２３はＳＣＳＩ３１が受信した２バイトのデータをデ
ータレジスタ２８に記憶させる。制御回路２３はバイト
カウンタ２４ｂの値が０になって１ブロック分の転送が
完了する毎に、ブロックカウンタ２４ａの値を１だけデ
クリメントする。
【００５１】転送制御回路２３は第２の受信用保持手段
及び第２の送信用保持手段としての奇数／偶数フラグレ
ジスタ２３ａを備えている。同レジスタ２３ａには、各
ブロックの受信の開始時において、当該ブロックに先行
するブロックのために受信されたデータが、前記バイト
数レジスタ２０ａに設定されたバイト数に従ってＭＰＵ
１１によって読み出されるとき、各ブロックの最後の１
バイトのデータがレジスタ２８に残っているかどうかの
有無情報を示すフラグが設定される。また、同レジスタ
２３ａには、各ブロックの送信の開始時において当該ブ
ロックに先行するブロックのために入力されたデータ
が、前記バイト数カウンタ２４ｂに設定されたバイト数
に従って送信されるとき、各ブロックの最後の１バイト
のデータがレジスタ２８に残っているかどうかの有無情
報を示すフラグが設定される。すなわち、１ブロック分
の送信又は受信が完了したとき、各ブロックの最後の１
バイトのデータがデータレジスタ２８に残っている場合
にはフラグレジスタ２３ａには奇数フラグ「１」が設定
され、当該ブロックの最後の１バイトのデータがデータ
レジスタ２８に残っていない場合にはフラグレジスタ２
３ａには偶数フラグ「０」が設定される。
及び第２の送信用保持手段としての奇数／偶数フラグレ
ジスタ２３ａを備えている。同レジスタ２３ａには、各
ブロックの受信の開始時において、当該ブロックに先行
するブロックのために受信されたデータが、前記バイト
数レジスタ２０ａに設定されたバイト数に従ってＭＰＵ
１１によって読み出されるとき、各ブロックの最後の１
バイトのデータがレジスタ２８に残っているかどうかの
有無情報を示すフラグが設定される。また、同レジスタ
２３ａには、各ブロックの送信の開始時において当該ブ
ロックに先行するブロックのために入力されたデータ
が、前記バイト数カウンタ２４ｂに設定されたバイト数
に従って送信されるとき、各ブロックの最後の１バイト
のデータがレジスタ２８に残っているかどうかの有無情
報を示すフラグが設定される。すなわち、１ブロック分
の送信又は受信が完了したとき、各ブロックの最後の１
バイトのデータがデータレジスタ２８に残っている場合
にはフラグレジスタ２３ａには奇数フラグ「１」が設定
され、当該ブロックの最後の１バイトのデータがデータ
レジスタ２８に残っていない場合にはフラグレジスタ２
３ａには偶数フラグ「０」が設定される。
【００５２】内部プロセッサ２０は、１ブロック分のデ
ータの送信又は受信に先立って、フラグレジスタ２３ａ
の値及びバイト数レジスタ２０ａに格納されている１ブ
ロック分のバイト数に基づいて、前記バイトカウンタ２
４ａのバイト数を以下の表２，表３に示すように変更さ
せるための指示を転送制御回路２３に対して行う。ま
た、１ブロック分のデータのバイトカウンタ２４ｂの値
が奇数であると、プロセッサ２０はフラグレジスタ２３
ａの値を変更させるための指示を転送制御回路２３に対
して行う。カウンタ２４ｂの値が偶数であると、プロセ
ッサ２０はフラグレジスタ２３ａの値を保持させるため
の指示を転送制御回路２３に対して行う。なお、表２，
表３において１ブロックのバイト数がＮであり、Ｍ１〜
Ｍ８はブロック単位のモードである。
ータの送信又は受信に先立って、フラグレジスタ２３ａ
の値及びバイト数レジスタ２０ａに格納されている１ブ
ロック分のバイト数に基づいて、前記バイトカウンタ２
４ａのバイト数を以下の表２，表３に示すように変更さ
せるための指示を転送制御回路２３に対して行う。ま
た、１ブロック分のデータのバイトカウンタ２４ｂの値
が奇数であると、プロセッサ２０はフラグレジスタ２３
ａの値を変更させるための指示を転送制御回路２３に対
して行う。カウンタ２４ｂの値が偶数であると、プロセ
ッサ２０はフラグレジスタ２３ａの値を保持させるため
の指示を転送制御回路２３に対して行う。なお、表２，
表３において１ブロックのバイト数がＮであり、Ｍ１〜
Ｍ８はブロック単位のモードである。
【００５３】
【表２】
【００５４】
【表３】
【００５５】次に上記のように構成されたＳＣＳＩ装置
７が実行するデータ転送を図４のフローチャートに従っ
て説明する。ステップ４１，４２，４４，４８，４９，
５０は内部プロセッサ２０によって実行される処理であ
り、ステップ４３，４５，４６，４７，５１，５２は転
送制御回路２３によって実行される処理である。
７が実行するデータ転送を図４のフローチャートに従っ
て説明する。ステップ４１，４２，４４，４８，４９，
５０は内部プロセッサ２０によって実行される処理であ
り、ステップ４３，４５，４６，４７，５１，５２は転
送制御回路２３によって実行される処理である。
【００５６】まず、ステップ４１でデータ転送が送信で
あると判定されると、ステップ４９でバイト数レジスタ
２０ａに保持された値に基づいて転送すべきデータセッ
トのブロックを構成するバイト数が奇数であるかどうか
が判定される。ステップ４９でバイト数が偶数であると
判定されると、ステップ４４でバイト数が奇数であるか
どうかが判定される。この場合にはバイト数が偶数であ
るため、ステップ４６に進む。ステップ４６では、デー
タが２バイト単位で１ブロック分のバイト数に達するま
で、送信先に転送される。ステップ４７ではブロックカ
ウンタ２４ａの値から１が引かれるとともに、バイトカ
ウンタ２４ｂの値がバイト数レジスタ２０ａに保持され
た元の値に変更される。
あると判定されると、ステップ４９でバイト数レジスタ
２０ａに保持された値に基づいて転送すべきデータセッ
トのブロックを構成するバイト数が奇数であるかどうか
が判定される。ステップ４９でバイト数が偶数であると
判定されると、ステップ４４でバイト数が奇数であるか
どうかが判定される。この場合にはバイト数が偶数であ
るため、ステップ４６に進む。ステップ４６では、デー
タが２バイト単位で１ブロック分のバイト数に達するま
で、送信先に転送される。ステップ４７ではブロックカ
ウンタ２４ａの値から１が引かれるとともに、バイトカ
ウンタ２４ｂの値がバイト数レジスタ２０ａに保持され
た元の値に変更される。
【００５７】ステップ４８で未転送（未送信）のブロッ
ク数が０かどうかが判定される。ステップ４８でブロッ
ク数が０でないと判定されると、前記ステップ４１に戻
り、ステップ４１，４９，４４，４６，４７，４８の処
理が繰り返し実行される。ステップ４８でブロック数が
０である、すなわち、データセットのすべてのデータが
転送されたと判定されると、送信の処理が終了される。
ク数が０かどうかが判定される。ステップ４８でブロッ
ク数が０でないと判定されると、前記ステップ４１に戻
り、ステップ４１，４９，４４，４６，４７，４８の処
理が繰り返し実行される。ステップ４８でブロック数が
０である、すなわち、データセットのすべてのデータが
転送されたと判定されると、送信の処理が終了される。
【００５８】ステップ４９で転送すべきデータセットの
ブロックを構成するバイト数が奇数であると判定される
と、ステップ５０でフラグレジスタ２３ａの値が奇数フ
ラグであるかどうかが判定される。ステップ５０で奇数
フラグであると判定されると、ステップ５１でバイトカ
ウンタ２４ｂの値に１が加えられ、ステップ４４に進
む。ステップ５０で偶数フラグであると判定されると、
ステップ５２でバイトカウンタ２４ｂの値から１が引か
れ、ステップ４４に進む。
ブロックを構成するバイト数が奇数であると判定される
と、ステップ５０でフラグレジスタ２３ａの値が奇数フ
ラグであるかどうかが判定される。ステップ５０で奇数
フラグであると判定されると、ステップ５１でバイトカ
ウンタ２４ｂの値に１が加えられ、ステップ４４に進
む。ステップ５０で偶数フラグであると判定されると、
ステップ５２でバイトカウンタ２４ｂの値から１が引か
れ、ステップ４４に進む。
【００５９】ステップ４４ではバイト数が奇数であるか
どうかが判定される。この場合にはバイト数が奇数であ
るため、ステップ４５でフラグレジスタ２３ａの奇数／
偶数フラグが反転される。ステップ４６では、データが
２バイト単位で１ブロック分のバイト数に達するまで、
ターゲットに転送される。ステップ４７ではブロックカ
ウンタ２４ａの値から１が引かれるとともに、バイトカ
ウンタ２４ｂの値がバイト数レジスタ２０ａに保持され
た元の値に変更される。
どうかが判定される。この場合にはバイト数が奇数であ
るため、ステップ４５でフラグレジスタ２３ａの奇数／
偶数フラグが反転される。ステップ４６では、データが
２バイト単位で１ブロック分のバイト数に達するまで、
ターゲットに転送される。ステップ４７ではブロックカ
ウンタ２４ａの値から１が引かれるとともに、バイトカ
ウンタ２４ｂの値がバイト数レジスタ２０ａに保持され
た元の値に変更される。
【００６０】ステップ４８でブロック数が０でないと判
定されると、前記ステップ４１に戻り、ステップ４１，
４９，５０以降の処理が繰り返し実行される。ステップ
４８でブロック数が０である、すなわち、データセット
のすべてのデータが転送されたと判定されると、送信の
処理が終了される。
定されると、前記ステップ４１に戻り、ステップ４１，
４９，５０以降の処理が繰り返し実行される。ステップ
４８でブロック数が０である、すなわち、データセット
のすべてのデータが転送されたと判定されると、送信の
処理が終了される。
【００６１】また、ステップ４１でデータ転送が受信で
あると判定されると、ステップ４２でフラグレジスタ２
３ａの値が奇数フラグであるかどうかが判定される。ス
テップ４２で奇数フラグであると判定されると、ステッ
プ４３でバイトカウンタ２４ｂの値から１が引かれ、ス
テップ４４に進む。ステップ４２で偶数フラグであると
判定されると、ステップ４４に進む。
あると判定されると、ステップ４２でフラグレジスタ２
３ａの値が奇数フラグであるかどうかが判定される。ス
テップ４２で奇数フラグであると判定されると、ステッ
プ４３でバイトカウンタ２４ｂの値から１が引かれ、ス
テップ４４に進む。ステップ４２で偶数フラグであると
判定されると、ステップ４４に進む。
【００６２】ステップ４４でバイト数が偶数であると判
定されると、ステップ４６に進む。ステップ４４でバイ
ト数が奇数であると判定されると、ステップ４５でフラ
グレジスタ２３ａの奇数／偶数フラグが反転され、ステ
ップ４６に進む。ステップ４６では、データが２バイト
単位で１ブロック分のバイト数に達するまで、受信先か
ら転送される。ステップ４７ではブロックカウンタ２４
ａの値から１が引かれるとともに、バイトカウンタ２４
ｂの値がバイト数レジスタ２０ａに保持された元の値に
変更される。
定されると、ステップ４６に進む。ステップ４４でバイ
ト数が奇数であると判定されると、ステップ４５でフラ
グレジスタ２３ａの奇数／偶数フラグが反転され、ステ
ップ４６に進む。ステップ４６では、データが２バイト
単位で１ブロック分のバイト数に達するまで、受信先か
ら転送される。ステップ４７ではブロックカウンタ２４
ａの値から１が引かれるとともに、バイトカウンタ２４
ｂの値がバイト数レジスタ２０ａに保持された元の値に
変更される。
【００６３】ステップ４８で未転送（未受信）のブロッ
ク数が０かどうかが判定される。ステップ４８でブロッ
ク数が０でないと判定されると、前記ステップ４１に戻
り、ステップ４１，４２以降の処理が繰り返し実行され
る。ステップ４８でブロック数が０である、すなわち、
データセットのすべてのデータが受信されたと判定され
ると、受信の処理が終了される。
ク数が０かどうかが判定される。ステップ４８でブロッ
ク数が０でないと判定されると、前記ステップ４１に戻
り、ステップ４１，４２以降の処理が繰り返し実行され
る。ステップ４８でブロック数が０である、すなわち、
データセットのすべてのデータが受信されたと判定され
ると、受信の処理が終了される。
【００６４】いま、ブロック数が固定（偶数）であり、
かつ、ブロックのバイト数が５バイト（奇数）であるデ
ータセットをはじめて送信する場合について説明する。
１ブロック目の送信では、バイト数が５バイトであるた
め、前記表２に示すモードＭ３に該当する。そのため、
バイト数から１が引かれ、４バイトとなる。奇数／偶数
フラグが偶数「０」から奇数「１」に反転される。すな
わち、１ブロック目の送信においては、４バイトのデー
タがＳＣＳＩバス４を介して２バイト単位で２度送信さ
れ、１ブロック目の最後の１バイトはデータレジスタ２
８に残される。１ブロック目の送信が完了すると、バイ
トレジスタ２４ｂの値は元の５バイトに変更される。
かつ、ブロックのバイト数が５バイト（奇数）であるデ
ータセットをはじめて送信する場合について説明する。
１ブロック目の送信では、バイト数が５バイトであるた
め、前記表２に示すモードＭ３に該当する。そのため、
バイト数から１が引かれ、４バイトとなる。奇数／偶数
フラグが偶数「０」から奇数「１」に反転される。すな
わち、１ブロック目の送信においては、４バイトのデー
タがＳＣＳＩバス４を介して２バイト単位で２度送信さ
れ、１ブロック目の最後の１バイトはデータレジスタ２
８に残される。１ブロック目の送信が完了すると、バイ
トレジスタ２４ｂの値は元の５バイトに変更される。
【００６５】２ブロック目の送信では、奇数／偶数フラ
グが奇数「１」であるため、表２に示すモードＭ４に該
当する。そのため、バイト数に１が加えられ、６バイト
となる。奇数／偶数フラグが奇数「１」から偶数「０」
に反転される。すなわち、２ブロック目の送信において
は、データレジスタ２８に残っている１バイトのデータ
と２ブロック目の５バイトのデータとの６バイトのデー
タがＳＣＳＩバス４を介して３度送信される。そのた
め、ＳＣＳＩバス４の上位８ビットに無効なデータとし
てのダミーデータが送出されることはない。２ブロック
目の転送が完了すると、バイトレジスタ２４ｂの値は元
の５バイトに変更される。
グが奇数「１」であるため、表２に示すモードＭ４に該
当する。そのため、バイト数に１が加えられ、６バイト
となる。奇数／偶数フラグが奇数「１」から偶数「０」
に反転される。すなわち、２ブロック目の送信において
は、データレジスタ２８に残っている１バイトのデータ
と２ブロック目の５バイトのデータとの６バイトのデー
タがＳＣＳＩバス４を介して３度送信される。そのた
め、ＳＣＳＩバス４の上位８ビットに無効なデータとし
てのダミーデータが送出されることはない。２ブロック
目の転送が完了すると、バイトレジスタ２４ｂの値は元
の５バイトに変更される。
【００６６】３ブロック目以降の送信では、モードＭ
３，Ｍ４が交互に繰り返され、前記と同様にして奇数／
偶数フラグの制御及びバイト数の制御が行われ、データ
セットの送信が完了する。このデータセットの送信完了
時において、データレジスタ２８にはデータが残ってお
らず、しかもＳＣＳＩバス４の上位８ビットにはダミー
データが１度も送出されない。
３，Ｍ４が交互に繰り返され、前記と同様にして奇数／
偶数フラグの制御及びバイト数の制御が行われ、データ
セットの送信が完了する。このデータセットの送信完了
時において、データレジスタ２８にはデータが残ってお
らず、しかもＳＣＳＩバス４の上位８ビットにはダミー
データが１度も送出されない。
【００６７】また、ブロック数が可変（１ブロック）で
あり、かつ、ブロックのバイト数が奇数であるデータセ
ットを送信した後、ブロックのバイト数が偶数であるデ
ータセットを送信し、引き続きブロック数が可変（１ブ
ロック）であり、かつ、ブロックのバイト数が奇数であ
るデータセットを送信する場合について説明する。
あり、かつ、ブロックのバイト数が奇数であるデータセ
ットを送信した後、ブロックのバイト数が偶数であるデ
ータセットを送信し、引き続きブロック数が可変（１ブ
ロック）であり、かつ、ブロックのバイト数が奇数であ
るデータセットを送信する場合について説明する。
【００６８】１つ目のデータセットの送信では、奇数／
偶数フラグが偶数「０」であり、バイト数Ｎが奇数であ
るため、前記表２に示すモードＭ３に該当する。そのた
め、バイト数から１が引かれ、（Ｎ−１）バイトとな
る。（Ｎ−１）は偶数となる。奇数／偶数フラグが偶数
「０」から奇数「１」に反転される。すなわち、このデ
ータセットの送信においては、（Ｎ−１）バイトのデー
タがＳＣＳＩバス４を介して２バイト単位で複数回送信
され、ブロックの最後の１バイトはデータレジスタ２８
に残されて送信が終了する。
偶数フラグが偶数「０」であり、バイト数Ｎが奇数であ
るため、前記表２に示すモードＭ３に該当する。そのた
め、バイト数から１が引かれ、（Ｎ−１）バイトとな
る。（Ｎ−１）は偶数となる。奇数／偶数フラグが偶数
「０」から奇数「１」に反転される。すなわち、このデ
ータセットの送信においては、（Ｎ−１）バイトのデー
タがＳＣＳＩバス４を介して２バイト単位で複数回送信
され、ブロックの最後の１バイトはデータレジスタ２８
に残されて送信が終了する。
【００６９】２つ目のデータセットの送信では、ブロッ
クのバイト数Ｎが偶数であり、奇数／偶数フラグが奇数
「１」であるため、前記表２のモードＭ２に該当する。
モードＭ２では奇数／偶数フラグの制御及びバイト数の
制御は行われない。そのため、このデータセットの１ブ
ロック目の送信においては、データレジスタ２８に残っ
た１バイトのデータを含むＮ（偶数）バイトのデータが
ＳＣＳＩバス４を介して２バイト単位で複数回送信され
る。その結果、１ブロック目の最後の１バイトのデータ
がデータレジスタ２８に残る。
クのバイト数Ｎが偶数であり、奇数／偶数フラグが奇数
「１」であるため、前記表２のモードＭ２に該当する。
モードＭ２では奇数／偶数フラグの制御及びバイト数の
制御は行われない。そのため、このデータセットの１ブ
ロック目の送信においては、データレジスタ２８に残っ
た１バイトのデータを含むＮ（偶数）バイトのデータが
ＳＣＳＩバス４を介して２バイト単位で複数回送信され
る。その結果、１ブロック目の最後の１バイトのデータ
がデータレジスタ２８に残る。
【００７０】このデータセットの２ブロック目以降の送
信において、奇数／偶数フラグが奇数「１」に保持され
てモードＭ２が維持される。そのため、前記同様にして
各ブロックのＮ（偶数バイト）のデータが２バイト単位
で複数回送信されて各ブロックの送信が完了すると、各
ブロックの最後の１バイトのデータがデータレジスタ２
８に残る。その結果、２つ目のデータセットの最後のブ
ロックの最後の１バイトはデータレジスタ２８に残され
て送信が完了する。
信において、奇数／偶数フラグが奇数「１」に保持され
てモードＭ２が維持される。そのため、前記同様にして
各ブロックのＮ（偶数バイト）のデータが２バイト単位
で複数回送信されて各ブロックの送信が完了すると、各
ブロックの最後の１バイトのデータがデータレジスタ２
８に残る。その結果、２つ目のデータセットの最後のブ
ロックの最後の１バイトはデータレジスタ２８に残され
て送信が完了する。
【００７１】さらに、３つ目のデータセットの送信で
は、奇数／偶数フラグが奇数「１」であり、バイト数Ｎ
が奇数であるため、表２に示すモードＭ４に該当する。
そのため、バイト数に１が加えられ、（Ｎ＋１）バイト
となる。（Ｎ＋１）は偶数である。奇数／偶数フラグが
奇数「１」から偶数「０」に反転される。すなわち、３
つ目のデータセットの送信においては、データレジスタ
２８に残った１バイトのデータとブロックのＮバイトの
データとの（Ｎ＋１）バイトのデータが２バイト単位で
複数回送信されて、送信が終了する。そのため、ＳＣＳ
Ｉバス４の上位８ビットにダミーデータが送出されるこ
とはない。
は、奇数／偶数フラグが奇数「１」であり、バイト数Ｎ
が奇数であるため、表２に示すモードＭ４に該当する。
そのため、バイト数に１が加えられ、（Ｎ＋１）バイト
となる。（Ｎ＋１）は偶数である。奇数／偶数フラグが
奇数「１」から偶数「０」に反転される。すなわち、３
つ目のデータセットの送信においては、データレジスタ
２８に残った１バイトのデータとブロックのＮバイトの
データとの（Ｎ＋１）バイトのデータが２バイト単位で
複数回送信されて、送信が終了する。そのため、ＳＣＳ
Ｉバス４の上位８ビットにダミーデータが送出されるこ
とはない。
【００７２】次に、ブロック数が固定（偶数）であり、
かつ、ブロックのバイト数が５バイト（奇数）であるデ
ータセットを受信する場合について説明する。１ブロッ
ク目の受信では、５バイト目のデータを受信するときに
ＳＣＳＩバス４の上位８ビットにもデータが転送されて
きているため、データレジスタ２８には６バイトのデー
タが格納される。このとき、バイト数が５バイトであ
り、奇数／偶数フラグが偶数「０」であるため、前記表
３に示すモードＭ７に該当する。そのため、バイト数は
５バイトに保持される。奇数／偶数フラグが偶数「０」
から奇数「１」に反転される。ＭＰＵ１１はデータレジ
スタ２８から５バイトのデータしか読み出さないため、
データレジスタ２８には１バイトのデータが残る。１ブ
ロック目の受信が完了すると、バイトレジスタ２４ｂの
値は元の５バイトに変更される。
かつ、ブロックのバイト数が５バイト（奇数）であるデ
ータセットを受信する場合について説明する。１ブロッ
ク目の受信では、５バイト目のデータを受信するときに
ＳＣＳＩバス４の上位８ビットにもデータが転送されて
きているため、データレジスタ２８には６バイトのデー
タが格納される。このとき、バイト数が５バイトであ
り、奇数／偶数フラグが偶数「０」であるため、前記表
３に示すモードＭ７に該当する。そのため、バイト数は
５バイトに保持される。奇数／偶数フラグが偶数「０」
から奇数「１」に反転される。ＭＰＵ１１はデータレジ
スタ２８から５バイトのデータしか読み出さないため、
データレジスタ２８には１バイトのデータが残る。１ブ
ロック目の受信が完了すると、バイトレジスタ２４ｂの
値は元の５バイトに変更される。
【００７３】２ブロック目の受信では、奇数／偶数フラ
グが奇数「１」であるため、表３に示すモードＭ８に該
当する。そのため、バイト数から１が引かれ、４バイト
の受信となる。奇数／偶数フラグが奇数「１」から偶数
「０」に反転される。すなわち、２ブロック目の受信に
おいては、データレジスタ２８には１ブロック目の受信
で残った１バイトのデータと２ブロック目の４バイトの
データとの５バイトのデータが格納される。ＭＰＵ１１
はデータレジスタ２８の５バイトのデータを読み出し、
データレジスタ２８からは２ブロック目までのデータが
過不足なく読み出される。２ブロック目の受信が完了す
ると、バイトレジスタ２４ｂの値は元の５バイトに変更
される。
グが奇数「１」であるため、表３に示すモードＭ８に該
当する。そのため、バイト数から１が引かれ、４バイト
の受信となる。奇数／偶数フラグが奇数「１」から偶数
「０」に反転される。すなわち、２ブロック目の受信に
おいては、データレジスタ２８には１ブロック目の受信
で残った１バイトのデータと２ブロック目の４バイトの
データとの５バイトのデータが格納される。ＭＰＵ１１
はデータレジスタ２８の５バイトのデータを読み出し、
データレジスタ２８からは２ブロック目までのデータが
過不足なく読み出される。２ブロック目の受信が完了す
ると、バイトレジスタ２４ｂの値は元の５バイトに変更
される。
【００７４】３ブロック目以降の受信では、モードＭ
７，Ｍ８が交互に繰り返され、前記と同様にして奇数／
偶数フラグの制御及びバイト数の制御が行われ、データ
セットの受信が終了する。このデータセットの受信終了
時において、データレジスタ２８にはデータが残ってい
ない。また、このデータセットの受信終了時において、
ダミーデータを１度も受信していないので、ＭＰＵ１１
はダミーデータを除去する必要がない。
７，Ｍ８が交互に繰り返され、前記と同様にして奇数／
偶数フラグの制御及びバイト数の制御が行われ、データ
セットの受信が終了する。このデータセットの受信終了
時において、データレジスタ２８にはデータが残ってい
ない。また、このデータセットの受信終了時において、
ダミーデータを１度も受信していないので、ＭＰＵ１１
はダミーデータを除去する必要がない。
【００７５】また、ブロック数が可変（１ブロック）で
あり、かつ、ブロックのバイト数が奇数であるデータセ
ットを受信した後、ブロックのバイト数が偶数であるデ
ータセットを受信し、引き続きブロック数が可変（１ブ
ロック）であり、かつ、ブロックのバイト数が奇数であ
るデータセットを受信する場合について説明する。
あり、かつ、ブロックのバイト数が奇数であるデータセ
ットを受信した後、ブロックのバイト数が偶数であるデ
ータセットを受信し、引き続きブロック数が可変（１ブ
ロック）であり、かつ、ブロックのバイト数が奇数であ
るデータセットを受信する場合について説明する。
【００７６】１つ目のデータセットの受信では、Ｎバイ
ト目のデータを受信するときにＳＣＳＩバス４の上位８
ビットにもデータが転送されてきているため、データレ
ジスタ２８には（Ｎ＋１）バイトのデータが格納され
る。このとき、バイト数Ｎが奇数であり、奇数／偶数フ
ラグが偶数「０」であるため、前記表３に示すモードＭ
７に該当する。そのため、バイト数はＮに保持される。
奇数／偶数フラグが偶数「０」から奇数「１」に反転さ
れる。ＭＰＵ１１はデータレジスタ２８からＮバイトの
データしか読み出さないため、データレジスタ２８には
１バイトのデータが残されて受信が終了する。
ト目のデータを受信するときにＳＣＳＩバス４の上位８
ビットにもデータが転送されてきているため、データレ
ジスタ２８には（Ｎ＋１）バイトのデータが格納され
る。このとき、バイト数Ｎが奇数であり、奇数／偶数フ
ラグが偶数「０」であるため、前記表３に示すモードＭ
７に該当する。そのため、バイト数はＮに保持される。
奇数／偶数フラグが偶数「０」から奇数「１」に反転さ
れる。ＭＰＵ１１はデータレジスタ２８からＮバイトの
データしか読み出さないため、データレジスタ２８には
１バイトのデータが残されて受信が終了する。
【００７７】２つ目のデータセットの受信では、ブロッ
クのバイト数Ｎが偶数であり、奇数／偶数フラグが奇数
「１」であるため、前記表３のモードＭ６に該当する。
モードＭ６では奇数／偶数フラグの制御は行われない。
このデータセットの１ブロック目の受信では、バイト数
から１が引かれ、（Ｎ−１）バイトの受信となる。（Ｎ
−１）は奇数である。ところが、（Ｎ−１）バイト目の
データを受信するときにＳＣＳＩバス４の上位８ビット
にもデータが転送されてきているため、データレジスタ
２８にはＮバイトのデータが格納される。このデータセ
ットの１ブロック目の受信においては、データレジスタ
２８には１つ目のデータセットの受信で残った１バイト
のデータと１ブロック目のＮバイトのデータとの合計
（Ｎ＋１）バイトのデータが格納される。ＭＰＵ１１は
データレジスタ２８からＮバイトのデータしか読み出さ
ないため、データレジスタ２８には１バイトのデータが
残されて２つ目のデータセットの１ブロック目の受信が
完了する。１ブロック目の受信が完了すると、バイトレ
ジスタ２４ｂの値は元のＮバイトに変更される。
クのバイト数Ｎが偶数であり、奇数／偶数フラグが奇数
「１」であるため、前記表３のモードＭ６に該当する。
モードＭ６では奇数／偶数フラグの制御は行われない。
このデータセットの１ブロック目の受信では、バイト数
から１が引かれ、（Ｎ−１）バイトの受信となる。（Ｎ
−１）は奇数である。ところが、（Ｎ−１）バイト目の
データを受信するときにＳＣＳＩバス４の上位８ビット
にもデータが転送されてきているため、データレジスタ
２８にはＮバイトのデータが格納される。このデータセ
ットの１ブロック目の受信においては、データレジスタ
２８には１つ目のデータセットの受信で残った１バイト
のデータと１ブロック目のＮバイトのデータとの合計
（Ｎ＋１）バイトのデータが格納される。ＭＰＵ１１は
データレジスタ２８からＮバイトのデータしか読み出さ
ないため、データレジスタ２８には１バイトのデータが
残されて２つ目のデータセットの１ブロック目の受信が
完了する。１ブロック目の受信が完了すると、バイトレ
ジスタ２４ｂの値は元のＮバイトに変更される。
【００７８】このデータセットの２ブロック目以降の受
信において、奇数／偶数フラグが奇数「１」に保持され
てモードＭ６が維持される。そのため、バイト数から１
が引かれ、（Ｎ−１）バイトの受信となる。（Ｎ−１）
バイト目のデータを受信するときにＳＣＳＩバス４の上
位８ビットにもデータが転送されてきているため、デー
タレジスタ２８にはＮバイトのデータが格納される。２
ブロック目以降の各ブロックの受信において、各ブロッ
クの最後の１バイトのデータがデータレジスタ２８に残
る。ＭＰＵ１１はデータレジスタ２８からＮバイトのデ
ータしか読み出さないため、２つ目のデータセットの最
後のブロックの最後の１バイトのデータがデータレジス
タ２８に残されて受信が終了する。
信において、奇数／偶数フラグが奇数「１」に保持され
てモードＭ６が維持される。そのため、バイト数から１
が引かれ、（Ｎ−１）バイトの受信となる。（Ｎ−１）
バイト目のデータを受信するときにＳＣＳＩバス４の上
位８ビットにもデータが転送されてきているため、デー
タレジスタ２８にはＮバイトのデータが格納される。２
ブロック目以降の各ブロックの受信において、各ブロッ
クの最後の１バイトのデータがデータレジスタ２８に残
る。ＭＰＵ１１はデータレジスタ２８からＮバイトのデ
ータしか読み出さないため、２つ目のデータセットの最
後のブロックの最後の１バイトのデータがデータレジス
タ２８に残されて受信が終了する。
【００７９】さらに、３つ目のデータセットの受信で
は、奇数／偶数フラグが奇数「１」であり、バイト数Ｎ
が奇数であるため、表３に示すモードＭ８に該当する。
そのため、バイト数から１が引かれ、（Ｎ−１）バイト
の受信となる。（Ｎ−１）は偶数である。そのため、デ
ータレジスタ２８には２つ目のデータセットの受信で残
った１バイトのデータと受信した（Ｎ−１）バイトとの
合計Ｎバイトのデータが格納される。奇数／偶数フラグ
は奇数「１」から偶数「０」に反転される。この３つ目
のデータセットの受信終了時において、ＭＰＵ１１はデ
ータレジスタ２８からＮバイトのデータを読み出すた
め、データレジスタ２８にはデータが残っていない。ま
た、このデータセットの受信終了時において、ダミーデ
ータを１度も受信していないので、ＭＰＵ１１はダミー
データを除去する必要がない。
は、奇数／偶数フラグが奇数「１」であり、バイト数Ｎ
が奇数であるため、表３に示すモードＭ８に該当する。
そのため、バイト数から１が引かれ、（Ｎ−１）バイト
の受信となる。（Ｎ−１）は偶数である。そのため、デ
ータレジスタ２８には２つ目のデータセットの受信で残
った１バイトのデータと受信した（Ｎ−１）バイトとの
合計Ｎバイトのデータが格納される。奇数／偶数フラグ
は奇数「１」から偶数「０」に反転される。この３つ目
のデータセットの受信終了時において、ＭＰＵ１１はデ
ータレジスタ２８からＮバイトのデータを読み出すた
め、データレジスタ２８にはデータが残っていない。ま
た、このデータセットの受信終了時において、ダミーデ
ータを１度も受信していないので、ＭＰＵ１１はダミー
データを除去する必要がない。
【００８０】このように、本実施例のＳＣＳＩ装置７
は、１６ビット幅のＳＣＳＩバス４を介して２バイト単
位で、複数のデータセットを送信する場合において、Ｓ
ＣＳＩバス４の上位８ビットにダミーデータを出力せず
に済むため、データ転送の効率を向上することができ
る。また、データ転送の効率の向上を、転送制御回路２
３に設けたフラグレジスタ２３ａという簡単な構成によ
って達成できるため、ＳＣＳＩ装置７のコストの上昇を
抑制できる。
は、１６ビット幅のＳＣＳＩバス４を介して２バイト単
位で、複数のデータセットを送信する場合において、Ｓ
ＣＳＩバス４の上位８ビットにダミーデータを出力せず
に済むため、データ転送の効率を向上することができ
る。また、データ転送の効率の向上を、転送制御回路２
３に設けたフラグレジスタ２３ａという簡単な構成によ
って達成できるため、ＳＣＳＩ装置７のコストの上昇を
抑制できる。
【００８１】また、本実施例のＳＣＳＩ装置７は、フラ
グレジスタ２３ａを設けることによって、図４に示すよ
うにデータ転送のためのプログラムのステップ数を低減
して処理の簡素化を図ることができる。
グレジスタ２３ａを設けることによって、図４に示すよ
うにデータ転送のためのプログラムのステップ数を低減
して処理の簡素化を図ることができる。
【００８２】なお、本実施例における受信時において、
表３に示すモードＭ６におけるバイト数をＮに保持する
ようにすれば、設定されたバイト数と実際に受信される
バイト数とを一致させることができる。また、モードＭ
７におけるバイト数を（Ｎ＋１）に変更すれば、設定さ
れたバイト数と実際に受信されるバイト数とを一致させ
ることができる。
表３に示すモードＭ６におけるバイト数をＮに保持する
ようにすれば、設定されたバイト数と実際に受信される
バイト数とを一致させることができる。また、モードＭ
７におけるバイト数を（Ｎ＋１）に変更すれば、設定さ
れたバイト数と実際に受信されるバイト数とを一致させ
ることができる。
【００８３】
【発明の効果】以上詳述したように、請求項１〜３及び
請求項８、１０、１１の発明によれば、各データセット
の送信の終了時において、無効なデータが送信されるこ
とはなく、２バイト単位でのデータの送信効率を向上で
きる。
請求項８、１０、１１の発明によれば、各データセット
の送信の終了時において、無効なデータが送信されるこ
とはなく、２バイト単位でのデータの送信効率を向上で
きる。
【００８４】請求項４〜６及び請求項９、１２、１３の
発明によれば、各データセットの受信の終了時に受信す
べきデータセットを確実に受信することができ、２バイ
ト単位でのデータの受信効率を向上できる。
発明によれば、各データセットの受信の終了時に受信す
べきデータセットを確実に受信することができ、２バイ
ト単位でのデータの受信効率を向上できる。
【００８５】請求項７、１４の発明によれば、各データ
セットの送信の終了時において、無効なデータが送信さ
れることはなく、２バイト単位でのデータの送信効率を
向上できるとともに、各データセットの受信の終了時に
受信すべきデータセットを確実に受信することができ、
２バイト単位でのデータの受信効率を向上できる。
セットの送信の終了時において、無効なデータが送信さ
れることはなく、２バイト単位でのデータの送信効率を
向上できるとともに、各データセットの受信の終了時に
受信すべきデータセットを確実に受信することができ、
２バイト単位でのデータの受信効率を向上できる。
【図１】本発明を具体化した一実施例のＳＣＳＩ装置を
示すブロック図である。
示すブロック図である。
【図２】データ伝送システムを示すブロック図である。
【図３】パーソナルコンピュータを示すブロック図であ
る。
る。
【図４】一実施例の作用を示すフローチャートである。
【図５】パーソナルコンピュータのデータ送信を示すタ
イムチャートである。
イムチャートである。
【図６】パーソナルコンピュータのデータ送信を示すタ
イムチャートである。
イムチャートである。
【図７】パーソナルコンピュータのデータ受信を示すタ
イムチャートである。
イムチャートである。
【図８】パーソナルコンピュータのデータ受信を示すタ
イムチャートである。
イムチャートである。
【図９】従来のＳＣＳＩ装置の作用を示すフローチャー
トである。
トである。
２０ 送信用変更手段、受信用変更手段、送信用判定手
段及び受信用判定手段を構成する内部プロセッサ ２０ａ 第１の送信用保持手段及び第１の受信用保持手
段としてのバイト数レジスタ ２３ 送信用変更手段、受信用変更手段、送信制御手
段、受信制御手段、第１，第２の送信用設定手段及び第
１，第２の受信用設定手段を構成する転送制御回路 ２３ａ 第２の送信用保持手段及び第２の受信用保持手
段としての奇数／偶数フラグレジスタ ２４ａ ブロックカウンタ ２４ｂ バイトカウンタ ２８ 送信用記憶手段及び受信用記憶手段としてのデー
タレジスタ ３１ 送信手段及び受信手段としてのスモールコンピュ
ータシステムインターフェース
段及び受信用判定手段を構成する内部プロセッサ ２０ａ 第１の送信用保持手段及び第１の受信用保持手
段としてのバイト数レジスタ ２３ 送信用変更手段、受信用変更手段、送信制御手
段、受信制御手段、第１，第２の送信用設定手段及び第
１，第２の受信用設定手段を構成する転送制御回路 ２３ａ 第２の送信用保持手段及び第２の受信用保持手
段としての奇数／偶数フラグレジスタ ２４ａ ブロックカウンタ ２４ｂ バイトカウンタ ２８ 送信用記憶手段及び受信用記憶手段としてのデー
タレジスタ ３１ 送信手段及び受信手段としてのスモールコンピュ
ータシステムインターフェース
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平６−161943（ＪＰ，Ａ)
特開 昭58−92025（ＪＰ，Ａ)
特開 平５−128054（ＪＰ，Ａ)
特開 平３−268154（ＪＰ，Ａ)
特開 平５−298060（ＪＰ，Ａ)
米国特許5452432（ＵＳ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G06F 13/20 - 13/378
Claims (14)
- 【請求項１】 それぞれ所定のバイト数のデータで構成
された複数のデータセットを送信するデータ送信装置に
おいて、 送信すべきデータセットのデータを記憶する送信用記憶
手段と、 前記送信用記憶手段に記憶されたデータを２バイト単位
で送信する送信手段と、 前記送信手段から送信されるデータのバイト数をカウン
トするバイトカウンタと、 前記送信用記憶手段に記憶されたデータセットのデータ
のバイト数が奇数である場合には最後の１バイトのデー
タの送信を行わないで該送信用記憶手段に残るように
し、該データセットにおける前記１バイトのデータを、
後に続くデータセットにおけるデータに含めることによ
って送信されるデータのバイト数が偶数になるように送
信されるデータのバイト数を変更する送信用変更手段と
を有することを特徴とするデータ送信装置。 - 【請求項２】 前記データセットは、所定のバイト数の
データからなるブロックを所定数含み、 前記送信手段によって送信されたデータのバイト数が前
記送信用変更手段によって変更されたデータのバイト数
に達したときに１ブロック分の送信を終了させる送信制
御手段と、 送信が終了したブロック数をカウントするブロックカウ
ンタとを備えることを特徴とする請求項１に記載のデー
タ送信装置。 - 【請求項３】 前記送信用変更手段は、 送信すべきブロックのバイト数を保持する第１の送信用
保持手段と、 ブロックの送信の開始時において、該ブロックに先行す
るブロックの最後のデータが前記送信用記憶手段に残っ
ているかどうかの有無情報を保持する第２の送信用保持
手段と、 前記第１の送信用保持手段に保持されたブロックのバイ
ト数が奇数であるか否かを判定する送信用判定手段と、 前記送信用判定手段において奇数であると判定された場
合には、前記第２の送信用保持手段の有無情報を反転さ
せてブロックの送信の終了時における該ブロックの最後
のデータの有無情報として設定する第１の送信用設定手
段と、 前記送信用判定手段において奇数であると判定された場
合には、前記第２の送信用保持手段の情報が有りのとき
には前記バイトカウンタのバイト数を１加算した値に変
更し、該第２の送信用保持手段の情報が無しのときには
該バイトカウンタのバイト数を１減算した値に変更する
第２の送信用設定手段とを有することを特徴とする請求
項２に記載のデータ送信装置。 - 【請求項４】 それぞれ所定のバイト数のデータで構成
された複数のデータセットを受信するデータ受信装置に
おいて、 データを２バイト単位で受信する受信手段と、 前記受信手段からのデータを記憶する受信用記憶手段
と、 前記受信手段によって受信されるデータのバイト数をカ
ウントするバイトカウンタと、 前記受信用記憶手段から出力されるデータセットのデー
タのバイト数が奇数である場合には最後の１バイトのデ
ータの出力を行わないで該受信用記憶手段に残るように
し、該データセットにおける前記１バイトのデータを、
後にくるデータセットにおけるデータに含めることによ
って出力されるデータのバイト数が偶数になるように出
力されるデータのバイト数を変更する受信用変更手段と
を有することを特徴とするデータ受信装置。 - 【請求項５】 前記データセットは、所定のバイト数の
データからなるブロックを所定数含み、 前記受信用記憶手段から出力されるデータのバイト数が
前記受信用変更手段によって変更されたデータのバイト
数に達したときに１ブロック分の受信を終了させる受信
制御手段と、 受信が終了したブロック数をカウントするブロックカウ
ンタとを備えることを特徴とする請求項４に記載のデー
タ受信装置。 - 【請求項６】 前記受信用変更手段は、 受信すべきブロックのバイト数を保持する第１の受信用
保持手段と、 ブロックの受信の開始時において、該ブロックに先行す
るブロックの最後のデータが前記受信用記憶手段に残っ
ているかどうかの有無情報を保持する第２の受信用保持
手段と、 前記第１の受信用保持手段に保持されたブロックのバイ
ト数が奇数であるか否かを判定する受信用判定手段と、 前記受信用判定手段において奇数であると判定された場
合には、前記第２の受信用保持手段の有無情報を反転さ
せてブロックの受信の終了時における該ブロックの最後
のデータの有無情報として設定する第１の受信用設定手
段と、 前記受信用判定手段において奇数であると判定された場
合には、前記第２の受信用保持手段の情報が有りのとき
には前記バイトカウンタのバイト数を１減算した値に変
更する第２の受信用設定手段とを有することを特徴とす
る請求項５に記載のデータ受信装置。 - 【請求項７】 請求項１〜請求項３のうち何れか一項に
記載のデータ送信装置と、 請求項４〜請求項６のうち何れか一項に記載のデータ受
信装置とを備えたことを特徴とするデータ伝送装置。 - 【請求項８】 それぞれ所定のバイト数のデータで構成
された複数のデータセットを２バイト単位で送信するデ
ータ送信方法において、 送信すべきデータセットのデータを送信用記憶手段に記
憶し、 前記送信用記憶手段に記憶されたデータセットのデータ
のバイト数が奇数である場合には最後の１バイトのデー
タの送信を行わないで該送信用記憶手段に残るように
し、該データセットにおける前記１バイトのデータを、
後に続くデータセットにおけるデータに含めることによ
って送信されるデータのバイト数が偶数になるように送
信されるデータのバイト数を変更することを特徴とする
データ送信方法。 - 【請求項９】 それぞれ所定のバイト数のデータで構成
された複数のデータセットを２バイト単位で受信するデ
ータ受信方法において、 受信したデータを受信用記憶手段に記憶し、 前記受信用記憶手段から出力されるデータセットのデー
タのバイト数が奇数である場合には最後の１バイトのデ
ータの出力を行わないで該受信用記憶手段に残るように
し、該データセットにおける前記１バイトのデータを、
後にくるデータセットにおけるデータに含めることによ
って出力されるデータのバイト数が偶数になるように出
力されるデータのバイト数を変更することを特徴とする
データ受信方法。 - 【請求項１０】 それぞれ所定のバイト数のデータで構
成された複数のデータセットを送信するデータ送信装置
において、 前記データセットは、所定のバイト数のデータからなる
ブロックを所定数含み、 送信すべきデータセットのデータを記憶する送信用記憶
手段と、 前記送信用記憶手段に記憶されたデータを２バイト単位
で送信する送信手段と、 前記送信手段から送信されるデータのバイト数をカウン
トするバイトカウンタと、 前記送信用記憶手段に記憶されたデータセットのデータ
のバイト数が奇数である場合には最後の１バイトのデー
タの送信を行わないで該送信用記憶手段に残るように
し、該データセットの後に続くデータセットにおいて前
記１バイトのデータを含めて送信されるデータのバイト
数が偶数になるように送信されるデータのバイト数を変
更する送信用変更手段と、 前記送信手段によって送信されたデータのバイト数が前
記送信用変更手段によって変更されたデータのバイト数
に達したときに１ブロック分の送信を終了させる送信制
御手段と、 送信が終了したブロック数をカウントするブロックカウ
ンタと を有することを特徴とするデータ送信装置。 - 【請求項１１】 前記送信用変更手段は、 送信すべきブロックのバイト数を保持する第１の送信用
保持手段と、 ブロックの送信の開始時において、該ブロックに先行す
るブロックの最後のデータが前記送信用記憶手段に残っ
ているかどうかの有無情報を保持する第２の送信用保持
手段と、前記第１の送信用保持手段に保持されたブロッ
クのバイト数が奇数であるか否かを判定する送信用判定
手段と、 前記送信用判定手段において奇数であると判定された場
合には、前記第２の送信用保持手段の有無情報を反転さ
せてブロックの送信の終了時における該ブロックの最後
のデータの有無情報として設定する第１の送信用設定手
段と、 前記送信用判定手段において奇数であると判定された場
合には、前記第２の送信用保持手段の情報が有りのとき
には前記バイトカウンタのバイト数を１加算した値に変
更し、該第２の送信用保持手段の情報が無しのときには
該バイトカウンタのバイト数を１減算した値に変更する
第２の送信用設定手段とを有することを特徴とする請求
項１０に記載のデータ送信装置。 - 【請求項１２】 それぞれ所定のバイト数のデータで構
成された複数のデータセットを受信するデータ受信装置
において、 前記データセットは、所定のバイト数のデータからなる
ブロックを所定数含み、 データを２バイト単位で受信する受信手段と、 前記受信手段からのデータを記憶する受信用記憶手段
と、 前記受信手段によって受信されるデータのバイト数をカ
ウントするバイトカウンタと、 前記受信用記憶手段から出力されるデータセットのデー
タのバイト数が奇数である場合には最後の１バイトのデ
ータの出力を行わないで該受信用記憶手段に残るように
し、該データセットの後にくるデータセットにおいて前
記１バイトのデータを含めて出力されるデータのバイト
数が偶数になるように出力されるデータのバイト数を変
更する受信用変更手段と、 前記受信用記憶手段から出力されるデータのバイト数が
前記受信用変更手段によって変更されたデータのバイト
数に達したときに１ブロック分の受信を終了させる受信
制御手段と、 受信が終了したブロック数をカウントするブロックカウ
ンタとを有することを特徴とするデータ受信装置。 - 【請求項１３】 前記受信用変更手段は、 受信すべきブロックのバイト数を保持する第１の受信用
保持手段と、 ブロックの受信の開始時において、該ブロックに先行す
るブロックの最後のデータが前記受信用記憶手段に残っ
ているかどうかの有無情報を保持する第２の受信用保持
手段と、 前記第１の受信用保持手段に保持されたブロックのバイ
ト数が奇数であるか否かを判定する受信用判定手段と、 前記受信用判定手段において奇数であると判定された場
合には、前記第２の受信用保持手段の有無情報を反転さ
せてブロックの受信の終了時における該ブロックの最後
のデータの有無情報として設定する第１の受信用設定手
段と、 前記受信用判定手段において奇数であると判定された場
合には、前記第２の受信用保持手段の情報が有りのとき
には前記バイトカウンタのバイト数を１減算した値に変
更する第２の受信用設定手段とを有することを特徴とす
る請求項１２に記載のデータ受信装置。 - 【請求項１４】 請求項１０または請求項１１に記載の
データ送信装置と、 請求項１２または請求項１３に記載のデータ受信装置と
を備えたことを特徴とするデータ伝送装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12934094A JP3529429B2 (ja) | 1994-06-10 | 1994-06-10 | データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 |
| US08/486,289 US5640602A (en) | 1994-06-10 | 1995-06-07 | Transferring digital data in units of 2 bytes to increase utilization of a 2-byte-wide bus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12934094A JP3529429B2 (ja) | 1994-06-10 | 1994-06-10 | データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07334454A JPH07334454A (ja) | 1995-12-22 |
| JP3529429B2 true JP3529429B2 (ja) | 2004-05-24 |
Family
ID=15007194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12934094A Expired - Lifetime JP3529429B2 (ja) | 1994-06-10 | 1994-06-10 | データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5640602A (ja) |
| JP (1) | JP3529429B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3562126B2 (ja) * | 1996-04-09 | 2004-09-08 | 株式会社デンソー | Ｄｍａ制御装置 |
| JP3635169B2 (ja) * | 1996-11-20 | 2005-04-06 | 松下電器産業株式会社 | データ伝送装置 |
| KR100207541B1 (ko) * | 1996-12-30 | 1999-07-15 | 윤종용 | 디지탈 비디오 디스크 롬 인터페이스 장치 및 방법 |
| US6487631B2 (en) * | 1999-02-02 | 2002-11-26 | Qlogic Corporation | Circuit and method for monitoring sector transfers to and from storage medium |
| EP1233522A1 (en) * | 2001-02-14 | 2002-08-21 | Siemens Aktiengesellschaft | A data compression/decompression method and apparatus |
| US7007114B1 (en) * | 2003-01-31 | 2006-02-28 | Qlogic Corporation | System and method for padding data blocks and/or removing padding from data blocks in storage controllers |
| US7492545B1 (en) | 2003-03-10 | 2009-02-17 | Marvell International Ltd. | Method and system for automatic time base adjustment for disk drive servo controllers |
| US7039771B1 (en) | 2003-03-10 | 2006-05-02 | Marvell International Ltd. | Method and system for supporting multiple external serial port devices using a serial port controller in embedded disk controllers |
| US7457903B2 (en) * | 2003-03-10 | 2008-11-25 | Marvell International Ltd. | Interrupt controller for processing fast and regular interrupts |
| US7870346B2 (en) * | 2003-03-10 | 2011-01-11 | Marvell International Ltd. | Servo controller interface module for embedded disk controllers |
| US7139150B2 (en) * | 2004-02-10 | 2006-11-21 | Marvell International Ltd. | Method and system for head position control in embedded disk drive controllers |
| US7120084B2 (en) * | 2004-06-14 | 2006-10-10 | Marvell International Ltd. | Integrated memory controller |
| US8166217B2 (en) * | 2004-06-28 | 2012-04-24 | Marvell International Ltd. | System and method for reading and writing data using storage controllers |
| US7757009B2 (en) | 2004-07-19 | 2010-07-13 | Marvell International Ltd. | Storage controllers with dynamic WWN storage modules and methods for managing data and connections between a host and a storage device |
| US8032674B2 (en) * | 2004-07-19 | 2011-10-04 | Marvell International Ltd. | System and method for controlling buffer memory overflow and underflow conditions in storage controllers |
| US9201599B2 (en) * | 2004-07-19 | 2015-12-01 | Marvell International Ltd. | System and method for transmitting data in storage controllers |
| US7386661B2 (en) | 2004-10-13 | 2008-06-10 | Marvell International Ltd. | Power save module for storage controllers |
| US7240267B2 (en) | 2004-11-08 | 2007-07-03 | Marvell International Ltd. | System and method for conducting BIST operations |
| US7802026B2 (en) * | 2004-11-15 | 2010-09-21 | Marvell International Ltd. | Method and system for processing frames in storage controllers |
| US7609468B2 (en) * | 2005-04-06 | 2009-10-27 | Marvell International Ltd. | Method and system for read gate timing control for storage controllers |
| JP5482472B2 (ja) | 2010-06-09 | 2014-05-07 | 富士通セミコンダクター株式会社 | データ転送装置およびデータ転送方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4225919A (en) * | 1978-06-30 | 1980-09-30 | Motorola, Inc. | Advanced data link controller |
| US5185694A (en) * | 1989-06-26 | 1993-02-09 | Motorola, Inc. | Data processing system utilizes block move instruction for burst transferring blocks of data entries where width of data blocks varies |
| US5452432A (en) * | 1990-08-14 | 1995-09-19 | Chips And Technologies, Inc. | Partially resettable, segmented DMA counter |
| US5537624A (en) * | 1991-02-12 | 1996-07-16 | The United States Of America As Represented By The Secretary Of The Navy | Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width |
| DE69228975T2 (de) * | 1991-10-28 | 1999-11-18 | Eastman Kodak Co., Rochester | Steuerungsschaltung zur Datenübertragung von einem VME-Bus zu einer SCSI-Platteneinheit |
| JP2836321B2 (ja) * | 1991-11-05 | 1998-12-14 | 三菱電機株式会社 | データ処理装置 |
| US5459842A (en) * | 1992-06-26 | 1995-10-17 | International Business Machines Corporation | System for combining data from multiple CPU write requests via buffers and using read-modify-write operation to write the combined data to the memory |
| US5550989A (en) * | 1993-05-28 | 1996-08-27 | International Business Machines Corporation | Bridge circuit that can eliminate invalid data during information transfer between buses of different bitwidths |
| US5522050A (en) * | 1993-05-28 | 1996-05-28 | International Business Machines Corporation | Bus-to-bus bridge for a multiple bus information handling system that optimizes data transfers between a system bus and a peripheral bus |
| US5550972A (en) * | 1993-06-30 | 1996-08-27 | Microsoft Corporation | Method and apparatus for efficient transfer of data to memory |
| US5559969A (en) * | 1994-08-09 | 1996-09-24 | Unisys Corporation | Method and apparatus for efficiently interfacing variable width data streams to a fixed width memory |
-
1994
- 1994-06-10 JP JP12934094A patent/JP3529429B2/ja not_active Expired - Lifetime
-
1995
- 1995-06-07 US US08/486,289 patent/US5640602A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07334454A (ja) | 1995-12-22 |
| US5640602A (en) | 1997-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3529429B2 (ja) | データ送信装置、データ受信装置、データ伝送装置及びデータ伝送方法 | |
| EP1870817B1 (en) | Information processing device and information processing method | |
| EP1253520B1 (en) | Apparatus for issuing command for high-speed serial interface | |
| JP2546901B2 (ja) | 通信制御装置 | |
| JPH02245860A (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JPH11149455A (ja) | メモリディスク共有方法及びその実施装置 | |
| CN115567080B (zh) | 一种基于usart的通信方法、系统及设备 | |
| JP3799741B2 (ja) | バスコントローラ | |
| JP3064688B2 (ja) | データ受信装置 | |
| CS602090A3 (en) | Method of packet communication in information system | |
| JP3266789B2 (ja) | 通信制御装置 | |
| JPH03261255A (ja) | データ転送方式 | |
| JP2000354083A (ja) | データ伝送装置 | |
| JP3299021B2 (ja) | マルチバスｉｉ−ｓｃｓｉバスデータ転送方法および装置 | |
| JPS6028344A (ja) | パケツト交換機 | |
| JPH0417492B2 (ja) | ||
| JPS61256847A (ja) | パケツト交換機 | |
| JPS588008B2 (ja) | 伝送制御方式 | |
| JP2004054419A (ja) | ノード間トランザクション処理装置 | |
| JPS6165649A (ja) | 通信制御方式 | |
| JPH0478249A (ja) | 通信制御方法 | |
| JPH07235951A (ja) | Ｈｄｌｃフレーム送出制御回路 | |
| JPH01311350A (ja) | チャネル・インターフェイス回路 | |
| JPS6379439A (ja) | シリアル通信装置 | |
| JPH1141237A (ja) | Ｌａｎ端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040224 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040225 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080305 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090305 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100305 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110305 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120305 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |