KR100367322B1 - 비휘발성반도체디스크장치 - Google Patents

비휘발성반도체디스크장치 Download PDF

Info

Publication number
KR100367322B1
KR100367322B1 KR1019970059490A KR19970059490A KR100367322B1 KR 100367322 B1 KR100367322 B1 KR 100367322B1 KR 1019970059490 A KR1019970059490 A KR 1019970059490A KR 19970059490 A KR19970059490 A KR 19970059490A KR 100367322 B1 KR100367322 B1 KR 100367322B1
Authority
KR
South Korea
Prior art keywords
memory
data
write
memory chip
write operation
Prior art date
Application number
KR1019970059490A
Other languages
English (en)
Other versions
KR19980086416A (ko
Inventor
아쓰시 벳뿌
Original Assignee
오끼 덴끼 고오교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오끼 덴끼 고오교 가부시끼가이샤 filed Critical 오끼 덴끼 고오교 가부시끼가이샤
Publication of KR19980086416A publication Critical patent/KR19980086416A/ko
Application granted granted Critical
Publication of KR100367322B1 publication Critical patent/KR100367322B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

쓰기데이터는, 호스트로부터 인터페이스를 통하여 제공될 때, 디스크 제어부의 버퍼메모리에 일시적으로 저장된다. 칩개수 관리부는 쓰기동작을 실행하는 메모리칩의 개수를 관리한다. 쓰기동작중인 메모리칩의 개수가 소정의 수에 도달하지 않으면, 쓰기데이터는 해당하는 쓰기영역에 할당된 메모리칩으로 전송된다. 반면에, 쓰기동작중인 메모리칩의 개수가 소정의 수에 도달하면, 쓰기데이터는 쓰기작업중인 메모리칩으로의 쓰기동작이 끝난 후에 전송된다. 따라서, 디스크카드의 쓰기동작중에 전체 전류가 제한될 수 있다.

Description

비휘발성 반도체 디스크장치{NONVOLATILE SEMICONDUCTOR DISK DEVICE}
본발명은 퍼스널 컴퓨터 (이하, "PC" 라 함) 등의 주변기능 확장용 카드의하나인 비휘발성 반도체 디스크장치 (이하, "디스크카드" 라 함) 및 이러한 디스크카드의 쓰기제어에 관한 것이다.
PC 의 주변장치로서의 이러한 디스크카드에는 데이터가 저장된다. 디스크카드는 전력공급 없이 저장내용을 유지할 수 있다. 예를 들어, 플래쉬 메모리와 같은 비휘발성 반도체 메모리가 디스크카드의 저장매체로서 이용된다. 이러한 비휘발성 반도체 메모리에는 플렉시블 디스크 및 하드 디스크와 같은 디스크장치의 경우와 마찬가지로 섹터라고 불리는 일정한 크기로 포맷된 형태로 데이터가 저장된다. 예컨데, 반도체 메모리의 용량에 있어서의 비약적인 증가로, 명함 크기의 디스크카드는 수십 메가 바이트의 데이터를 저장할 수 있게 된다.
이러한 디스크카드는 크기는 작지만 대용량인 장점과 전력공급이 끊어진 경우에도 저장내용을 유지하는 장점을 이용하여, 예컨데, 디지탈 카메라로 촬영한 화상데이터를 저장하는데 사용된다. 촬영이 완료된 디스크카드를 디지탈 카메라에서 빼내어 PC 에 세팅하고, 저장된 데이터를 읽어서 디지탈적으로 처리한다.
도 2 는 종래의 디스크카드의 일예를 도시하는 다이어그램이다.
이 디스크카드는 디지탈 카메라 및 PC 와 같은 호스트 (1) 에 연결된 인터페이스부 (10), 상기 호스트 (1) 와 다양한 제어신호를 송수신함으로써 디스크카드 내의 모든 제어를 수행하는 중앙처리장치 ( 이하, "CPU"), 호스트 (1) 로의 데이터 전송을 제어하기 위한 디스크 제어부 (30), 데이터가 디스크카드 내부로 전송되는 내부버스 (40) 및 데이터를 저장하기 위한 저장부 (50) 를 구비한다.
디스크 제어부 (30) 는 호스트 (1) 로 부터 제공된 섹터단위의 정보를 일시적으로 유지하기 위한 버퍼메모리 (31) 를 갖는다. 상기 섹터는 예를 들어, 이 섹터의 유효성 등에 관한 데이터를 담고있는 헤드부 및 에러를 정정하기 위한 정정코드가 512 바이트의 데이터에 부가되는 일정한 형식으로 된 536 바이트의 정보를 담고 있다. 디스크 제어부 (30) 는 인터페이스부 (10) 을 통하여 제공된 어드레스 신호에 근거하여 내부버스 (40) 를 통하여 해당하는 저장부 (50) 로 섹터단위의 정보를 쓰고, 저장부 (50) 에 저장된 섹터단위의 정보를 읽는 기능을 갖는다.
저장부 (50) 는 내부버스 (40) 에 의해 공통으로 접속된 복수의 메모리칩 (50a, 50b, ... , 50n) (예를 들어, 15 개) 으로 구성된다. 서로 다른 어드레스가 이러한 메모리칩 (50a, 50b, ... ,50n) 에 할당된다. 메모리칩 (50a, 50b, ... ,50n) 각각은 동일한 구조를 갖고, 섹터단위의 정보를 일시적으로 유지하기 위한 버퍼메모리 (51) 및 섹터단위의 정보를 저장하기 위한 비휘발성 반도체 메모리 (52) 를 구비한다. 비휘발성 반도체 메모리 (52) 는 전력공급이 중단된 경우에도 저장 내용을 유지할 수 있다. 메모리칩 (50a, 50b, ... ,50n) 각각은 버퍼메모리 (51) 와 비휘발성 반도체 메모리 사이에서 섹터단위의 정보의 전송을 제어하기 위한 메모리 제어부 (53) 를 갖는다.
이러한 디스크카드에서, 호스트 (1) 가 데이터를 쓰라는 명령을 내보낸 경우에, 쓰기데이터는 인터페이스부 (10) 를 통하여 디스크 제어부 (30) 내의 버퍼메모리 (31) 에 일시적으로 유지된다. 버퍼메모리 (31) 에 유지된 데이터는 전송되고, 내부버스 (40) 를 통하여 그 어드레스에 해당하는 메모리칩 (50i : i =a ~ n) 중 어느 하나에 있는 버퍼메모리 (51) 에 유지된다. 메모리칩 (51i) 내의 버퍼메모리 (51) 에 유지된 메모리는 메모리 제어부 (53) 의 제어하에 비휘발성 반도체 메모리 (52) 에 있는 소정의 영역에 쓰여진다.
이 때에, 호스트 (1) 로부터 인터페이스부 (10) 및 버퍼메모리 (31) 를 통하여 버퍼메모리 (51) 까지 전송되는 데이터의 전송 시간은 수 백 ㎲ 정도이다. 반면에, 예를 들어, 버퍼메모리 (51) 에 일시적으로 유지된 데이터를 반도체 메모리 (52) 에 쓰는데에는 수 ㎳ 의 시간이 필요하다.
이 때문에, 저장부 (50) 는 복수의 메모리칩 (50a, 50b, ... ,50n) 으로 분할되고 각각의 메모리칩 (예를 들어, 50a) 에는 버퍼메모리 (51) 와 비휘발성 반도체 메모리 (52) 가 제공된다. 데이터는 각각의 버퍼메모리 (51) 로부터 비휘발성 반도체 메모리 (52) 로 독립적으로 쓰여진다. 이러한 동작으로 호스트 (1) 로부터 디스크카드로의 쓰기동작이 거의 등가적으로 실시될 수 있다.
반면에, CPU (20) 의 제어 하에서, 호스트 (1) 가 데이터를 읽으라는 명령을 내보내면, 읽기명령은 읽을 데이터가 저장된 메모리칩 (50a) 에 제공된다. 섹터단위의 데이터가 비휘발성 반도체 메모리 (52) 에 있는 해당하는 저장영역으로 부터 읽혀진다. 읽기 데이터는 버퍼메모리 (51) 에 일시적으로 유지되고 그후에 내부버스 (40) 를 통하여 버퍼메모리 (31) 에 유지된다. 버퍼메모리 (51) 에 쓰여진 데이터는 인터페이스부 (10) 를 통하여 호스트 (1) 로 다시 전송된다.
그러나, 종래의 디스크카드에는 본래의 다음과 같은 문제점이 있다.
이 다스크카드에서, 인터페이스부 (10) 에서의 고속의 쓰기 및 읽기작업을 위한 억세스 (access) 속도를 거의 등가적으로 유지하기 위해 저장부 (50) 는 복수의 메모리칩 (50a, 50b, ... ,50n) 으로 분할된다. 각각의 메모리칩 (50a, 50b, ... ,50n) 에는 버퍼메모리 (51) 가 제공된다. 그리고, 디스크카드는 메모리칩 (50a, 50b, ... ,50n) 에 병렬로 쓰기동작을 실시함으로써 고속으로 쓰기동작을 등가적으로 실시할 수 있다.
각 메모리칩 당 쓰기동작에 필요한 전류는 예를 들어 15 ㎃ 정도이다. 그러나, 쓰기동작을 동시에 하는 동안에 메모리칩 (50a, 50b, ... ,50n) 의 수가 증가하는 경우에, 총 동작 전류는 커지게 된다. 따라서, 10 개의 메모리칩 (50i) 이 동시에 쓰기동작을 하는 경우에, 저장부 (50) 만 약 150 ㎃ 의 전류를 필요로 한다. 그러므로, 호스트 (1) 는 이를 고려한 전류용량을 갖는 전력공급원을 구비해야만 한다.
이와 같이 구성된 디스크카드는 단순히 PC 의 주변장치로서 뿐만 아니라 예를 들어, 디지탈 카메라에 부착되는 방식으로 촬영된 화상에 대한 정보를 저장하기 위하여 이용된다. 디지탈 카메라는 전지로 구동되므로 화상 데이터를 쓸 때 큰 전류가 공급되는데 있어서 한계가 있다.
본발명의 주된 목적은 상기한 종래 기술의 문제점을 제거하여 동시 쓰기동작이 진행중인 메모리칩 (50a, 50b, ... ,50n) 의 수를 제한함으로써 전력공급원의 큰 전류를 필요로 하지 않는 디스크카드를 제공하는 것이다.
도 1 은 본발명의 제 1 실시예에 따른 디스크카드의 구성을 도시하는 다이어그램.
도 2 는 종래의 디스크카드의 구성을 도시하는 다이어그램.
도 3 은 본발명의 제 2 실시예에 따른 디스크카드의 디스크 제어부의 구성을 도시하는 다이어그램.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 호스트 10 : 인터페이스
20 : CPU 30, 30A,30B : 디스크 제어부
31, 51 : 버퍼메모리 32 : 칩개수 관리부
33 : 메모리 제어 타이머 40 : 내부버스
50 : 저장부 50a ~ 50n : 메모리칩
52 : 반도체 메모리 53 : 메모리 제어부
상기한 목적을 달성하기 위하여 본발명에 따른 비휘발성 반도체 디스크장치는 외부로 부터 제공된 데이터를 전송하기 위한 인터페이스부, 상기 데이터를 저장하기 위한 비휘발성 반도체 메모리와 상기 반도체 메모리에 상기 데이터를 쓰기 위하여 데이터를 일시적으로 유지하기 위한 버퍼메모리를 각각 구비하는 메모리칩, 및 상기 인터페이스부를 통하여 전송된 데이터를 출력하기 위한 제어부를 구비하고, 외부로 부터의 지시에 따라 해당하는 메모리칩으로 부터 데이터를 읽어서 인터페이스부로 출력하는 디스크카드이다. 상기 제어부는 복수의 메모리칩에서 동시에 실행되는 동시 쓰기작업의 수를 모니터링하고, 동시 쓰기작업의 수가 소정의 수를 초과하지 않도록 외부로 부터 제공된 데이터의 해당하는 메모리칩으로의 출력을 제어한다.
그리고, 본발명에 따른 비휘발성 반도체 디스크장치에서, 제어부는 데이터를 메모리칩에 출력하고, 실질적으로 메모리칩에서의 소요되는 쓰기시간에 해당하는 일정한 시간이 경과한 후에 메모리칩으로의 쓰기작업의 완료를 모니터링하기 시작하는 부수적인 기능을 갖는다.
또한, 비휘발성 반도체 디스크장치는 디스크카드를 카드 형상으로 하고 상기 인터페이스부를 통하여 호스트에 탈착이 가능하도록 구성된다.
디스크카드가 상기한 대로 구성되어 있으므로 비휘발성 반도체 디스크장치는 다음과 같은 작용을 한다.
데이터가 상기 호스트로 부터 인터페이스부를 통하여 전송되어 오면, 제어부는 현재 쓰기동작을 진행하는 메모리칩의 수를 조사한다. 그리고 나서, 제어부는, 쓰기동작중인 메모리칩의 수가 소정의 수 미만이면, 해당하는 메모리칩에 데이터를 출력한다. 만일, 쓰기동작중인 메모리칩의 수가 소정의 수라면, 제어부는 동시 쓰기 작업의 수가 소정의 수 미만이 될 때까지 해당하는 메모리칩으로 데이터를 출력하지 않는다. 그리고, 동시 쓰기 작업의 수가 상기 소정의 수 미만인 시점에서, 제어부는 데이터를 메모리칩에 출력한다.
또한, 비휘발성 반도체 디스크장치는 다음의 기능을 수행한다.
제어부는, 데이터가 호스트로 부터 인터페이스부를 통하여 전송될 때, 현재 쓰기동작중인 메모리칩의 수를 조사한다. 그리고 나서, 쓰기동작중인 메모리칩의 수가 소정의 수보다 작다면, 제어부는 해당하는 메모리칩에 데이터를 출력한다. 계속해서, 제어부는, 실질적으로 소요되는 쓰기시간에 해당하는 일정한 시간이 경과한 후에, 상기 쓰기작업이 완료되었는지 여부를 모니터링하기 시작한다.
한편, 제어부는, 쓰기동작중인 메모리칩의 수가 소정의 수 이상이면, 동시 동작의 수가 소정의 수보다 작아질 때까지 해당하는 메모리칩에 데이터를 출력하지 않는다. 그리고, 제어부는, 쓰기 작업의 완료를 모니터링한 결과 동시 쓰기동작의 수가 소정의 수 미만이 되면, 데이터를 메모리칩에 출력하고, 데이터는 메모리칩에 있는 반도체 메모리에 쓰여진다.
본발명의 다른 목적 및 효과는 첨부 도면을 참조한 다음의 기재로 부터 분명해질 것이다.
제 1 실시예
도 1 은 본발명의 제 1 실시예인 디스크카드의 구성을 도시하는 다이어그램이다. 도 1 을 참조하면, 도 2 에 도시된 종래의 디스크카드와 공통인 소자는 동일한 기호로 표시된다.
이 디스크카드는 디지탈 카메라 등에 부착할 수 있는 명함 크기의 카드 형상을 취한다. 이 디스크카드는 인터페이스모듈 (예를 들어, 인터페이스부) (10), 제어모듈 (예를 들어, CPU (20) 및 디스크 제어부 (30A)), 내부버스 (40) 및 저장부 (50) 를 구비한다.
인터페이스부 (10) 는, 종래의 디스크카드의 경우와 마찬가지로, 디지탈 카메라 및 PC 와 같은 호스트 (1) 에 접속된다. 그리고, 예컨데 미국 IBM 사가 제창한 하드디스크용 규격인 ATA (Advanced Technology Attachment) 규격에 따른 인터페이스부는 호스트(1) 에 접속되어 데이터 및 다양한 제어 신호를 송수신한다. 디스크카드 내의 모든 부를 제어하기 위한 CPU (20) 및 종래의 기능과 다른 기능을 갖는 디스크 제어부 (30A) 가 종래의 방식과 동일한 방식으로 인터페이스부 (10) 에 접속된다.
이러한 디스크 제어부 (30A) 는 복수의 섹터를 위한 저장용량을 갖고 호스트로 부터 제공된 섹터단위의 데이터 (예를 들어, 536 바이트) 를 일시적으로 저장하기 위한 버퍼메모리 (31) 를 구비한다. 이 때문에, 버퍼메모리 (31) 에 비어있는 섹터가 존재하는 한, 디스크 제어부 (30A) 는 저장부 (50) 의 동작 상태에 관계없이 호스트로 부터 제공된 섹터단위의 데이터를 입력할 수 있다. 디스크제어부 (30A) 는 상기한 종래의 기능에 추가하여 저장부 (50) 의 메모리칩 (50a, 50b, ... ,50n) 의 동시 동작의 수를 모니터링한다. 그리고, 디스크 제어부 (30A) 는 메모리칩 (50i) 의 소정의 수를 초과하여 동시에 쓰기동작이 실행되지 않도록 제어하기 위한 칩개수 관리부 (32) 를 구비한다. 칩개수 관리부 (32) 는 쓰기동작을 진행중인 메모리칩 (50i) 의 어드레스를 등록하기 위하여 예를 들어, 세 개의 도시되지 않은 레지스터를 구비한다.
내부버스 (40) 는 디스크 제어부 (30A) 와 저장부 (50) 사이에 데이터를 전송하기 위한 공통 버스이다. 내부버스 (40) 는 어드레스선, 데이터선 및 제어선으로 구성된다.
저장부 (50) 는 종래의 기술과 동일한 방식으로 내부버스를 통하여 공통으로 접속된 복수의 (예를 들어, 15 개) 메모리칩 (50a, 50b, ... ,50n) 으로 구성된다. 서로 다른 어드레스가 할당된 이러한 메모리칩 (50a-50n) 각각은 동일한 구성을 갖는데, 섹터단위의 데이터를 일시적으로 저장하기 위한 버퍼메모리 (51) 및 섹터단위의 데이터를 저장하기 위한 비휘발성 반도체 메모리 (52) 를 각각 갖는다. 각각의 비휘발성 반도체 메모리 (52) 는 예를 들어, 8 메가비트의 저장용량을 갖고, 저장내용은 전력공급이 중단될 때 조차도 유지된다. 그리고, 각각의 메모리칩 (50a-50n) 은 버퍼메모리 (51) 와 비휘발성 반도체 메모리 (52) 사이의 섹터단위의 데이터의 전송을 제어하기 위한 메모리 제어부 (53) 를 갖는다.
이하에서, 이와 같은 구성을 갖는 디스크카드의 작용이 기재될 것이다.
호스트 (1) 가 데이터를 쓰라는 명령을 내릴 때, 쓰기데이터는 인터페이스부 (10) 를 통하여 디스크 제어부 (30A) 의 버퍼메모리 (31) 에 일시적으로 저장된다. 칩개수 관리부 (32) 내의 3 개의 레지스터에는 쓰기동작이 진행중인 메모리칩 (50i) 의 어드레스가 등록된다. 칩개수 관리부 (32) 는, 데이터 쓰기 명령이 전송되면, 이러한 세 개의 레지스터의 내용을 조사한다.
어드레스가 등록되지 않은 비어있는 상태의 레지스터가 존재하면, 데이터가 쓰여질 수 있는 메모리칩 (50i) 의 어드레스가 이러한 비어있는 상태의 레지스터에 등록된다. 이어서, 쓰기데이터는 메모리칩 (50i) 으로 출력된다. 이로써, 데이터 쓰기동작이 메모리칩 (50i) 에서 개시된다.
쓰기데이터를 출력한 후에, 디스크 제어부 (30A) 는 어드레스가 세 개의 레지스터에 등록된 쓰기동작이 진행중인 메모리칩 (50i) 의 상태를 주기적으로 모니터링함으로써, 쓰기동작의 완료를 모니터링한다. 예컨데, 상태를 모니터링하는데 있어서, 읽기 명령이 메모리칩 (50i) 에 전해지고, 그로부터의 응답이 비지 (busy) 상태이면, 쓰기 작업이 완료되지 않았다고 판정된다.
한편, 호스트 (1) 가 데이터 쓰기 명령을 내린 때에 세 개의 레지스터가 모두 사용중이라면, 데이터 쓰기 대상인 메모리칩 (50i) 으로의 쓰기동작을 실행하지 않을 때 조차도, 디스크 제어부 (30A) 로 부터 메모리칩 (50i) 으로의 쓰기데이터의 출력은 그 어드레스가 세 개의 레지스터에 등록된 메모리칩 (50i) 으로의 쓰기동작이 완료될 때까지 중단된다.
그리고 나서, 상태 모니터링 작업에 의해 어떤 메모리칩으로의 쓰기동작의완료가 검출되면, 메모리칩 (50i) 의 어드레스가 비어있는 레지스터에 등록되고 쓰기 명령이 메모리칩 (50i) 에 보내어진다.
이와 같이, 본발명의 제 1 실시예에 따른 디스크카드의 디스크 제어부 (30A) 는 동시에 동작하는 메모리칩 (50a-50n) 의 개수를 모니터링하기 위한 칩개수 관리부 (32) 를 포함함으로써, 칩개수 관리부 (32) 에 의해 미리 세팅된 칩개수를 초과하는 메모리칩 (50i) 이 쓰기동작을 동시에 수행하는 일이 발생하지 않도록 한다. 따라서, 데이터를 메모리칩 (50i) 에 쓸 때 필요한 저장부 (50) 의 소비전류는 칩개수 관리부 (32) 에 의해 세팅된 칩의 개수에 해당하는 최대값이 된다. 그래서, 예컨데 큰 용량을 갖는 전력공급원이 디지탈 카메라와 같은 호스트 (1) 용으로 준비될 필요가 없다는 효과가 있을 수 있다. 더욱이, 디스크 제어부 (30A) 는 호스트 (1) 로 부터 보내진 다수의 데이터를 일시적으로 유지할 수 있는 버퍼메모리 (31) 를 구비함으로써, 메모리칩 (50i) 으로의 쓰기동작이 제한될 때조차도, 호스트 (1) 로 부터 데이터를 수신할 수 있다.
제 2 실시예
도 3 은 본발명의 제 2 실시예에 따른 디스크카드에 있는 디스크 제어부의 구성을 도시하는 다이어그램이다. 도 3 에 있어서, 도 1 의 구성요소와 공통인 구성요소는 동일한 기호로 표시된다.
도 1 의 디스크 제어부 (30A) 는 디스크 제어부 (30B) 로 대체된다. 디스크 제어부 (30B) 는 디스크 제어부 (30A) 에 메모리 제어 타이머 (33) 를 부가함으로써 구성된다.
메모리 제어 타이머 (33) 는 메모리칩 (50i) 에서 소요되는 쓰기시간을 카운트하기 위한 카운트 타이머 (33a)를 갖는다. 이 카운트 타이머 (33a) 는, 디스크카드가 처음으로 쓰기동작을 실행할 때, 이러한 쓰기동작에 소요되는 시간을 카운트하기 위한 타이머이다. 카운트 타이머 (33a) 의 출력측은 소요되는 쓰기시간에 실질적으로 해당하는 시간으로서 카운트 타이머 (33a) 에 의해 카운트된 시간을 저장하기 위한 시간 저장 레지스터 (33b) 에 접속된다. 동시에 쓰기동작을 수행하는 칩의 개수를 관리하는 칩개수 관리부 (32) 용으로 사용되는 세 개의 레지스터에 대응하는 세 개의 카운트다운 (count-down) 타이머 (33c,33d,33e) 가 시간 저장 레지스터 (33b) 의 출력측에 접속된다.
이 카운트다운 타이머 (33c-33e) 는 시간의 경과에 따라 시간 저장 레지스터 (33b) 로 부터 로딩된 소요되는 쓰기시간을 카운트다운한다. 그리고 나서, 카운트다운 타이머 (33c-33e) 는, 그 값이 0 이 될 때, 해당하는 메모리칩 (50i) 으로의 쓰기동작의 완료를 모니터링하기 시작한다.
이와 같이 구성된 디스크카드에서, 호스트 (1) 가 데이터 쓰기 명령을 내보낼 때, 쓰기데이터는 인터페이스부 (10) 를 통하여 디스크 제어부 (30B) 의 버퍼메모리 (31) 에 일시적으로 저장된다. 칩개수 관리부 (32) 의 세 개의 레지스터 중의 하나가 비어있는 경우에만, 쓰기 대상인 메모리칩 (50i) 의 어드레스가 이러한 비어있는 레지스터에 등록되고, 쓰기데이터가 메모리칩 (50i) 에 전송된다. 더욱이, 시간 저장 레지스터 (33b) 의 내용이 상기 레지스터에 해당하는 카운트다운 타이머 (33j) (j= c - e) 로 로드된다. 이러한 작업으로 데이터 쓰기동작이 메모리칩 (50i) 내에서 개시되고, 동시에 카운트다운 타이머 (33j) 가 카운트다운하기 시작한다.
카운트다운 타이머 (33j) 의 값이 0 이 될 때, 디스크 제어부 (30B) 에 이러한 취지가 전달되고, 디스크 제어부 (30B) 는 해당하는 메모리칩 (50i) 의 상태를 모니터링한다.
본발명의 제 2 실시예에 따른 디스크카드에서, 디스크 제어부 (30) 는 메모리 제어 타이머 (33) 을 포함하고, 쓰기동작이 완료된 경우에만, 이러한 메모리 제어 타이머 (33) 가 통지를 준다. 따라서, 쓰기동작에 필요한 소정의 시간 내에는 메모리칩 (50i) 으로의 쓰기 작업의 완료를 모니터링할 필요가 없다. 그러므로, 상태를 모니터링하기 위한 동작을 실행할 필요가 거의 없으므로, 그러한 동작에 소비되는 전력이 감소되는 효과를 낳는다.
본발명은 상기한 실시예에 제한되지 않을뿐만 아니라 다양한 형태로 변경될 수도 있고, 예컨데 이하의 변경된 실시예 ((a) - (e)) 가 있을 수도 있다는 것에 주목해야 한다.
(a) 상기 디스크카드가 디지탈 카메라 등에 부착될 수 있도록 명함 크기의 카드 형상을 취하지만 카드 형상에만 국한되지는 않는다.
(b) 상기 인터페이스부 (10) 는 ATA 규격에만 제한되지 않고 주어진 포맷에 따라 데이터를 전송할 수 있는 규격일 수도 있다.
(c) 메모리칩 (50a - 50n) 의 개수, 저장용량, 전송속도, 및 전송데이터의 크기는 실시예에서 보여진 수치에만 제한되지 않는다.
(d) 칩개수 관리부 (32) 는 동시에 동작하는 메모리칩 (50i) 의 개수를 3 으로 제한시키지만, 전력공급원의 용량, 데이터의 양, 및 소요되는 쓰기시간에 따라 임의의 수로 세팅될 수 있다.
(e) 도 3 에 도시된 메모리 제어 타이머 (33) 는 카운트 타이머 (33a) 가 메모리칩 (50i) 의 소요되는 쓰기동작 시간을 카운트하도록 구성되지만, 시간 저장 레지스터 (33b) 에 대략적인 정도의 소요되는 쓰기동작 시간이 저장된다면, 카운트 타이머는 생략될 수도 있다.
앞에서 상세히 기재된 바와 같이, 본발명의 제 1 실시예에 따르면, 복수의 메모리칩으로의 쓰기 데이터의 출력을 관리함으로써 메모리칩으로의 동시 쓰기동작을 제한하기 위한 제어모듈이 제공된다. 따라서, 전류공급원으로 부터 큰 전류가 순간적으로 흐르는 것을 방지하여 전력공급원의 용량을 감소시킬 수 있다.
본발명의 제 2 실시예에 따르면, 메모리칩의 소요되는 쓰기시간이 경과한 후에, 상기 메모리칩으로의 쓰기동작의 완료가 모니터링된다. 그러므로, 불필요한 모니터링 동작이 제거되어 소비전력의 감소를 초래한다.
본발명의 제 3 실시예에 따르면, 디스크카드는 카드형상으로 형성되고 인터페이스 모듈을 통하여 디지탈 카메라 등과 같은 호스트에 접속된다. 따라서, 디스크카드는, 사용할 때, 작은 용량의 전력공급원을 갖는 휴대용 호스트에 알맞게 부착될 수 있다.
본발명에 있어서, 넓은 범위의 다양한 작동 모드가 본발명의 사상 및 범위로 부터 벗어나지 않는 한도 내에서 본발명에 근거하여 형성될 수 있다. 본발명은 첨부한 청구범위에 의해 제한되는 것 이외의 특별한 작동 모드에 의해서 제한되지 않는다.

Claims (4)

  1. 데이터를 외부장치로 전송하기 위한 인터페이스 수단,
    상기 인터페이스 수단과 송수신되는 데이터를 저장하기 위한 비휘발성 반도체 메모리 및 데이터를 상기 비휘발성 반도체 메모리에 쓰기 위하여 데이터를 일시적으로 유지하기 위한 버퍼메모리를 각각 구비하는 복수의 메모리칩, 및
    상기 외부장치로 부터 상기 인터페이스 수단을 통하여 전송된 데이터를 상기 메모리칩에 출력하고, 상기 메모리칩으로 부터 데이터를 읽어서 상기 인터페이스 수단으로 데이터를 출력하기 위한 제어수단을 구비하며,
    상기 제어수단은 상기 복수의 메모리칩에서 동시에 실행되는 쓰기작업의 수를 모니터링하고 동시 쓰기작업의 수가 소정의 값을 초과하지 않도록 상기 메모리칩으로의 데이터의 출력을 제어하는 것을 특징으로 하는 비휘발성 반도체 메모리 디스크 장치.
  2. 제 1 항에 있어서, 상기 제어수단은 상기 메모리칩으로 데이터를 출력하고, 상기 메모리칩에서 소요되는 쓰기시간에 실질적으로 해당하는 일정한 시간이 경과한 후에 상기 메모리칩으로의 쓰기 작업이 완료되었는지 여부를 모니터링하기 시작하는 것을 특징으로 하는 비휘발성 반도체 메모리 디스크장치.
  3. 제 1 항에 있어서, 상기 제어수단은 쓰기동작이 진행중인 상기 메모리칩의어드레스를 등록하기 위한 레지스터를 더 구비하고, 동시 쓰기동작의 수가 상기 레지스터에 등록된 어드레스에 근거한 소정의 수를 초과하지 않도록 상기 메모리칩으로의 출력을 제어하는 것을 특징으로 하는 비휘발성 반도체 메모리 디스크장치.
  4. 제 1 항에 있어서, 상기 제어수단은 상기 메모리칩으로의 쓰기에 필요한 시간을 카운트하기 위한 메모리 제어 타이머를 더 구비하고, 상기 메모리 제어 타이머에 의해 카운트된 쓰기시간을 트리거로 하여 상기 메모리칩으로의 쓰기동작이 완료되었는지 여부를 모니터링하기 시작하는 것을 특징으로 하는 비휘발성 반도체 메모리 디스크장치.
KR1019970059490A 1997-05-16 1997-11-12 비휘발성반도체디스크장치 KR100367322B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-126150 1997-05-16
JP12615097A JP3821536B2 (ja) 1997-05-16 1997-05-16 不揮発性半導体ディスク装置

Publications (2)

Publication Number Publication Date
KR19980086416A KR19980086416A (ko) 1998-12-05
KR100367322B1 true KR100367322B1 (ko) 2003-04-21

Family

ID=14927925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970059490A KR100367322B1 (ko) 1997-05-16 1997-11-12 비휘발성반도체디스크장치

Country Status (6)

Country Link
US (1) US6370628B2 (ko)
EP (1) EP0878755B1 (ko)
JP (1) JP3821536B2 (ko)
KR (1) KR100367322B1 (ko)
CN (2) CN1099678C (ko)
DE (1) DE69729070T2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088961B1 (ko) * 2007-02-09 2011-12-01 가부시끼가이샤 도시바 복수의 반도체 기억 장치를 포함하는 반도체 기억 시스템
US11972802B2 (en) 2007-02-09 2024-04-30 Kioxia Corporation Semiconductor memory system including first and second semiconductor memory chips and a common signal line

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001222504A (ja) * 1999-12-03 2001-08-17 Canon Inc 電子機器、電子機器の制御方法及び記録媒体
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
JP4078010B2 (ja) * 2000-03-03 2008-04-23 株式会社日立グローバルストレージテクノロジーズ 磁気ディスク装置及び情報記録方法
DE10026003A1 (de) * 2000-05-25 2001-12-06 Bosch Gmbh Robert Stator
US6684352B1 (en) * 2000-07-12 2004-01-27 Sun Microsystems, Inc. Read control system and method for testing word oriented SRAM with macros
JP4694040B2 (ja) * 2001-05-29 2011-06-01 ルネサスエレクトロニクス株式会社 半導体記憶装置
GB0123416D0 (en) * 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
JP4575059B2 (ja) * 2004-07-21 2010-11-04 株式会社日立製作所 ストレージ装置
JP4817836B2 (ja) * 2004-12-27 2011-11-16 株式会社東芝 カードおよびホスト機器
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
KR100621631B1 (ko) * 2005-01-11 2006-09-13 삼성전자주식회사 반도체 디스크 제어 장치
KR101257848B1 (ko) * 2005-07-13 2013-04-24 삼성전자주식회사 복합 메모리를 구비하는 데이터 저장 시스템 및 그 동작방법
US7793059B2 (en) * 2006-01-18 2010-09-07 Apple Inc. Interleaving policies for flash memory
KR101006748B1 (ko) * 2009-01-29 2011-01-10 (주)인디링스 패드들의 동시 스위칭을 제어하는 고체 상태 디스크를 위한컨트롤러
JP5226722B2 (ja) * 2010-03-26 2013-07-03 株式会社バッファロー 記憶装置
US8522055B2 (en) 2010-07-26 2013-08-27 Apple Inc. Peak power validation methods and systems for non-volatile memory
US8826051B2 (en) 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US20120221767A1 (en) 2011-02-28 2012-08-30 Apple Inc. Efficient buffering for a system having non-volatile memory
US8645723B2 (en) 2011-05-11 2014-02-04 Apple Inc. Asynchronous management of access requests to control power consumption
CN104102599A (zh) * 2013-04-11 2014-10-15 华邦电子股份有限公司 快闪存储器装置与数据传输方法
US9575677B2 (en) 2014-04-29 2017-02-21 Sandisk Technologies Llc Storage system power management using controlled execution of pending memory commands
US9582211B2 (en) * 2014-04-29 2017-02-28 Sandisk Technologies Llc Throttling command execution in non-volatile memory systems based on power usage
KR102229970B1 (ko) 2014-06-27 2021-03-22 삼성전자주식회사 불휘발성 메모리, 랜덤 액세스 메모리 및 메모리 컨트롤러를 포함하는 솔리드 스테이트 드라이브
WO2016064554A1 (en) * 2014-10-20 2016-04-28 Sandisk Enterprise Ip Llc Storage system power management using controlled execution of pending memory commands
US9916087B2 (en) 2014-10-27 2018-03-13 Sandisk Technologies Llc Method and system for throttling bandwidth based on temperature
US9880605B2 (en) 2014-10-27 2018-01-30 Sandisk Technologies Llc Method and system for throttling power consumption
US9847662B2 (en) 2014-10-27 2017-12-19 Sandisk Technologies Llc Voltage slew rate throttling for reduction of anomalous charging current
KR20210013845A (ko) 2019-07-29 2021-02-08 삼성전자주식회사 QoS 레이턴시 향상을 위한 스토리지 장치의 구동 방법 및 이를 수행하는 스토리지 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526506A (en) * 1970-12-28 1996-06-11 Hyatt; Gilbert P. Computer system having an improved memory architecture
US5293236A (en) 1991-01-11 1994-03-08 Fuji Photo Film Co., Ltd. Electronic still camera including an EEPROM memory card and having a continuous shoot mode
DE69223099T2 (de) 1991-08-09 1998-06-10 Toshiba Kawasaki Kk Aufzeichnungsgerät für eine Speicherkarte
JP3330187B2 (ja) * 1993-05-13 2002-09-30 株式会社リコー メモリカード
US5603001A (en) * 1994-05-09 1997-02-11 Kabushiki Kaisha Toshiba Semiconductor disk system having a plurality of flash memories

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088961B1 (ko) * 2007-02-09 2011-12-01 가부시끼가이샤 도시바 복수의 반도체 기억 장치를 포함하는 반도체 기억 시스템
KR101089034B1 (ko) * 2007-02-09 2011-12-01 가부시끼가이샤 도시바 복수의 반도체 기억 장치를 포함하는 반도체 기억 시스템
US8284607B2 (en) 2007-02-09 2012-10-09 Kabushiki Kaisha Toshiba Semiconductor memory system including a plurality of semiconductor memory devices
US8593880B2 (en) 2007-02-09 2013-11-26 Kabushiki Kaisha Toshiba Semiconductor memory system including a plurality of semiconductor memory devices
TWI421687B (zh) * 2007-02-09 2014-01-01 Toshiba Kk Semiconductor memory system comprising a plurality of semiconductor memory devices
US8908433B2 (en) 2007-02-09 2014-12-09 Kabushiki Kaisha Toshiba Semiconductor memory system including a plurality of semiconductor memory devices
US9601206B2 (en) 2007-02-09 2017-03-21 Kabushiki Kaisha Toshiba Semiconductor memory system including a plurality of semiconductor memory devices
US9928913B2 (en) 2007-02-09 2018-03-27 Toshiba Memory Corporation Semiconductor memory system including a plurality of semiconductor memory devices
US10482970B2 (en) 2007-02-09 2019-11-19 Toshiba Memory Corporation Semiconductor memory system including a plurality of semiconductor memory devices
US10964394B2 (en) 2007-02-09 2021-03-30 Toshiba Memory Corporation Semiconductor memory system including a plurality of semiconductor memory devices
US11501834B2 (en) 2007-02-09 2022-11-15 Kioxia Corporation Semiconductor memory system including first and second semiconductor memory chips and a common signal line
US11972802B2 (en) 2007-02-09 2024-04-30 Kioxia Corporation Semiconductor memory system including first and second semiconductor memory chips and a common signal line

Also Published As

Publication number Publication date
EP0878755B1 (en) 2004-05-12
DE69729070T2 (de) 2004-10-14
CN1099678C (zh) 2003-01-22
US20010011319A1 (en) 2001-08-02
JP3821536B2 (ja) 2006-09-13
KR19980086416A (ko) 1998-12-05
CN1516115A (zh) 2004-07-28
EP0878755A1 (en) 1998-11-18
DE69729070D1 (de) 2004-06-17
CN1199899A (zh) 1998-11-25
JPH10320512A (ja) 1998-12-04
US6370628B2 (en) 2002-04-09

Similar Documents

Publication Publication Date Title
KR100367322B1 (ko) 비휘발성반도체디스크장치
US5812814A (en) Alternative flash EEPROM semiconductor memory system
US7711890B2 (en) Cache control in a non-volatile memory device
JP5226722B2 (ja) 記憶装置
EP0907142B1 (en) Memory card apparatus
US5428579A (en) Flash memory card with power control register and jumpers
US5920884A (en) Nonvolatile memory interface protocol which selects a memory device, transmits an address, deselects the device, subsequently reselects the device and accesses data
US8606970B2 (en) Data writing method for non-volatile memory, and controller and storage system using the same
US9170887B2 (en) Memory system and controlling method of memory system
GB2265740A (en) Flash memory card with a ready/busy mask register and a ready/busy mode register
WO1999031592A1 (fr) Systeme de memoire flash
JP4841070B2 (ja) 記憶装置
US7725621B2 (en) Semiconductor device and data transfer method
US20070106834A1 (en) Device and method for monitoring operation of a flash memory
KR19990013635A (ko) 기억 장치, 데이터 기입 방법, 및 데이터 독출 방법
JP4841069B2 (ja) 記憶装置
CA2069569A1 (en) Portable battery back-up data cartridge
JP2010182216A (ja) メモリコントローラ、不揮発性記憶装置、不揮発性記憶システムおよびプログラム
JP2007183757A (ja) 記憶制御装置
JP2584119B2 (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JP5661313B2 (ja) 記憶装置
JP2010198127A (ja) 半導体記憶デバイス及びその制御方法
JP2010026950A (ja) 記憶装置
US20180336147A1 (en) Application processor including command controller and integrated circuit including the same
JPH09311827A (ja) データバックアップ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee