JP2011170505A - 半導体ディスク装置 - Google Patents

半導体ディスク装置 Download PDF

Info

Publication number
JP2011170505A
JP2011170505A JP2010032369A JP2010032369A JP2011170505A JP 2011170505 A JP2011170505 A JP 2011170505A JP 2010032369 A JP2010032369 A JP 2010032369A JP 2010032369 A JP2010032369 A JP 2010032369A JP 2011170505 A JP2011170505 A JP 2011170505A
Authority
JP
Japan
Prior art keywords
setting
storage unit
data
disk device
management information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010032369A
Other languages
English (en)
Other versions
JP5534852B2 (ja
Inventor
Shiro Ogura
史郎 小倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2010032369A priority Critical patent/JP5534852B2/ja
Publication of JP2011170505A publication Critical patent/JP2011170505A/ja
Application granted granted Critical
Publication of JP5534852B2 publication Critical patent/JP5534852B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

【課題】ハードディスク装置と置き換えた際に上位装置の機能に障害を発生させない。
【解決手段】半導体ディスク装置1は、メモリアレイ21で構成されるデータ記憶部20と、電源投入時の起動時間の設定値を記憶する設定・管理情報記憶部15と、設定・管理情報記憶部15に記憶された起動時間の設定値で、電源を投入してからデータ記憶部20を読み書き可能な状態にするまでの起動時間を遅延する遅延処理部12とを備えた。
【選択図】図1

Description

この発明は、例えば、ナビゲーション装置などの情報処理装置におけるハードディスク装置に代えて、データを格納する半導体ディスク装置に関するものである。
情報処理装置における記憶装置には、例えば、ハードディスク装置(HDD=Hard Disk Drive)や半導体ディスク装置が使用されている。例えば、カーナビゲーション装置においては、地図情報や音楽データを格納する手段としてハードディスク装置を使用したHDDナビが広く普及している。一方、フラッシュ型メモリなどの半導体メモリの大容量化と低価格化に伴い、半導体メモリを搭載したカーナビゲーション装置(メモリナビ)が普及し始めている。半導体メモリはハードディスク装置のような機構部を有していないため起動時間、応答時間がハードディスク装置と比べて桁違いに早いという特長がある。
そこで、ハードディスク装置を半導体メモリに容易に置き換えるための半導体ディスク装置(SSD=Solid State Drive)の構成が開示されている。例えば、特許文献1によれば、半導体ディスク装置は、インターフェースの仕様をハードディスク装置と同一にして互換性を有するよう構成されており、既存のハードディスク装置に置き換えて上位装置と接続してデータを入出力する。
特開平07−219720号公報
しかしながら、特許文献1の半導体ディスク装置は、既存のハードディスク装置と性能が異なるため、起動時間、応答時間又はデータ転送速度の差によってハードディスク装置のデータ入出力とは異なるタイミングで上位装置へデータを入出力し、上位装置において異常な処理動作になり上位装置の機能に障害が発生するという課題があった。
この発明は、上述した課題を解決するためになされたもので、既存の記憶装置からの置き換え時に当該記憶装置との性能差による障害発生を低減することができる半導体ディスク装置を提供することを目的とする。
この発明に係る半導体ディスク装置は、半導体メモリで構成されるデータ記憶部と、電源投入時の起動時間の設定値を記憶する設定・管理情報記憶部と、設定・管理情報記憶部に記憶された起動時間の設定値で、電源を投入してからデータ記憶部を読み書き可能な状態にするまでの起動時間を遅延する遅延処理部とを備えたものである。
この発明によれば、半導体ディスク装置は、起動時間の設定値を記憶した設定・管理情報記憶部と、設定・管理情報記憶部に記憶された設定値で電源投入時の起動時間を遅延させる遅延処理部とを備えるよう構成したので、上位装置側から見れば模擬対象の記憶装置と同等の起動時間で読み書き可能な状態にすることができる。その結果、既存の記憶装置からの置き換え時に当該記憶装置との性能差による障害発生を低減することができる。
この発明の実施の形態1に係る半導体ディスク装置の機能的な構成を示すブロック図である。 この発明の実施の形態1における半導体ディスク装置の起動時の動作を表わすタイムチャートである。 この発明の実施の形態1に係る半導体ディスク装置のデータ読出し時の動作を表わすタイミングチャートである。
以下、この発明の実施の形態を、図面を参照しながら詳細に説明する。
実施の形態1.
図1は、半導体ディスク装置1の機能的な構成を示している。
半導体ディスク装置1は、例えば、外形が一般的なハードディスク装置の形状と同一であり、上位装置2と接続する図示しないコネクタも一般的なハードディスク装置のコネクタと同一の形状である。このような構成により、半導体ディスク装置1は、ハードディスク装置に置き換えて上位装置2に接続できるように構成されており、上位装置2からのデータを入力して書き込んだり、データを読み出して上位装置2へ出力したりするよう機能する。
上位装置2は、予め設定されたプログラム又は図示しない操作手段からの指示に基づくコマンドを生成して出力し、半導体ディスク装置1や外部からデータを取得し、取得したデータに基づいてデータ処理を行うよう構成されている。上位装置2は、例えば地図データやGPSデータに基づいてデータ処理を行うカーナビゲーション装置である。
半導体ディスク装置1は、図1に示すように制御部10とデータ記憶部20で構成されている。データ記憶部20は、データを記憶する複数のメモリアレイ21で構成されており、メモリアレイ21は、例えばフラッシュ型メモリなどの半導体メモリで構成されている。
制御部10は、インターフェース制御部11、メモリ制御部13、設定・管理情報記憶部15で構成されており、例えばインターフェース制御部11とメモリ制御部13はプログラムにより構成されている。
インターフェース制御部11は、データ処理を行う上位装置2に接続されており、上位装置2からのコマンドに基づき上位装置2との通信を制御してメモリ制御部13からのデータを入出力するよう機能する。インターフェース制御部11は、例えば、上位装置2から受けたコマンドをデコードしてメモリ制御部13へ渡し、データ記憶部20からメモリ制御部13を介してデータを取得すると、インターフェースの仕様に基づいて上位装置2へデータを出力する。なお、インターフェース制御部11は、例えば、データ記憶部20から異常を示す応答状況を入力すると、データ記憶部20の応答状況に基づいてステータスを生成して上位装置2へ出力する。
また、インターフェース制御部11は、インターフェースを管理しており、インターフェース上で発生したエラー履歴を設定・管理情報記憶部15に記憶させるよう機能する。
さらに、インターフェース制御部11は、後述する設定・管理情報記憶部15に記憶された設定値で、半導体ディスク装置1の電源投入時の起動時間又は上位装置2からのコマンドに対する応答時間を遅延させる遅延処理部12として機能する。遅延処理部12は、後述する設定・管理情報記憶部15から起動時間の設定値に基づき、半導体ディスク装置1の電源投入時の起動を遅延させる処理を行い、電源が投入されてからの経過時間が起動時間の設定値に達するまでは上位装置2との接続を確立せず、電源が投入されてからの経過時間が起動時間の設定値に達すると上位装置2との接続を確立して上位装置2からのコマンドを受け付ける。また、遅延処理部12は、後述する設定・管理情報記憶部15からの応答時間の設定値に基づき、上位装置2からのコマンドに対する応答時間を遅延させる処理を行い、コマンドを入力してからの経過時間が応答時間の設定値に達するまでは上位装置2へデータを出力せず、コマンドを入力してからの経過時間が応答時間の設定値に達すると上位装置2へデータを出力する。なお、遅延処理部12は、メモリ制御部13で機能するよう構成してもよい。
メモリ制御部13は、上位装置2からインターフェース制御部11を介して入力したコマンドと設定・管理情報記憶部15の管理情報に基づいてデータ記憶部20のデータ読み書き制御を行うよう機能する。メモリ制御部13は、例えば、上位装置2からインターフェース制御部11を介してコマンドを入力し、設定・管理情報記憶部15の管理情報に基づいて、コマンドに記載されたハードディスク用の論理アドレスをデータ記憶部20内のメモリアレイ21の物理アドレスに変換し、該当するメモリアレイ21からデータを読み出す。
また、メモリ制御部13は、データ記憶部20を監視しており、データ記憶部20の性能や信頼性を保つための管理を行うよう機能する。メモリ制御部13は、例えばメモリアレイ21中の故障箇所、書き込み回数や電源投入回数など使用履歴、発生したエラー履歴を設定・管理情報記憶部15へ出力すると共に、メモリアレイ21の中に使用不能になった箇所があれば、それを予備のメモリアレイと代替させる。
さらに、メモリ制御部13は、後述する設定・管理情報記憶部15に記憶されたデータ転送速度の設定値に基づき、データ記憶部20からのデータを設定されたデータ転送速度でインターフェース制御部11を介して上位装置2へ出力する転送速度制御部14として機能する。なお、転送速度制御部14は、インターフェース制御部11で機能するよう構成してもよい。
設定・管理情報記憶部15は、半導体ディスク装置の仕様に関する設定情報、メモリやインターフェースに関する管理情報を記憶している。設定情報は、例えば半導体ディスク装置の記憶容量、インターフェースのデータ通信速度、インターフェース仕様などの情報である。管理情報は、データ記憶部20に関する情報が記憶されており、例えばメモリアレイ21中の故障箇所の情報、書き込み回数や電源投入回数という使用履歴の情報、上位装置2からの論理アドレスとメモリアレイ21の物理アドレスを対応させるアドレス変換テーブルが記憶されている。また、管理情報は、半導体ディスク装置1内部やインターフェース上で発生したエラー履歴などの情報である。
また、設定・管理情報記憶部15は、起動時間の設定値、応答時間の設定値、データ転送速度の設定値を予め記憶している。起動時間の設定値は電源投入時に電源を投入してから読み書き可能な状態にするまでの時間を示しており、応答時間の設定値は上位装置2からのコマンドを受け付けてからデータ記憶部20がコマンドに対して応答するまでの時間を示しており、データ転送速度の設定値はデータ書き込み時及びデータ読み出し時にデータを上位装置2へ転送する速度を示している。このように構成することにより、半導体ディスク装置1は、遅延処理部12と転送速度制御部14により上位装置2側から見える状態遷移を設定値どおりに制御して、見かけ上、ハードディスク装置と同じ性能になるようにしている。
次に、半導体ディスク装置1の処理動作について説明する。
半導体ディスク装置1に上位装置2から電源が投入されると、装置内で初期化処理が開始される。インターフェース制御部11の遅延処理部12は、初期化処理を開始すると、設定・管理情報記憶部15から起動時間の設定値を取得すると共に、図示しない内蔵の時計により経過時間の計測を開始する。
遅延処理部12は、電源投入時からの経過時間が起動時間の設定値に達するまで、起動時間を遅延させる処理を行って、インターフェース制御部11をBUSY状態にして外部からのアクセスを受け付けない。遅延処理部12は、電源投入時からの経過時間が起動時間の設定値に達すると、インターフェース制御部11をREADY状態にして外部からのデータ読み書きを可能にする。
インターフェース制御部11は、上位装置2からデータの読み込みを要求するコマンドを入力すると、コマンドをデコードしてメモリ制御部13へ出力する。インターフェース制御部11の遅延処理部12は、このとき、設定・管理情報記憶部15から応答時間を取得すると共に、図示しない内蔵の時計により経過時間の計測を開始する。遅延処理部12は、コマンドを入力してからの経過時間が応答時間の設定値に達するまでインターフェース制御部11を待機状態にして、応答を遅延させる処理を行う。
メモリ制御部13は、インターフェース制御部11からコマンドを入力すると、設定・管理情報記憶部15のアドレス変換テーブルに基づいて、コマンドに記載された論理アドレスをデータ記憶部20内のメモリアレイ21の物理アドレスに変換し、該当するメモリアレイ21のアドレスからデータを読み出す。
遅延処理部12は、コマンドを入力してからの計測時間が応答時間の設定値に達すると、インターフェース制御部11の待機状態を解除して、データ記憶部20からメモリ制御部13を介して入力したデータを上位装置2へ出力する。
メモリ制御部13の転送速度制御部14は、遅延処理部12がインターフェース制御部11の待機状態を解除すると、設定・管理情報記憶部15からデータ転送速度の設定値を取得し、メモリ制御部13がデータ転送速度の設定値でデータを入出力するよう制御する。インターフェース制御部11は、メモリ制御部13から入力したデータを予め設定されたインターフェース仕様で上位装置2へ出力する。
ここで、起動時間の設定値、応答時間の設定値、データ書き込み時およびデータ読み出し時のデータ転送速度の設定値について説明する。
図2は、電源投入時における半導体ディスク装置1の起動時の動作を示すタイムチャートであり、図3は、データ読出し時における半導体ディスク装置1の動作を表わすタイミングチャートである。
半導体ディスク装置1は、電源(+5V)が投入されると、まず半導体ディスク装置1内で初期化処理を行うと共に、遅延処理部12が上位装置2との接続を確立するまでの時間を遅延させて、図2に示すようにデータ読み書きが可能なREADY状態になるまで起動時間T1を要するようにしている。起動時間T1において、半導体ディスク装置1は外部からのアクセスを受け付けないBUSY状態になっている。ハードディスク装置における起動時間T1は、円板が定速回転になるまでの時間が必要であるため一般に1〜3秒程度となる。一方、半導体ディスク装置1における起動時間T1は、半導体ディスク装置1が機構部を持たないメモリアレイ21であるため通常1秒以下である。そこで、半導体ディスク装置1においては、起動時間を設定して経過時間が起動時間の設定値T1に達するまで待機状態にし、上位装置2側から見える状態遷移をその起動時間の設定値T1どおりに制御することで見かけ上の起動時間を故意に長くするようにしている。半導体ディスク装置1は、例えば2秒に起動時間の設定値T1を設定しておくことにより、ハードディスク装置と同等の起動時間T1にすることができる。
半導体ディスク装置1は、上述のようにREADY状態になった後、インターフェース制御部11が上位装置2から読み込みを要求するコマンド(リードコマンド)を受け付けると、半導体ディスク装置1内部でデータ記憶部20へのアクセスが開始される。このとき、遅延処理部12は、インターフェース制御部11から上位装置2へデータの出力を開始する時間(アクセスタイム)を遅延させて図3に示す応答時間T2を要するようにしている。ハードディスク装置における応答時間T2は、ヘッドの移動時間(シークタイム)と円板(ハードディスク)の回転待ち時間を合計した時間であり、平均的な応答時間T2として10〜20msec程度が必要である。一方、半導体ディスク装置1における応答時間は、半導体ディスク装置1が機構部を持たないメモリアレイ21であるため、0.1msec以下まで短縮することができる。そこで、半導体ディスク装置1においては、応答時間を設定して経過時間が応答時間の設定値T2になるまで待機状態にし、上位装置2側から見えるインターフェース制御部11の状態遷移をその応答時間の設定値T2どおりに制御することで見かけ上の応答時間を故意に長くするようにしている。半導体ディスク装置1は、例えば15msecに応答時間の設定値T2を設定しておくことにより、ハードディスク装置と同等の応答時間T2にすることができる。
半導体ディスク装置1は、応答時間T2を経過してデータ記憶部20からのデータの読み書きが可能な状態になった後、転送速度制御部14がデータ転送速度の設定値に基づくデータ転送速度でデータを上位装置2へ出力するよう制御してデータ転送時間T3でデータを上位装置2へ出力する。データ転送時間T3は、上位装置2へのデータ出力の開始から終了までの時間であり、転送するデータ量とデータ転送速度の積で決まるものである。ハードディスク装置におけるデータ転送速度は、円板(ハードディスク)上の円周方向のデータ記録密度と円板の回転速度から決まる。一方、半導体ディスク装置1においては、メモリアレイ21の並列読み出しによってハードディスク装置に比べて高速で読み出しできる。そこで、実施の形態1の半導体ディスク装置1においては、データ転送速度を設定して、データ記憶部20からのデータの読み出しタイミング(速度)をデータ転送速度の設定値に対応して制御することで、上位装置2から見たデータ転送速度を故意に遅くすることができる。半導体ディスク装置1は、例えばデータ転送速度の設定値を20MB/secに設定することにより、ハードディスク装置と同等のデータ転送速度にすることができる。
以上のように、この発明の実施の形態1によれば、半導体ディスク装置1は、データを記憶するメモリアレイ21(半導体メモリ)で構成されるデータ記憶部20と、電源投入時の起動時間の設定値と上位装置2からのデータ要求に対する応答時間の設定値と上位装置2へのデータ転送速度の設定値を記憶する設定・管理情報記憶部15と、設定・管理情報記憶部15に記憶された起動時間の設定値で、電源を投入してからデータ記憶部20を読み書き可能な状態にするまでの起動時間を遅延し、設定・管理情報記憶部15に記憶された応答時間の設定値で、上位装置2からのコマンドに対するデータ記憶部20の応答時間を遅延する遅延処理部12と、設定・管理情報記憶部15に記憶された設定値に基づくデータ転送速度で、データ記憶部20のデータ書き込み及びデータ読み出しを行う転送速度制御部14と、を備えるよう構成したことにより、模擬対象のハードディスク装置(記憶装置)と同等の起動時間、応答時間及びデータ転送時間でデータを上位装置2へ出力することができる。その結果、上位装置2がハードディスク装置(記憶装置)に接続されている場合と同様に動作するので、半導体ディスク装置1は既存の記憶装置からの置き換え時に当該記憶装置との性能差による障害発生を低減するという効果を奏する。
また、実施の形態1における半導体ディスク装置1は、設定・管理情報記憶部15が起動時間の設定値、応答時間の設定値、データ転送速度の設定値を固定値で予め記憶するよう構成したので、簡単な構成にて既存の記憶装置と同等の特性を実現できる。
なお、実施の形態1における半導体ディスク装置1は、起動時間の設定値、応答時間の設定値及びデータ転送時間の設定値により、ハードディスク装置と同等の起動時間、応答時間及びデータ転送時間でデータを上位装置2へ出力することを説明したが、全ての設定値を用いずに少なくとも1つの設定値を用いる構成にしてもよい。
この場合、例えば、半導体ディスク装置1は、起動時間の設定値を記憶する設定・管理情報記憶部15と、設定・管理情報記憶部15に記憶された起動時間の設定値で、電源を投入してからデータ記憶部20を読み書き可能な状態にするまでの起動時間を遅延する遅延処理部12で構成しても、電源投入時にハードディスク装置と同等の起動時間で動作させることができる。また、半導体ディスク装置1は、応答時間の設定値を記憶する設定・管理情報記憶部15と、設定・管理情報記憶部15に記憶された応答時間の設定値で、上位装置2からのコマンドに対するデータ記憶部20の応答時間を遅延する遅延処理部12で構成しても、コマンド入力時にハードディスク装置と同等の応答時間で動作させることができる。さらに、半導体ディスク装置1は、データ転送速度の設定値を記憶する設定・管理情報記憶部15と、設定・管理情報記憶部15に記憶された設定値に基づくデータ転送速度で、データ記憶部20のデータ書き込み及びデータ読み出しを行う転送速度制御部14で構成しても、データの読み書き時にハードディスク装置と同等の応答時間で動作させることができる。その結果、既存の記憶装置からの置き換え時に当該記憶装置との性能差による障害発生を低減するという効果を奏する。
また、実施の形態1においては、設定・管理情報記憶部15が起動時間の設定値、応答時間の設定値、データ転送速度の設定値を予め固定した設定値で記憶するよう説明したが、設定値を可変にした構成にしてもよい。その場合、設定・管理情報記憶部15は、上位装置2から入力される起動時間の値、応答時間の値、データ転送速度の値を設定値として記憶するよう構成される。このように構成することにより、半導体ディスク装置1は、任意のメーカ・型名のハードディスク装置の起動時間、応答時間、転送速度を模擬(エミュレート)することができる。
さらに、設定・管理情報記憶部15が起動時間の設定値、応答時間の設定値、データ転送速度の設定値をそれぞれ2つ以上記憶するよう構成してもよい。その場合、半導体ディスク装置1は、設定・管理情報記憶部15が、外部からそれぞれ指定可能な起動時間の設定値、応答時間の設定値、データ転送速度の設定値を予めそれぞれ複数記憶している。半導体ディスク装置1は、設定・管理情報記憶部15に記憶された設定値からそれぞれ1つを選択するスイッチを備え、スイッチの操作指示又は上位装置2(外部)からの指示に基づいて、各設定値を1つ選択するよう構成される。選択方法は、例えば、設定・管理情報記憶部15が「2.5インチHDDモード」や「3.5インチ1万回転HDDモード」といった複数のモードに相当する起動時間の設定値、応答時間の設定値、データ転送速度の設定値の設定値を記憶しており、各モードを示すモード番号を選択するよう構成してもよい。また、設定・管理情報記憶部15がハードディスク装置のメーカ・形式名と各メーカ・型式のハードディスク装置に相当する起動時間の設定値、応答時間の設定値、データ転送速度の設定値の設定値を対応付けて記憶しており、ハードディスク装置のメーカ・型式を入力して選択するよう構成してもよい。このように構成することにより、半導体ディスク装置1は簡単な設定操作によって目的に適した模擬対象のハードディスク装置の特性を設定することができる。
さらに、上位装置2によりアクセスされた論理アドレスに対応してデータ転送速度を変化させるよう構成してもよい。その場合、半導体ディスク装置1は、設定・管理情報記憶部15が、模擬対象のハードディスク装置(記憶装置)の記憶領域を示す論理アドレスとこの論理アドレスでのデータ転送速度を模擬した設定値とを対応付けて設定されたテーブルを記憶しており、転送速度制御部14が、上位装置2からデータ記憶部20の論理アドレスに対応するアドレスがアクセスされると、設定・管理情報記憶部15に記憶された上記テーブルから取得した論理アドレスに対応する設定値に基づくデータ転送速度でデータ記憶部20のデータ書き込みおよびデータ読み出しを行うよう構成される。このように構成することにより、半導体ディスク装置1は、データの読み書きの際に、模擬対象のハードディスク装置の円板(ハードディスク)の外周/内周によるデータ転送速度の違いを模擬することができる。その結果、模擬対象のハードディスク装置により近い特性を実現することができる。
1 半導体ディスク装置、2 上位装置(外部)、10 制御部、11 インターフェース制御部、12 遅延処理部、13 メモリ制御部、14 転送速度制御部、15 設定・管理情報記憶部、20 データ記憶部、21 メモリアレイ(半導体メモリ)。

Claims (7)

  1. 半導体メモリで構成されるデータ記憶部と、
    電源投入時の起動時間の設定値を記憶する設定・管理情報記憶部と、
    前記設定・管理情報記憶部に記憶された起動時間の設定値で、電源を投入してから前記データ記憶部を読み書き可能な状態にするまでの起動時間を遅延する遅延処理部と
    を備えた半導体ディスク装置。
  2. 前記設定・管理情報記憶部は、上位装置からのコマンドに対する応答時間の設定値を記憶しており、
    前記遅延処理部は、前記設定・管理情報記憶部に記憶された応答時間の設定値で、前記コマンドに対する前記データ記憶部の応答を遅延することを特徴とする請求項1記載の半導体ディスク装置。
  3. 前記設定・管理情報記憶部は、データ転送速度の設定値を記憶しており、
    前記設定・管理情報記憶部に記憶された前記設定値に基づくデータ転送速度で、前記データ記憶部のデータ書き込み及びデータ読み出しを行う転送速度制御部を備えたことを特徴とする請求項1または請求項2記載の半導体ディスク装置。
  4. 前記設定・管理情報記憶部は、前記設定値を固定値として予め記憶していることを特徴とする請求項1から請求項3のうちのいずれか1項記載の半導体ディスク装置。
  5. 前記設定・管理情報記憶部は、前記上位装置から入力される値を前記設定値として記憶することを特徴とする請求項1から請求項3のうちのいずれか1項記載の半導体ディスク装置。
  6. 前記設定・管理情報記憶部は、外部からそれぞれ指定可能な複数の前記設定値を記憶していることを特徴とする請求項1から請求項5のうちのいずれか1項記載の半導体ディスク装置。
  7. 前記設定・管理情報記憶部は、模擬対象の記憶装置の記憶領域を示す論理アドレスと当該論理アドレスでのデータ転送速度を模擬した設定値とを対応付けて設定されたテーブルを記憶しており、
    前記転送速度制御部は、前記データ記憶部の前記論理アドレスに対応するアドレスがアクセスされると、前記テーブルから取得した前記論理アドレスに対応する前記設定値に基づくデータ転送速度で前記データ記憶部のデータ書き込みおよびデータ読み出しを行うことを特徴とする請求項3から請求項6うちのいずれか1項記載の半導体ディスク装置。
JP2010032369A 2010-02-17 2010-02-17 半導体ディスク装置 Expired - Fee Related JP5534852B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010032369A JP5534852B2 (ja) 2010-02-17 2010-02-17 半導体ディスク装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010032369A JP5534852B2 (ja) 2010-02-17 2010-02-17 半導体ディスク装置

Publications (2)

Publication Number Publication Date
JP2011170505A true JP2011170505A (ja) 2011-09-01
JP5534852B2 JP5534852B2 (ja) 2014-07-02

Family

ID=44684589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010032369A Expired - Fee Related JP5534852B2 (ja) 2010-02-17 2010-02-17 半導体ディスク装置

Country Status (1)

Country Link
JP (1) JP5534852B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137031A (ja) * 1990-09-28 1992-05-12 Hitachi Ltd ディスク模擬装置
JPH07110785A (ja) * 1993-10-13 1995-04-25 Hitachi Ltd 編成ファイル作成装置
JPH09282111A (ja) * 1996-04-15 1997-10-31 Internatl Business Mach Corp <Ibm> 半導体メモリ装置及びその制御方法
JPH11305945A (ja) * 1998-04-23 1999-11-05 Fuji Xerox Co Ltd データ記憶制御装置およびデータ記憶制御方法
JP2003085041A (ja) * 2001-09-10 2003-03-20 Ricoh Co Ltd ディスクキャッシュシステム
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
JP2008276650A (ja) * 2007-05-02 2008-11-13 Seiko Epson Corp 制御コマンド生成装置、情報処理装置、電子機器及びプログラム
JP2009271637A (ja) * 2008-05-01 2009-11-19 Hitachi Ltd ストレージ装置及びそのドライブ起動方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04137031A (ja) * 1990-09-28 1992-05-12 Hitachi Ltd ディスク模擬装置
JPH07110785A (ja) * 1993-10-13 1995-04-25 Hitachi Ltd 編成ファイル作成装置
JPH09282111A (ja) * 1996-04-15 1997-10-31 Internatl Business Mach Corp <Ibm> 半導体メモリ装置及びその制御方法
JPH11305945A (ja) * 1998-04-23 1999-11-05 Fuji Xerox Co Ltd データ記憶制御装置およびデータ記憶制御方法
JP2003085041A (ja) * 2001-09-10 2003-03-20 Ricoh Co Ltd ディスクキャッシュシステム
JP2006195569A (ja) * 2005-01-11 2006-07-27 Sony Corp 記憶装置
JP2008276650A (ja) * 2007-05-02 2008-11-13 Seiko Epson Corp 制御コマンド生成装置、情報処理装置、電子機器及びプログラム
JP2009271637A (ja) * 2008-05-01 2009-11-19 Hitachi Ltd ストレージ装置及びそのドライブ起動方法

Also Published As

Publication number Publication date
JP5534852B2 (ja) 2014-07-02

Similar Documents

Publication Publication Date Title
JP5344411B2 (ja) シリアルインターフェースメモリの同時読み出し及び書き込みメモリ動作
US9880754B2 (en) System and method for enabling transportability of a non volatile dual inline memory module
US10002085B2 (en) Peripheral component interconnect (PCI) device and system including the PCI
KR101546072B1 (ko) 반도체 디스크 장치, 그것을 포함하는 컴퓨팅 시스템, 그리고 그것의 동작 방법
US20180246643A1 (en) System and Method to Perform Runtime Saves on Dual Data Rate NVDIMMs
US10229018B2 (en) System and method for data restore flexibility on dual channel NVDIMMs
JP6802933B2 (ja) 自動動的ワード線開始電圧のための装置及び方法
US9395919B1 (en) Memory configuration operations for a computing device
US10289339B2 (en) System and method for storing modified data to an NVDIMM during a save operation
JP2010108174A (ja) ディスクアレイ制御装置および記憶装置
WO2013095518A1 (en) Accessing data stored in a command/address register device
JP5143601B2 (ja) 情報処理装置と情報処理方法およびストレージシステム
KR20130107070A (ko) Ssd 콘트롤러 및 그의 제어 방법
KR20150025782A (ko) 메모리 장치 및 이를 포함하는 컴퓨터 시스템
KR20220016996A (ko) 다수의 레이턴시 집합을 이용하는 메모리 디바이스 및 이의 작동 방법
TWI553641B (zh) 資料儲存裝置及其模式偵測方法
JP5985529B2 (ja) ハイバネーションからの迅速な再開のための装置、方法およびデバイス
JP5648946B2 (ja) 第2のブロック・サイズのブロック内の第1のブロック・サイズのブロックをエミュレートするディスク・ドライブからの通知を介した破壊的書き込みのインジケーションのための方法、システム、およびコンピュータ・プログラム(第2のブロック・サイズのブロック内の第1のブロック・サイズのブロックをエミュレートするディスク・ドライブからの通知を介した破壊的書き込みのインジケーション)
US10998073B2 (en) Systems and methods to wake up memory array
JP6399755B2 (ja) ミラーリング装置及びその制御方法
US20200364126A1 (en) Information Handling System to Allow System Boot when an Amount of Installed Memory Exceeds Processor Limit
JP5534852B2 (ja) 半導体ディスク装置
JP2019159437A (ja) 情報処理装置、転送制御方法および転送制御プログラム
US9728234B1 (en) Operating method of semiconductor memory device
CN104424124A (zh) 内存装置、电子设备和用于控制内存装置的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120229

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140415

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140422

R150 Certificate of patent or registration of utility model

Ref document number: 5534852

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees