JPH0316317A - 分周値切り換え方式デイジタルｖｃｏ - Google Patents
分周値切り換え方式デイジタルｖｃｏInfo
- Publication number
- JPH0316317A JPH0316317A JP1149463A JP14946389A JPH0316317A JP H0316317 A JPH0316317 A JP H0316317A JP 1149463 A JP1149463 A JP 1149463A JP 14946389 A JP14946389 A JP 14946389A JP H0316317 A JPH0316317 A JP H0316317A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- pulse
- frequency divider
- frequency
- frequency division
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000008030 elimination Effects 0.000 abstract 1
- 238000003379 elimination reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハード●ロジック型式のＤＰＬＬ（Ｄｉｇｌｔ
ａｌ Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）に係シ、
特に分周値切ｂ換え方式デイジタルＶＣＯ（Ｖｏｌｔａ
ｇｅ Ｃｏｎｔｒｏｌｉｄσａｅｔｌｌａｔｏｒ）に関
するものである。
ａｌ Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）に係シ、
特に分周値切ｂ換え方式デイジタルＶＣＯ（Ｖｏｌｔａ
ｇｅ Ｃｏｎｔｒｏｌｉｄσａｅｔｌｌａｔｏｒ）に関
するものである。
従来のパルスの付加●除去方式のデイジタル■ＣＯの一
例を第２図に示し説明する。
例を第２図に示し説明する。
図にかいて、１１は１パルス付加信号の入力線、１２は
１バルス除去信号の入力線、１３は出力線、１４はＲｆ
，のＩ／Ｄ （ Ｉｎｃｒｅｍｅｎｔ／Ｄｅｅｒｅｍｅ
ｎｔ）クロックを発生する固定周波数発振器、１５はパ
ルス付加●除去回路、１６はＲ／２分周器である。ここ
で、ｆｏはこのディジタルＶＣＯを用いたＤＰＬＬに入
力される入力信号とほぼ等しい周波数である。
１バルス除去信号の入力線、１３は出力線、１４はＲｆ
，のＩ／Ｄ （ Ｉｎｃｒｅｍｅｎｔ／Ｄｅｅｒｅｍｅ
ｎｔ）クロックを発生する固定周波数発振器、１５はパ
ルス付加●除去回路、１６はＲ／２分周器である。ここ
で、ｆｏはこのディジタルＶＣＯを用いたＤＰＬＬに入
力される入力信号とほぼ等しい周波数である。
第３図は従来のパルスの付加●除去方式のデイジタルＶ
ＣＯの動作波形を示す図で、（．）はＲｆｏのＩ／Ｄク
ロックを示したものであ！５，（ｂ）はＲｆ．のＩ／Ｄ
クロックの１７２周期のパルス列、（Ｃ）はＲｆ．のレ
０クロックの１／２周期のパルス列に対して１パルス付
加された場合のパルス列、（ｄ）はＲｆｏのＩ／Ｄクロ
ックの１／２周期のパルス列に対して１パルス除去され
た場合のパルス列を示したものである。
ＣＯの動作波形を示す図で、（．）はＲｆｏのＩ／Ｄク
ロックを示したものであ！５，（ｂ）はＲｆ．のＩ／Ｄ
クロックの１７２周期のパルス列、（Ｃ）はＲｆ．のレ
０クロックの１／２周期のパルス列に対して１パルス付
加された場合のパルス列、（ｄ）はＲｆｏのＩ／Ｄクロ
ックの１／２周期のパルス列に対して１パルス除去され
た場合のパルス列を示したものである。
そして、デイジタルＶＣＯの動作は、第２図に示すパル
ス付加●除去回路１５にかいて、固定周波数発振器１４
から発生さ益るＲｆｏのＩ／Ｄクロックから第３図（ｂ
）に示すようなＲｆｏのＩ／Ｄクロックの１／２周期の
パルス列を生成し、入力線１１に１パルス付加信号が入
力された場合は、Ｒｆ．のＩ／Ｄクロックの１／２周期
のパルス列に１パルスを付加する。この１バルス付加さ
れたパルス列の態様を第３図（ｃ）に示す。筐た、入力
線１２に１パルス除去信号が入力された場合には、Ｒｆ
ｏのＩ／Ｄクロックの１／２周期のパルス列から１パル
スを除去する。
ス付加●除去回路１５にかいて、固定周波数発振器１４
から発生さ益るＲｆｏのＩ／Ｄクロックから第３図（ｂ
）に示すようなＲｆｏのＩ／Ｄクロックの１／２周期の
パルス列を生成し、入力線１１に１パルス付加信号が入
力された場合は、Ｒｆ．のＩ／Ｄクロックの１／２周期
のパルス列に１パルスを付加する。この１バルス付加さ
れたパルス列の態様を第３図（ｃ）に示す。筐た、入力
線１２に１パルス除去信号が入力された場合には、Ｒｆ
ｏのＩ／Ｄクロックの１／２周期のパルス列から１パル
スを除去する。
この１パルス除去されたパルス列の態様を第３図（ｄ）
に示す。
に示す。
そして、Ｒ／２分周器１６は、パルス付加・除去回路１
５から送出されるパルス列をＲ／２分周することによっ
て、平滑化された出力信号を出力する。
５から送出されるパルス列をＲ／２分周することによっ
て、平滑化された出力信号を出力する。
上述した従来のパルスの付加●除去方式のデイジタルｖ
ｃｏでは、Ｒｆ．のＩ／Ｔｌクロックの１／２周期のパ
ルス列に対して、１パルス付加信号が入力された場合は
、このパルス列に１パルスを付加し、パルス除去信号が
入力された場合は、このパルス列から１パルスを除去す
る操作を施した後、パルス列をＲ／２分周する回路構成
となっているので、Ｒｆ．の！乃クロックの１７２周期
のパルス列を生成しなければならないという課題があっ
た。
ｃｏでは、Ｒｆ．のＩ／Ｔｌクロックの１／２周期のパ
ルス列に対して、１パルス付加信号が入力された場合は
、このパルス列に１パルスを付加し、パルス除去信号が
入力された場合は、このパルス列から１パルスを除去す
る操作を施した後、パルス列をＲ／２分周する回路構成
となっているので、Ｒｆ．の！乃クロックの１７２周期
のパルス列を生成しなければならないという課題があっ
た。
本発明の分局値切υ換え方式デイジタルｖｅｏは、ディ
ジタルＶＣＯにおいて、Ｒｆ．のＩ／ＤクロックをＲ分
周するためのＲ分周器とＲ−１分周するためのＲ−１分
周器とＲ＋１分周するためのＲ＋１分周器と、１バルス
付加信号が入力された際は上記ＲｆｏのＩ／Ｄクロック
がＲ分周される区間の所定の位置でその区間の上記Ｒ分
周器を上記Ｒ−１分周器に切夛換え，ｌバルス除去信号
が入力された際は上記ＲｆｏのＩ，４）クロックがＲ分
周される区間の所定の位置でその区間の上記Ｒ分周器を
上記Ｒ＋１分周器に切り換える分周値切り換え回路を有
するものである。
ジタルＶＣＯにおいて、Ｒｆ．のＩ／ＤクロックをＲ分
周するためのＲ分周器とＲ−１分周するためのＲ−１分
周器とＲ＋１分周するためのＲ＋１分周器と、１バルス
付加信号が入力された際は上記ＲｆｏのＩ／Ｄクロック
がＲ分周される区間の所定の位置でその区間の上記Ｒ分
周器を上記Ｒ−１分周器に切夛換え，ｌバルス除去信号
が入力された際は上記ＲｆｏのＩ，４）クロックがＲ分
周される区間の所定の位置でその区間の上記Ｒ分周器を
上記Ｒ＋１分周器に切り換える分周値切り換え回路を有
するものである。
本発明においては、１バルスの付加をする場合ぱＲｆｏ
のＩ／ＤクロックをＲ−１分周し、１バルスの除去をす
る場合はＲｆｏのＩ／１）クロックをＲ＋１分周する。
のＩ／ＤクロックをＲ−１分周し、１バルスの除去をす
る場合はＲｆｏのＩ／１）クロックをＲ＋１分周する。
以下、図面に基づき本発明の実施例を詳細に説明する。
第１図は本発明による分局値切ｂ換え方式ディジタルＶ
ＣＯの一実施例を示すブロック図である。
ＣＯの一実施例を示すブロック図である。
図において、１は１バルス付加信号の入力線、２は１バ
ルス除去信号の入力線、３は出力線である。４はＲｆ．
のＩ／Ｄクロックを発生する固定周波数発振器、５はＲ
ｆｏのＩ／ＤクロックをＲ分周するためのＲ分周器、６
はＲｆｏのＩ／ＤクロックをＲ 一１分周するためのＲ
−１分周器、７はＲｆｏの■θクロックをＲ＋１分周す
るためのＲ＋１分周器、８は１バルス付加信号が入力さ
れた際はＲｆｏのＩ／ＤクロックがＲ分周される区間の
所定の位置でその区間のＲ分周器５をＲ−１分周器６に
切り換え，１バルス除去信号が入力された際はＲｆｏの
Ｉ／ＤクロックがＲ分周される区間の所定の位置でその
区間のＲ分周器５をＲ＋１分周器７に切Ｄ換える分局値
切シ換え回路、９はＲ分周器５とＲ−１分周器６および
Ｒ＋１分周器７の各出力を入力とするオアゲート回路で
ある。
ルス除去信号の入力線、３は出力線である。４はＲｆ．
のＩ／Ｄクロックを発生する固定周波数発振器、５はＲ
ｆｏのＩ／ＤクロックをＲ分周するためのＲ分周器、６
はＲｆｏのＩ／ＤクロックをＲ 一１分周するためのＲ
−１分周器、７はＲｆｏの■θクロックをＲ＋１分周す
るためのＲ＋１分周器、８は１バルス付加信号が入力さ
れた際はＲｆｏのＩ／ＤクロックがＲ分周される区間の
所定の位置でその区間のＲ分周器５をＲ−１分周器６に
切り換え，１バルス除去信号が入力された際はＲｆｏの
Ｉ／ＤクロックがＲ分周される区間の所定の位置でその
区間のＲ分周器５をＲ＋１分周器７に切Ｄ換える分局値
切シ換え回路、９はＲ分周器５とＲ−１分周器６および
Ｒ＋１分周器７の各出力を入力とするオアゲート回路で
ある。
つぎにこの第１図に示す実施例の動作を説明する。
１ず、分局値切ｂ換え回路８は、１バルス付加信号およ
び１バルス除去信号が入力されない場合は、常に、Ｒ分
周器５にＲｆ．のレΦクロックを送出するように動作す
る。そして、入力線１から１パルス付加信号が入力され
た場合は、Ｒ分周器５よシ送出される分局値切シ換え位
置を決定する信号によってＲｆ．のＩ／ＤクロックをＲ
−１分周器６に送出するように動作し、１バルス付加信
号を受信したＲ分周区間をＲ−１分周するように分周値
を切ｂ換える。筐た、入力線２から１パルス除去信号が
入力された場合は、Ｒ分周器５よＤ送出される分局値切
や換え位置を決定する信号によってＲｆｏのレ０クロッ
クをＲ＋１分周器７に送出するように動作し、１パルス
除去信号を受信したＲ分周区間をＲ＋１分周するように
分周値を切ｂ換える。
び１バルス除去信号が入力されない場合は、常に、Ｒ分
周器５にＲｆ．のレΦクロックを送出するように動作す
る。そして、入力線１から１パルス付加信号が入力され
た場合は、Ｒ分周器５よシ送出される分局値切シ換え位
置を決定する信号によってＲｆ．のＩ／ＤクロックをＲ
−１分周器６に送出するように動作し、１バルス付加信
号を受信したＲ分周区間をＲ−１分周するように分周値
を切ｂ換える。筐た、入力線２から１パルス除去信号が
入力された場合は、Ｒ分周器５よＤ送出される分局値切
や換え位置を決定する信号によってＲｆｏのレ０クロッ
クをＲ＋１分周器７に送出するように動作し、１パルス
除去信号を受信したＲ分周区間をＲ＋１分周するように
分周値を切ｂ換える。
つぎに、Ｒ分周器５は、レつクロックを受信すればＲ分
周を行ない、Ｉ／Ｄクロックを受信しなければＬｏｗレ
ベルに固定された信号を出力する。そして、Ｒ−１分周
器６も同様に、Ｉ／Ｄクロックを受信すれば、Ｒ−１分
周を行ｉい、Ｉ／Ｄクロックを受信しなければ、Ｌｏｗ
レベルに固定された信号を出力する。さらに、Ｒ＋１分
周器７も同様に、Ｉ，４）クロックを受信すれば、Ｒ＋
１分周を行ない、レΦクロックを受信しなければＬｏｗ
レベルに固定された信号を出力する。そして、オアゲー
ト回路９にかいで、Ｒ分周器５，Ｒ−１分周器８，Ｒ＋
１分周器７よシ送出される信号のＯＲ●ゲートをとシ、
出力信号を出力する。
周を行ない、Ｉ／Ｄクロックを受信しなければＬｏｗレ
ベルに固定された信号を出力する。そして、Ｒ−１分周
器６も同様に、Ｉ／Ｄクロックを受信すれば、Ｒ−１分
周を行ｉい、Ｉ／Ｄクロックを受信しなければ、Ｌｏｗ
レベルに固定された信号を出力する。さらに、Ｒ＋１分
周器７も同様に、Ｉ，４）クロックを受信すれば、Ｒ＋
１分周を行ない、レΦクロックを受信しなければＬｏｗ
レベルに固定された信号を出力する。そして、オアゲー
ト回路９にかいで、Ｒ分周器５，Ｒ−１分周器８，Ｒ＋
１分周器７よシ送出される信号のＯＲ●ゲートをとシ、
出力信号を出力する。
以上説明したように本発明は、１パルスの付加をする場
合はＲｆｏのＩ／ＤクロックをＲ−１分周し、１パルス
の除去をする場合はＲｆｏのＩ／ＤクロックをＲ＋１分
周することによ’）、Ｒｆｏのレっクロックの１／２周
期のパルス列を生成し，このパルス列に対して．１パル
スの付加あるいは、除去という操作を行なうことなく、
１パルスの付加，あるいは，除去という操作と同等の動
作ができる効果がある。
合はＲｆｏのＩ／ＤクロックをＲ−１分周し、１パルス
の除去をする場合はＲｆｏのＩ／ＤクロックをＲ＋１分
周することによ’）、Ｒｆｏのレっクロックの１／２周
期のパルス列を生成し，このパルス列に対して．１パル
スの付加あるいは、除去という操作を行なうことなく、
１パルスの付加，あるいは，除去という操作と同等の動
作ができる効果がある。
第１図は本発明による分周値切ｂ換え方式ディジタルｖ
ＣＯの一実施例を示すブロック図、第２図は従来のパル
スの付加・除去方式のディジタルＶＣＯの一例を示すブ
ロック図、第３図は従来のパルスの付加●除去方式のデ
ィジタル■ｃｏの動作波形を示す図である。 ５●●●●Ｒ分周器、６●●●・Ｒ−１分周器、７●●
●●Ｒ＋１分周器、８●●●●分周値切シ換え回路。
ＣＯの一実施例を示すブロック図、第２図は従来のパル
スの付加・除去方式のディジタルＶＣＯの一例を示すブ
ロック図、第３図は従来のパルスの付加●除去方式のデ
ィジタル■ｃｏの動作波形を示す図である。 ５●●●●Ｒ分周器、６●●●・Ｒ−１分周器、７●●
●●Ｒ＋１分周器、８●●●●分周値切シ換え回路。
Claims (1)
- ディジタルＶＣＯにおいて、Ｒｆ＿０のＩ／Ｄクロッ
クをＲ分周するためのＲ分周器とＲ−１分周するための
Ｒ−１分周器とＲ＋１分周するためのＲ＋１分周器と、
１パルス付加信号が入力された際は前記Ｒｆ＿０のＩ／
ＤクロックがＲ分周される区間の所定の位置でその区間
の前記Ｒ分周器を前記Ｒ−１分周器に切り換え、１パル
ス除去信号が入力された際は前記Ｒｆ＿０のＩ／Ｄクロ
ックがＲ分周される区間の所定の位置でその区間の前記
Ｒ分周器を前記Ｒ＋１分周器に切り換える分周値切り換
え回路を有することを特徴とする分周値切り換え方式デ
ィジタルＶＣＯ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149463A JPH0316317A (ja) | 1989-06-14 | 1989-06-14 | 分周値切り換え方式デイジタルｖｃｏ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149463A JPH0316317A (ja) | 1989-06-14 | 1989-06-14 | 分周値切り換え方式デイジタルｖｃｏ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0316317A true JPH0316317A (ja) | 1991-01-24 |
Family
ID=15475681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149463A Pending JPH0316317A (ja) | 1989-06-14 | 1989-06-14 | 分周値切り換え方式デイジタルｖｃｏ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0316317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010087820A (ja) * | 2008-09-30 | 2010-04-15 | Panasonic Corp | 半導体集積回路、通信装置 |
| JP4694766B2 (ja) * | 2000-06-30 | 2011-06-08 | 久光製薬株式会社 | 貼付剤貼付用補助器具 |
-
1989
- 1989-06-14 JP JP1149463A patent/JPH0316317A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4694766B2 (ja) * | 2000-06-30 | 2011-06-08 | 久光製薬株式会社 | 貼付剤貼付用補助器具 |
| JP2010087820A (ja) * | 2008-09-30 | 2010-04-15 | Panasonic Corp | 半導体集積回路、通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5781054A (en) | Digital phase correcting apparatus | |
| JPH042218A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP3848325B2 (ja) | 分数分周シンセサイザおよび出力位相の同期化方法 | |
| US4531102A (en) | Digital phase lock loop system | |
| JP3538994B2 (ja) | ディジタルカウンタおよびディジタルｐｌｌ回路 | |
| JPH0292021A (ja) | ディジタルｐｌｌ回路 | |
| US6757349B1 (en) | PLL frequency synthesizer with lock detection circuit | |
| US5546434A (en) | Dual edge adjusting digital phase-locked loop having one-half reference clock jitter | |
| JPH0316317A (ja) | 分周値切り換え方式デイジタルｖｃｏ | |
| JPH0645930A (ja) | 周波数シンセサイザ | |
| JP3305587B2 (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
| JP2663537B2 (ja) | 周波数シンセサイザ | |
| JP3161137B2 (ja) | Ｐｌｌ回路 | |
| JP3136824B2 (ja) | Ｐｌｌ回路 | |
| JPH022719A (ja) | ディジタルｐｌｌ回路 | |
| JPH09307432A (ja) | Ｐｌｌ回路 | |
| JP2000106524A (ja) | Ｐｌｌ回路 | |
| JPS63304720A (ja) | 位相同期化ル−プ回路 | |
| JPH01180118A (ja) | ディジタルｐｌｌ回路 | |
| JP2531805B2 (ja) | デジタルｐｌｌ回路 | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JPS61208923A (ja) | デイジタルｐｌｌ回路 | |
| JP2921260B2 (ja) | 周波数シンセサイザ | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JPH0983350A (ja) | クロック発生装置 |