KR100422114B1 - 주파수분할회로및방법과주파수분할회로가내장된전화단말기 - Google Patents

주파수분할회로및방법과주파수분할회로가내장된전화단말기 Download PDF

Info

Publication number
KR100422114B1
KR100422114B1 KR1019970004146A KR19970004146A KR100422114B1 KR 100422114 B1 KR100422114 B1 KR 100422114B1 KR 1019970004146 A KR1019970004146 A KR 1019970004146A KR 19970004146 A KR19970004146 A KR 19970004146A KR 100422114 B1 KR100422114 B1 KR 100422114B1
Authority
KR
South Korea
Prior art keywords
output
reference signal
frequency
frequency division
register
Prior art date
Application number
KR1019970004146A
Other languages
English (en)
Other versions
KR970063944A (ko
Inventor
요시아끼 모기
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970063944A publication Critical patent/KR970063944A/ko
Application granted granted Critical
Publication of KR100422114B1 publication Critical patent/KR100422114B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

IC로 쉽게 형성되고, 크기와 전력에서도 감소되는 주파수분할회로는, 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 레지스터 "a"와 분수의 주파수분할비의 분자를 저장하는 또다른 레지스터 "b"와 레지스터 중 하나를 선택하고 선택된 레지스터를 연산유닛으로 접속하는 셀렉터와 주파수분할된 신호의 타이밍에서 연산유닛으로부터의 출력을 수신하는 플립플롭과 레지스터 "a"에 저장된 값과 상기 플립플롭에 의해 보유된 값을 비교하는 비교기와 비교기로부터의 출력과 주파수분할된 신호의 앤드(AND)연산을 하는 논리회로를 갖는다.

Description

주파수분할회로 및 방법과 주파수분할회로가 내장된 전화단말기{FREQUENCY DIVIDING CIRCUIT, FREQUENCY DIVIDING METHOD AND TELEPHONE TERMINAL DEVICE INCORPORATING THE FREQUENCY DIVIDING CIRCUIT}
본 발명은 일반적으로 주파수분할회로와 관련되며, 특히 1보다 작은 유리수인 주파수분할비를 갖는 주파수분할회로와 관련된다. 본 발명은 또한 주파수분할방법 및 주파수분할회로를 사용하는 전화단말기와 관련된다.
분수의 주파수분할비, 즉, 1보다 작은 유리수의 주파수분할비를 갖는 종래의 주파수분할회로에는 진동회로가 들어있다. 상기 진동회로는 기준클럭주파수를 상기 주파수분할비의 분모에 의해 나누어서 얻어지는 주파수를 비교주파수로서 이용하는 PLL(Phase Lock Loop)을 사용한다. 기준클럭신호를 수신하는 카운터와, 상기 기준신호 중에서 전송된 클럭신호를 선택하여 카운터로부터의 출력을 수신하는 논리 회로나 기억장치를 갖는 주파수분할회로가 알려져있다.
PLL을 사용하는 종래의 주파수분할회로에 대한 설명이 도 6을 참고로 설명될 것이다. 본 도면에 나타난 회로는 주파수 (f0)인 입력펄스의 수신시에 분수의 주파수비(N2/N1)로 출력펄스를 만들도록 구성되어 있다. 상기 회로는 다음 성분을 가진다. : 몫 (f0/N1)을 정하기 위해 입력주파수(f0)를 주파수분할비의 분모(N1)로 나누는, 즉, 상기 입력주파수(f0)에 (1/N1)을 곱하는 카운터(41) ; 비교주파수로서 몫 (f0/N1)을 사용하므로써 위상비교를 수행하는 위상비교기(42) ; 상기 위상비교기(42)로부터의 출력을 통과시키는 저역통과필터(43) ; 상기 LPF(43)를 통과한 출력전압에 대응하는 주파수로 진동하는 전압제어발진기(VCO)(44) ; 상기 VCO(44)의 출력진동 펄스를 주파수분할비의 분자(N2)로 나누는 카운터(45).
VCO(44)의 진동주파수를 (f1)으로 표시하면, 카운터(45)에 의해 산출된 몫(f1/N2)은 몫 (f1/N2)와 몫 (f0/N1)간에 위상비교를 수행하여 위상미분에 대응하는 전압을 산출하는 위상비교기(42)로 전달된다. 상기 전압은 VCO(44)로 전달되고 상기 VCO는 이 전압에 대응하는 주파수로 진동한다. 이 시스템에서, 위상비교기(42)로 입력된 두 입력은 그 사이에 일정한 위상미분과 동일한 주파수를 갖는 두 신호로 점차로 수렴하게 된다. 이 결과, f0/N1= f1/N2인 조건이 만들어져서 출력주파수(f1)는 f1= f0N2/N1으로 주어지며, 여기에서 분수의 주파수분할비(N2/N1)로 주파수분할을 한 결과인 주파수(f1)의 클럭펄스는 VCO(44)의 출력단자에서 얻어진다.
PLL을 사용하는 진동회로가 내장된 상기 주파수분할회로는 위상미분에 대응하는 아날로그 전압을 처리해야하므로 전체회로가 불가피하게 아날로그 및 디지털회로를 포함해야하고, 이에의해 전체회로를 적분회로(IC)형태로 구성하기가 어렵게 된다. 결과적으로, 회로의 크기가 커지고 전력소비도 증가하게 된다. 또다른 문제점은 자동제어 특성으로 인해 클럭주파수가 안정될 때까지 상대적으로 긴시간이 필요하게 된다.
카운터와 논리회로나 기억장치와의 결합에 의존하는 후술될 형태의 주파수분할회로는 순수 디지털로 구성될 수 있고, 따라서 회로통합을 통한 회로의 소형화와 또한 전력소비의 감소에 기여하게 된다. 그런데, 상기 형태의 주파수분할회로는 전류전자장치에 의해 제안된 수행요구를 완전히 충족시킬 수 없다는 점에서 여전히 불만족스럽다.
이에따라, 본 발명의 목적은 분수의 주파수분할비를 갖는 주파수분할회로를 제공하는 것인데, 이것은 아날로그 PLL기술에 의존하지 않고 또 카운터와 기억장치를 사용하지 않고서도 완전히 디지털로 구성될 수 있고, 이에 의해 쉽게 IC로 형성될 수 있고 크기 및 전력소비의 감소에도 기여하게 된다.
도 1은 본 발명에 의한 주파수분할회로가 내장된 시스템의 예인 전화단말기의 구성을 나타내는 블록도이다.
도 2는 본 발명에 의한 주파수분할회로의 제 1실시예의 도해이다.
도 3은 제 1실시예의 요부의 작동의 타이밍을 나타내는 타이밍차트이다.
도 4는 본 발명에 의한 주파수분할회로의 제 2실시예의 도해이다.
도 5는 본 발명에 의한 주파수분할회로의 제 3실시예의 도해이다.
도 6은 종래의 주파수분할회로의 구성을 나타내는 블록도이다.
* 도면의 주요부분에 대한 부호설명
2. RF프런트엔드 4. 수신중간대역처리유닛
6. 수신기저대처리유닛 8. 수신디지털처리유닛
11. 송신중간대역처리유닛 13. 송신기저대처리유닛(아날로그)
15. 송신디지털처리유닛 23. 디지털클럭발생회로
25. 레지스터"a" 26. 레지스터"b"
27. 셀렉터 28. 연산유닛
29. 플립플롭 30. 비교기
31. 논리회로 35. 제어회로
41,45. 카운터 42. 위상비교기
43. 로패스필터 44. 전압제어발진기
상기 목적에 따라, 본 발명의 한 관점에 의하면, 아래의 구성요소를 포함하여 구성되며, 분수의 주파수분할비로 기준신호에 주파수분할을 하는 주파수분할회로가 제공된다. : 기준신호가 입력되는 기준신호입력 ; 입력된 기준신호값을 저장하도록 기준신호와 동시에 작동하는 기억장치와 ; 분수의 주파수분할비의 분자값을 저장하는 제 1레지스터와 ; 분수주파수분할비의 분자와 분모값간의 차이를 저장하는 제 2레지스터와 ; 제 2레지스터에 저장된 값과 기억장치로부터의 출력을 비교하는 비교기 수단과 ; 비교기수단로부터의 출력에 따라 제 1과 제 2레지스터 중 하나를 선택하여 선택된 레지스터의 출력을 출력하는 절환수단과 ; 절환수단으로부터의 출력과 기억장치로부터의 출력을 수신할 때에, 비교기로부터의 출력에 따라 상기 수신된 출력들간에 차이나 합을 산출하기 위해 가산 또는 감산을 하여 기억장치로 출력을 전달하는 연산수단 ; 기준신호와 비교기수단으로부터의 출력의 역을 수신하고 그에의해 주파수분할된 출력을 산출하는 논리회로.
본 발명의 또다른 관점에 의하면, 아래의 구성요소를 포함하여 구성되는 전화단말기가 제공된다. : 적어도 수신된 대역신호의 A/D변환과 출력음성신호로의D/A변환을 수행하는 수신디지털처리부를 포함하는 수신시스템 ; 적어도 입력신호로부터 A/D변환과 송신기준대역신호로의 D/A변환을 수행하는 송신디지털처리부를 포함하는 송신시스템 ; 분수의 주파수분할비에 의해 상기 기준신호주파수의 정수약수로 주파수분할을 하고 그에 의해 적어도 디지털처리부 중 하나에서 사용되는 클럭 주파수를 만드는 주파수분할수단과, 상기 주파수분할수단은, 기준신호가 입력되는 기준신호입력과, 기준신호와 동시에 작동하여 상기 입력기준신호값을 저장하는 기억장치와, 상기 분수주파수분할비의 분모값을 저장하는 제 1레지스터와, 상기 분수의 주파수분할비의 분자와 분모값간의 차이를 저장하는 제 2레지스터와, 상기 기억장치로부터의 출력과 상기 제 2레지스터에 저장된 값을 비교하는 비교기수단과, 상기 비교기수단으로부터의 출력에 따라 제 1과 제 2레지스터 중 하나를 선택하여 선택된 레지스터의 출력을 출력하는 절환수단과, 상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간의 차이나 합을 산출하기 위해 가산 또는 감산을 하여 기억장치로 출력을 전달하는 연산수단과, 상기 기준신호와 연산수단으로부터의 출력의 역을 수신하고 그에의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된다.
본 발명의 또다른 관점에 의하면, 아래의 단계를 포함하여 구성되며, 분수의 주파수분할비로 기준신호에 주파수분할을 하는 주파수분할방법이 제공된다. : 기준신호 입력을 통하여 기준신호를 입력하는 단계 ; 기준신호와 동시에 입력기준신호의 값을 기억장치에 저장하는 단계 ; 분수의 주파수분할비의 분자값을 제 1 레지스터에 저장하는 단계 ; 분수의 주파수분할비의 분모와 분자값간의 차이를 제 2레지스터에 저장하는 단계 ; 비교기수단에 의해, 기억장치로부터의 출력과 제 2레지스터에서 저장된 값을 비교하는 단계 ; 절환수단에 의해, 상기 비교의 결과에 따라 제 1과 제 2레지스터를 선택하고 상기 선택된 레지스터의 출력을 출력하는 단계 ; 절환수단으로부터의 출력과 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력간에 차이나 합을 산출하기 위해 가산 또는 감산을 하고, 출력으로서의 상기 가산 또는 감산의 결과를 기억장치로 전달하는 단계 ; 논리회로에 의해, 상기 기준신호와 상기 비교기수단으로부터의 출력의 역에 논리연산을 수행하고, 그에의해 주파수분할출력을 산출하는 단계.
더 바람직하게는 본 발명의 주파수분할회로는 제 1과 제 2레지스터의 목록을 변화시키는 제어회로를 가진다.
본 발명의 주파수분할회로는 PLL이나 다른 아날로그회로를 사용하지 않고, 디지털회로만 사용하므로써 구성될 수 있다. 따라서, 주파수분할회로는 IC로 쉽게 형성될 수 있고, 이에따라 작은크기를 가질 수 있다. 카운터 및 논리회로나 저장장치를 사용하는 형태의 종래의 회로와 비교해 볼 때 회로의 크기가 줄어들 수도 있다. 이 결과, 주파수분할회로는, IC칩으로 형성될 때, 전기장치에 포장된다면 작은 칩영역만을 차지하고 상기 전기장치는 감소된 전력으로도 가능하게 된다.
본 발명의 상기와 다른 목적, 특징 및 이점은 첨부도면을 참고로 한다면 다음의 바람직한 실시예로부터 명백해 질 것이다.
본 발명의 주파수분할회로의 실시예가 도 1 내지 도 5를 참고로 설명될 것이다.
먼저 도 1을 참고하면, 본 발명의 주파수분할회로에 내장되어 있고 스펙트럼 확산기술에 의존하는 디지털 이동식전화단말은 두 시스템, 즉, 보통 안테나(1)를 사용하는 송신 및 수신시스템을 가진다.
수신시스템의 구조와 작동은 다음과 같다. 안테나(1)에 수신된 신호는, 믹서(3)에 의해 RF반송파주파수에서 중간주파수대역까지 RF국부발진기(17)의 진동주파수로 주파수변조되도록 RF프런트엔드를 통하여 수신RF믹서(3)로 보내진다. 주파수변조된 신호는 그러면 수신중간대역처리유닛(4)에 의해 수행된 중간주파수처리가 되고, 다음으로 수신중간대역믹서(5)에 의해 수행된 주파수변환이 되고, 이에의해 기저대신호가 형성된다. 이렇게 형성된 기저대신호는 기저대신호에서 기저대처리를 수행하는 수신대역처리유닛(6)으로 보내지고, 그러면 이헐게 처리된 신호는 A/D변환을 위해 A/D변환기(7)로 보내진다. 이렇게 얻어진 디지털 수신신호는 스펙트럼역확산, 암호해독, D/A변환을 수행하는 수신디지털처리유닛(8)으로 보내지고, 이에의해 수신된 신호는 음성출력장치(9)를 통해 출력된 음성신호로 변화된다.
이제 송신시스템을 참고하면, 음성신호입력(16)을 통해 입력된 음성신호는 A/D변환, 부호화, 스펙트럼확산을 수행하는 디지털처리유닛(15)으로 보내진다. 이렇게 얻어진 스펙트럼확산디지털신호는 송신기저대처리유닛(13)에 의해 기저대처리된 아날로그신호로 변환되도록 D/A변환기(14)로 보내진다. 이렇게 처리된 신호는 그리고나서 중간주파수처리를 위해 송신중간대역처리유닛(11)으로 보내지고 그리고나서 RF국부발진기(17)의 진동주파수에 의해 RF반송파주파수로 주파수변환을 수행하는 송신RF믹서(10)로 보내진다. 상기 신호는 그리고나서 프런트엔드(2)를 통해그로부터 송신되도록 안테나(1)로 보내진다. 디지털처리의 네가지형태를 포함하여 송신/수신시스템에서 수행된 디지털처리에 사용된 클럭주파수, 특히 입력신호의 A/D변환과 송신시스템에서 수행된 송신기저대신호의 D/A변환, 수신기저대신호의 A/D변환과 수신시스템에서 수행된 출력음성신호로의 D/A 변환은 주파수확산처리에 사용된 확산클럭주파수에 따라 결정된다.
기저주파수발진기(24)의 진동주파수는 RF국부발진기(17)에서 PLL(18)의 작동을 위해 기준주파수로서 사용되고, 이에의해, 반송파에서 채널간격주파수의 정수배가 되어야한다. 따라서, 만약 디지털클럭주파수의 공배수인 주파수를 발생시킬 수 있는 적당한 기저주파수발진기와 반송파에서의 채널간격을 이용할 수 없다면, 상기 기저주파수를 약수로 나눔으로써 디지털클럭주파수를 발생시킬 수 없다. 상기 기저주파수발진기를 이용할 수 없는 곳에서, 분수의 주파수분할비를 갖는 주파수분할 회로의 사용이 필요하다.
예를들어, 디지털클럭주파수가 9MHz일 때 채널간격이 130KHz라고 가정하면, 최소공배수는 117MHz나 된다. 이런 고주파수는 크기와 전력소비의 제한을 고려할때, 디지털이동식전화단말의 기저주파수로서 사용될 수 없다. 채널간격주파수 130 KHz의 150배인 19.5MHz가 디지털이동식전화단말의 기저주파수로서 사용되면, 이 기저주파수로부터 9MHz의 주파수분할비를 얻기위해, 6/13의 주파수분할비를 갖는 주파수분할회로를 사용할 필요가 있다.
본 발명은 상기 필요에 의해 분수의 주파수분할비를 갖는 주파수분할회로를 제공하는 것을 목적으로 한다. 본 발명의 제 1실시예가 도 2를 참고로 설명될 것이다. 비록 상기의 6/13의 분수의 주파수분할비가 특정하게 언급되었지만, 상기 비의 값은 단지 예시이고 본 발명이 이 기술분야에 통상의 기술을 가진자에 의해 다른 다양한 분수의 주파수분할비로 실시될 수 있음은 물론이다.
도 2를 참고하면, 본 발명의 주파수분할회로는 다음의 부분을 갖는다 : 분수의 주파수분할비의 분모와 분자사이에 차이를 저장하는, (25)로 표시된 레지스터 "a" ; 분수의 주파수분할비의 분자를 저장하는, (26)으로 표시된 레지스터 "b" ; 레지스터 "a"(25)와 "b"(26) 중 하나도 또한 주파수분할회로의 성분인 연산유닛(28)으로 선택적으로 접속하는 셀렉터(27) ; 주파수분할된 신호의 타이밍에서 연산유닛(28)의 출력을 수신하는 플립플롭회로(29) ; 레지스터"a"(25)의 목록과 플립플롭(29)으로부터의 출력값을 비교하는 비교기(30) ; 비교기(30)로부터의 출력신호와 주파수분할된 신호를 수신하고 수신된 신호를 AND연산하는 논리회로(31).
이 주파수분할회로의 작동에서, 레지스터"a"(25)는 분수의 주파수분할비의 분모와 분자사이의 차이를 저장한다. 상기 예의 경우에, 분수의 주파수분할비는 6/13이므로, 상기 차이는 13 - 6 = 7에 의해 계산되었듯이 7이 된다. 한편, 분수의 주파수분할비의 분자, 즉, 6은 레지스터"b"(26)에 저장된다. 플립플롭(29)은 주파수분할된 신호를 수신하기 위해 입력단자(33)에 의해 수신된 기저클럭신호의 각 폴(fall)에서 작동하여, 연산유닛(28)으로부터의 출력을 저장하고 동시에 그것의 목록을 전달한다.
비교기(30)는 레지스터"a"(25)로부터의 출력과 플립플롭(29)으로부터의 출력을 서로 비교하고, 이 비교의 결과에 의존하여, 다음 조건에 따라 그것의 출력으로서 "1"참)이나 "0"(거짓) 중 하나를 산출한다.
(레지스터 "a"의 목록) > (플립플롭으로부터의 출력)이 만족되면, 비교기(30)의 출력은 "1"(참)이 된다.
레지스터 "a"의 목록) ≤ (플립플롭으로부터의 출력)이 만족되면, 비교기(30)의 출력은 "0"(거짓)이 된다.
셀렉터(27)는 두 입력, 즉, 레지스터"a"(25)의 출력을 수신하는 입력과 레지스터 "b"(26)으로부터의 출력을 수신하는 입력을 갖고, 이 레지스터 중 하나를 다음조건에 의해 연산유닛(28)의 입력(B)으로 선택적으로 접속하도록 작동한다.
비교기(30)로부터의 출력이 참(1)이면, 셀렉터(27)는 레지스터"b"(26)를 선택하고 이 레지스터를 연산유닛(28)의 입력(B)으로 접속한다.
비교기(30)로부터의 출력이 거짓(0)이면, 상기 셀렉터(27)는 레지스터"a"(25)를 선택하고 이 레지스터를 연산유닛(28)의 입력(B)으로 접속한다.
한편, 연산유닛(28)의 다른입력(A)은 플립플롭(29)으로부터 출력을 수신한다.
비교기(30)로부터의 출력이 참(1)이면, 연산유닛은 (A + B)를 연산해서 출력하는 반면, 비교기(30)로부터의 출력이 거짓(0)이면, 연산유닛은 (A - B)를 연산해서 출력한다.
논리회로(31)는 기저클럭신호와 비교기(30)의 출력의 역의 AND를 산정해서 출력한다.
이 주파수분할회로에 의해 수행된 주파수분할과정은 도 3의 타이밍차트를 참고로 설명될 것이다. 플립플롭(29)에 의해 값이 초기값 "0"으로 유지되는 동안 제 1기준클럭펄스가 주파수분할된 신호를 수신하기 위해 입력단자(33)를 통해 수신되면, 레지스터"a"(25)에서의 값 "7"이 플립플롭(20)으로부터의 값인 "0"보다 크므로 비교기(30)는 "1"을 산정해서 출력한다. 이 값이 반전후에 논리회로(31)로 입력되므로, 이 경우에 어떤 주파수분할된 신호도 산출되지 않는다. 한편, 셀렉터(27)는 레지스터"b"(26)를 선택하고 이 레지스터를 연산유닛(28)으로 보내서 연산유닛(28)은 A + B, 즉, (0 + 6 = 6)을 연산하고 플립플롭에 값 "6"을 설정한다.
제 2기준클럭펄스가 수신되면, 레지스터"a"(25)의 값 "7"은 플립플롭에 설정된 값 "6"보다 커서 상기 비교기(30)로부터의 출력은 "1"로 유지된다. 이 경우에는 주파수분할되지 않은 신호가 또한 발생된다. 한편, 셀렉터(27)는 레지스터 "b"를 선택하고 이것을 연산유닛(28)에 접속해서 연산유닛(28)은 (A + B),즉, (6 + 6 = 12)를 연산하고 플립플롭(29)에 값 "12"를 설정한다.
제 3기준클럭펄스가 수신되면, 레지스터"a"(25)에 의해 유지된 값 "7"이 플립플롭(29)에 의해 유지된 값 "12"보다 작으므로 비교기(30)로부터의 출력은 "0"으로 변화된다. 이 신호의 역이 논리회로(31)로 공급되므로, 주파수변환된 신호가 논리회로로부터 출력된다. 동시에, 셀렉터(27)는 레지스터"a"(25)를 선택하고 이것을 연산 유닛(28)에 접속하여 연산유닛(28)은 (A - B), 즉, (12 - 7 = 5)를 연산하고 플립플롭(29)에 값 "5"를 설정한다.
기준클럭신호의 제 4펄스가 수신되면, 레지스터"a"(25)의 값"7"이플립플롭(2)에 보유된 값 "5"보다 크므로, 비교기는 "1"을 산정하여 출력하고, 따라서 어떤 주파수 분할된 신호도 논리회로(31)에 의해 산출되지 않는다. 셀렉터(27)는 레지스터 "b"(26)을 선택하고 이것을 연산유닛(28)으로 접속하면 연산유닛(28)은 (A + B)를 연산하고 플립플롭(29)에 "11"를 설정한다.
상기 루틴은 제 13의 기준클럭펄스가 수신될 때까지 반복되고, 이에 의해 주파수분할작동의 한 사이클이 완성된다. 6개의 펄스가 작동의 한 사이클에서 주파수분할된 신호출력단자(32)로부터 전달된 것을 볼 수 있을 것이다. 이것은 기저클럭신호가 6/13으로 주파수분할된 것을 의미한다. 본 회로배열에 의해, 지금까지 설명된 작동을 통해, 주파수분할이 적당한 주파수분할비로 수행될 수 있다.
본 발명의 제 2실시예가 특히 도 4를 참고로 설명될 것이다. 이 제 2실시예는 제 1실시예에서 사용된 반전입력논리회로(31) 대신에 비반전입력논리회로(34)를 사용하며, 레지스터"a"(25)와 레지스터"b"(26)가 분수의 주파수분할비의 분자와 이 분수의 주파수분할비의 분모와 분자의 차이를 각각 저장한다는 점에서 도 2에 나타난 제 1실시예와는 다르다. 제 2실시예의 다른부분은 실제로 제 1실시예의 부분과 같으므로, 제 2실시예의 세부사항에 관한 더 이상의 설명은 필요하지 않을 것이다.
도 5는 본 발명의 제 3실시예를 보여준다. 제 3실시예는 제 1실시예의 주파수 분할회로의 레지스터"a"(25)와 레지스터"b"(26)를, 레지스터"a"(25)와 레지스터"b"(26)에 설정된 값이 적당하게 변화될 수 있도록 제어하는 제어회로(35)를 특징으로 한다.
이 배열은 외부의 작동에 의해 주파수분할비가 자유롭게 설정될 수 있게 하고, 따라서 주파수분할회로가 좀 더 폭넓게 사용된다. 제 3실시예의 다른부분은 실제로 제 1실시예의 것과 같으므로, 상기 부분에 관한 상세한 설명은 생략한다.
비록 세 개의 바람직한 실시예가 설명되었지만, 이 실시예는 단지 예시이고 다양한 다른 형태의 회로가 본 발명의 사상과 일치하여 형성될 수 있고 상기 회로는 또한 본 발명의 범위내에 있게 됨은 이 분야에서 통상의 기술을 가진자에게 있어서 명백하다.
상기로부터 이해되듯이, 본 발명에 따른 주파수분할회로는 디지털회로만을 사용하므로써 구성될 수 있고, 따라서, PLL회로를 사용하는 종래의 주파수분할회로와 비교할 때 IC형태로 쉽게 만들어 질 수 있다. 결과적으로, 본 발명은 PLL기술에 의존하는 형태의 기지의 주파수분할회로에 비해 회로의 크기의 감소, 대응속도의 증가, 전력소비의 감소와 같은 이점을 제공한다.
본 발명의 주파수분할회로는, 카운터를 논리회로나 저장장치와 조합하여 사용하는 형태의 기지의 주파수분할회로와 비교해서 더 작은 크기에서도 실현될 수 있다.
따라서, 본 발명의 주파수분할회로는 전력을 절약할 수 있는 한편, 더 유리하게 IC칩으로 형성된 칩장치영역도 감소한다.

Claims (14)

  1. 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할회로에 있어서,
    상기 기준신호가 입력되는 기준신호입력단과,
    입력된 기준신호의 값을 저장하기 위해 상기 기준신호와 동시에 작동하는 기억장치와,
    상기 분수의 주파수분할비의 분자값을 저장하는 제 1레지스터와,
    상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제 2레지스터와,
    상기 기억장치로부터의 출력과 상기 제 2레지스터에 저장된 값을 비교하는 비교기수단과,
    상기 비교기수단으로부터의 출력에 따라 상기 제 1과 제 2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 절환수단과,
    상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간의 합이나 차이를 산출하기 위해 감산 또는 가산을 하고, 상기 기억장치로 출력을 전달하는 연산수단과,
    상기 기준신호와 상기 비교기수단으로부터의 출력의 역을 수신하고 그에의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
  2. 제 1항에 있어서,
    상기 제 1과 제 2레지스터에 설정된 값들을 변화시키는 제어회로를 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
  3. 제 2항에 있어서,
    상기 제 1과 제 2레지스터에 설정된 값의 변화를 통해 얻어진 주파수분할비를 정하는 수단을 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
  4. 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할회로에 있어서,
    상기 기준신호가 입력되는 기준신호입력단과,
    상기 입력된 기준신호의 값을 저장하기 위해 상기 기준신호와 동시에 작동하는 기억장치와,
    상기 분수의 주파수분할비의 분자값을 저장하는 제 1레지스터와,
    상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제 2레지스터와,
    상기 기억장치로부터의 출력과 상기 제 1레지스터에 저장된 값을 비교하는 비교기수단과,
    상기 비교기수단으로부터의 출력에 따라 상기 제 1과 제 2레지스터 중 하나를 선택하고 상기 선택된 레지스터의 출력을 출력하는 절환수단과,
    상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 감산 또는 가산을 하고, 상기 기억장치로 출력을 전달하는 연산수단과,
    상기 기준신호와 상기 비교기수단으로부터의 출력을 수신하고 그에의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로하는 주파수분할회로.
  5. 제 4항에 있어서,
    상기 제 1과 제 2레지스터에 설정된 값들을 변화시키는 제어회로를 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
  6. 제 5항에 있어서,
    상기 제 1과 제 2레지스터에 설정된 값들의 변화를 통하여 얻어진 주파수분할비를 정하는 수단을 더 포함하여 구성된 것을 특징으로 하는 주파수분할회로.
  7. 전화단말기에 있어서,
    적어도 수신된 대역신호의 A/D변환과 출력음성신호로의 D/A변환을 수행하는수신디지털처리부를 포함하는 수신시스템과,
    적어도 입력신호로부터의 A/D변환과 송신기저대신호로의 D/A변환을 수행하는 송신디지털처리부를 포함하는 송신시스템과,
    상기 기준신호의 정수약수로 분수의 주파수분할비에 의해 기준신호주파수의 주파수분할을 수행하고, 그에의해 적어도 디지털처리부 중 하나에서 사용된 클럭주파수를 산출하는 주파수분할수단을 포함하여 구성되며,
    상기 주파수분할수단은,
    상기 기준신호가 입력되는 기준신호입력단과,
    입력된 기준신호의 값을 저장하기 위해 기준신호와 동시에 작동하는 기억장치와,
    상기 분수의 주파수분할비의 분자값을 저장하는 제 1레지스터와,
    상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제 2레지스터와,
    상기 기억장치로부터의 출력과 상기 제 2레지스터에 저장된 값을 비교하는 비교기수단과,
    상기 비교기수단으로부터의 출력에 따라 상기 제 1과 제 2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 절환수단과,
    상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간의 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 상기 기억수단으로 출력을 전달하는 연산수단과,
    상기 기준신호와 상기 비교기수단으로부터의 출력의 역을 수신하고 그에의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로하는 전화단말기.
  8. 전화단말기에 있어서,
    적어도 수신된 대역신호의 A/D변환과 출력음성신호로의 D/A변환을 수행하는 수신디지털처리부를 포함하는 수신시스템과,
    적어도 입력신호로부터의 A/D변환과 송신기저대신호로의 D/A변환을 수행하는 송신디지털처리부를 포함하는 송신시스템과,
    상기 기준신호주파수의 정수약수로 분수의 주파수분할비에 의해 기준신호주파수의 주파수분할을 수행하고, 그에의해 상기 디지털처리부 중 적어도 하나에서 사용된 클럭주파수를 산출하는 주파수분할수단을 포함하여 구성되며,
    상기 주파수분할수단은,
    기준신호가 입력되는 기준신호입력단과,
    입력된 기준신호의 값을 저장하기 위해 상기 기준신호와 동시에 작동하는 기억장치와,
    상기 분수의 주파수분할비의 분자값을 저장하는 제 1레지스터와,
    상기 분수의 주파수분할비의 분모와 분자값간의 차이를 저장하는 제 2레지스터와,
    상기 기억장치로부터의 출력과 상기 제 1레지스터에 저장된 값을 비교하는 비교기수단과,
    상기 비교기수단으로부터의 출력에 따라 상기 제 1과 제 2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 절환수단과,
    상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 상기 기억장치로 출력을 전달하는 연산수단과,
    상기 기준신호와 상기 비교기수단으로부터의 출력을 수신하고 그에의해 주파수분할된 출력을 산출하는 논리회로를 포함하여 구성된 것을 특징으로 하는 전화단말기.
  9. 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할방법에 있어서,
    기준신호입력단을 통해 기준신호를 입력하는 단계와,
    상기 기준신호와 동시에 입력된 기준신호값을 기억장치에 저장하는 단계와,
    상기 분수의 주파수분할비의 분자값을 제 1레지스터에 저장하는 단계와,
    상기 분수의 주파수분할비의 분모와 분자값간의 차이를 제 2레지스터에 저장하는 단계와,
    비교기수단에 의해, 상기 기억장치로부터의 출력과 상기 제 2레지스터에 저장된 값을 비교하는 단계와,
    절환수단에 의해, 상기 비교의 결과에 따라 상기 제 1과 제 2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 단계와,
    상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 출력으로서 가산 또는 감산의 결과를 상기 기억장치로 전달하는 단계와,
    논리회로에 의해, 상기 기준신호와 상기 비교기수단으로부터의 출력의 역에 논리 연산을 수행하고, 그에의해 주파수분할된 출력을 산출하는 단계를 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
  10. 제 9항에 있어서,
    제어수단에 의해, 상기 제 1과 제 2레지스터에 설정된 값을 변화시키는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
  11. 제 10항에 있어서,
    상기 제 1과 제 2레지스터에 설정된 값들의 변화를 통해 얻어진 주파수분할비를 정하는 단계를 더 포함하여 구성된 것을 특징으로하는 주파수분할방법.
  12. 분수의 주파수분할비로 기준신호에 주파수분할을 수행하는 주파수분할방법에 있어서,
    기준신호입력단을 통해 기준신호를 입력하는 단계와,
    상기 기준신호와 동시에 입력된 기준신호의 값을 기억장치에 저장하는 단계와, 상기 분수의 주파수분할비의 분자값을 제 1레지스터에 저장하는 단계와,
    상기 분수의 주파수분할비의 분모와 분자값간의 차이를 제 2레지스터에 저장하는 단계와,
    비교기수단에 의해, 상기 기억장치로부터의 출력과, 상기 제 1레지스터에 저장된 값을 비교하는 단계와,
    절환수단에 의해, 상기 비교의 결과에 따라 상기 제 1과 제 2레지스터 중 하나를 선택하고 선택된 레지스터의 출력을 출력하는 단계와,
    상기 절환수단으로부터의 출력과 상기 기억장치로부터의 출력을 수신할 때에, 상기 비교기수단으로부터의 출력에 따라 수신된 출력들간에 합이나 차이를 산출하기 위해 가산 또는 감산을 하고 출력으로서 상기 가산 또는 감산의 결과를 상기 기억장치로 전달하는 단계와,
    논리회로에 의해, 상기 기준신호와 상기 비교기수단으로부터의 출력을 논리연산하고 그에의해 주파수분할된 출력을 산출하는 단계를 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
  13. 제 12항에 있어서,
    제어수단에 의해, 상기 제 1과 제 2레지스터에 설정된 값을 변화시키는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
  14. 제 13항에 있어서,
    상기 제 1과 제 2레지스터에 설정된 값들의 변화를 통해 얻어진 주파수분할비를 정하는 단계를 더 포함하여 구성된 것을 특징으로 하는 주파수분할방법.
KR1019970004146A 1996-02-15 1997-02-12 주파수분할회로및방법과주파수분할회로가내장된전화단말기 KR100422114B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-028218 1996-02-15
JP8028218A JPH09223959A (ja) 1996-02-15 1996-02-15 分周回路

Publications (2)

Publication Number Publication Date
KR970063944A KR970063944A (ko) 1997-09-12
KR100422114B1 true KR100422114B1 (ko) 2004-05-27

Family

ID=12242497

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970004146A KR100422114B1 (ko) 1996-02-15 1997-02-12 주파수분할회로및방법과주파수분할회로가내장된전화단말기

Country Status (3)

Country Link
US (1) US5907590A (ko)
JP (1) JPH09223959A (ko)
KR (1) KR100422114B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6076096A (en) * 1998-01-13 2000-06-13 Motorola Inc. Binary rate multiplier
EP1183785A1 (en) * 2000-03-21 2002-03-06 Koninklijke Philips Electronics N.V. Communication system with frequency modulation and with a single local oscillator
JP4394351B2 (ja) * 2001-03-15 2010-01-06 ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング 少なくとも１つの加入者を有するバスシステム内におけるクロックパルス形成方法，その装置，バスシステム及び加入者
DE10208649A1 (de) * 2001-03-15 2002-09-19 Bosch Gmbh Robert Verfahren und Vorrichtung zur Bildung von Taktimpulsen in einem Bussystem mit wenigstens einem Teilnehmer, Bussystem und Teilnehmer
WO2008065869A1 (fr) * 2006-11-29 2008-06-05 Nec Corporation Circuit de division de fréquence de signal d'horloge et procédé de division de fréquence de signal d'horloge
JP5272627B2 (ja) * 2008-09-30 2013-08-28 パナソニック株式会社 半導体集積回路、通信装置
JP5223696B2 (ja) * 2009-01-27 2013-06-26 日本電気株式会社 クロック分周回路、及びクロック分周方法
KR101682272B1 (ko) * 2014-01-27 2016-12-05 엘에스산전 주식회사 상승 에지 동작 시스템용 클럭 생성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2239115A (en) * 1989-12-15 1991-06-19 Philips Electronic Associated Direct dividing frequency synthesiser
JP2964738B2 (ja) * 1991-11-01 1999-10-18 松下電器産業株式会社 パルス演算処理装置
US5442774A (en) * 1993-09-16 1995-08-15 Hewlett-Packard Company Microprocessor controller with automatic clock-rate switching

Also Published As

Publication number Publication date
KR970063944A (ko) 1997-09-12
US5907590A (en) 1999-05-25
JPH09223959A (ja) 1997-08-26

Similar Documents

Publication Publication Date Title
US5499280A (en) Clock signal generation
US5867068A (en) Frequency synthesizer using double resolution fractional frequency division
US6642754B1 (en) Clock signal generator employing a DDS circuit
KR100422114B1 (ko) 주파수분할회로및방법과주파수분할회로가내장된전화단말기
JP3179527B2 (ja) デジタル信号合成方法及び装置
JP4900753B2 (ja) 周波数シンセサイザおよび低雑音周波数合成方法
US7127225B2 (en) Accumulator controlled prescaler in a phased locked loop
EP0670635B1 (en) Phase-locked loop oscillator, and moving-average circuit, and division-ratio equalization circuit suitable for use in the same
JPH11225072A (ja) スプリアス抑制装置、スプリアス抑制方法およびフラクショナルｎシンセサイザ
JPH066212A (ja) 位相比較回路およびこれを用いた位相同期発振回路
JPH0923158A (ja) 周波数シンセサイザ
US5892405A (en) PLL synthesizer apparatus
US6956922B2 (en) Generating non-integer clock division
EP0780976B1 (en) Digital frequency divider phase shifter
US6853222B2 (en) Phase locked loop circuit having main and auxiliary frequency dividers and multiple phase comparisons
JP2000357966A (ja) 周波数シンセサイザ
EP0881775A1 (en) A clock generator
JPH1198007A (ja) 分周回路
JPH0758636A (ja) 周波数シンセサイザ
JP2798004B2 (ja) チャンネル指定方式
JPH08340250A (ja) 可変分周器
JP2002280897A (ja) フルディジタルｐｌｌ回路
JP2001237700A (ja) 位相同期ループ回路
JP2827968B2 (ja) Ｐｌｌ周波数シンセサイザ
CN115603744A (zh) 一种直接小数分频电路及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090123

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee