JP2000357966A

JP2000357966A - 周波数シンセサイザ

Info

Publication number: JP2000357966A
Application number: JP11167303A
Authority: JP
Inventors: Hiroshi Horie; 弘堀江
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-06-14
Filing date: 1999-06-14
Publication date: 2000-12-26
Also published as: US6329855B1

Abstract

(57)【要約】【課題】ＩＣ化により受信系の回路と一体化した場合
でも、その汎用性を失うことなく、受信系の回路を妨害
することのない周波数シンセサイザを提供する。【解決手段】位相比較器２、低域通過フィルタ３、電
圧制御発振器４、分周部１００よりなるループ制御によ
り、基準信号発振器１にて生成された基準信号に基づ
き、分周部１００の分周数倍の周波数のローカル信号を
生成する。分周部１００では、プリスケーラ５が、極性
切替器２７からの切替信号に応じた分周数で、上記ロー
カル信号を分周する。極性切替器２７は、切換制御信号
が「Ｌ」レベルの場合には、単なるバッファとして動作
して、可変分周器７０の分周結果をそのまま切替信号と
してプリスケーラ５に出力する。一方、切換制御信号が
「Ｈ」レベルの場合には、インバータとして動作し、可
変分周器７０の分周結果を反転して、切替信号としてプ
リスケーラ５に出力するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、パルススワロー
方式の周波数シンセサイザに関する。

【０００２】

【従来の技術】従来、パルススワロー方式のＰＬＬシン
セサイザは、図４に示すように構成されていた。基準信
号発振器１にて生成された所定周波数の基準信号は、位
相比較器２に入力される。位相比較器（ＰＣ）２は、上
記基準信号と、電圧制御発振器（ＶＣＯ）４にて生成し
たローカル信号を分周部１０で分周した信号との位相誤
差を検出する。

【０００３】位相比較器２にて検出された位相誤差は、
低域通過フィルタ３を経て直流成分に平滑化された後、
電圧制御発振器４にフィードバックされ、電圧制御発振
器４は、上記平滑化された信号の電圧に応じた周波数の
ローカル信号を生成する。

【０００４】このようなループ制御により、電圧制御発
振器４にて生成されるローカル信号の周波数は、上記基
準信号の周波数を、分周部１０の分周数倍にした値にロ
ックされる。

【０００５】これらの回路のうち、基準信号発振器１や
電圧制御発振器４を除くと、デジタル回路で構成するこ
とができるため、図４中のＡで示される部分は、ＩＣ化
することが可能で、ＩＣ化により回路の小型化が図られ
ている。

【０００６】また、ＩＣ化するにあたり、低消費電流性
からＣ−ＭＯＳで構成することが望ましいが、無線機の
ローカル周波数を直接分周するのが困難であるため、分
周部１０の初段を、多少消費電流が多くなるがＥＣＬ等
の高遠で動作できる回路構成とするのが一般的である。

【０００７】その場合、ＥＣＬで構成した分周器（プリ
スケーラと呼ばれる）の分周数をＫとすると、それに直
列に分周数Ｎの可変分周器を挿入した時、Ｎを１ずつ増
減した場合、全体での分周数はＫおきにしか変えること
ができない。

【０００８】また、無線機では、通信周波数が一定間隔
（チャネル間隔）で設けられており、それに従って基準
信号も切り換える必要がある。このため、位相比較器２
にて上記基準信号と比較する分周信号の周波数は、チャ
ネル間隔の１／Ｋにしなければならないので回路全体の
応答が遅くなり、デジタル方式の無線機に要求される高
速なチャネル切り替えには適さないことになる。

【０００９】このため、図４のＰＬＬシンセサイザの分
周部１０では、Ｎ分周する可変分周器６と並列に、分周
数Ａの可変分周器７を設け、プリスケーラ５では、２つ
の分周数（Ｋ，Ｋ＋１）を切り換えるようにしている。

【００１０】このような回路構成は、パルススワロー方
式として知られた回路構成であり、次のように動作す
る。分周開始時には、可変分周器６，７の出力は「Ｌ」
であり、プリスケーラ５は分周数Ｋ＋１で動作してい
る。この状態で分周がすすみ、可変分周器７が分周を完
了すると、その出力信号は「Ｈ」となり、プリスケーラ
５は、１／Ｋ分周に切り替わる。

【００１１】これと同時に、上記出力信号「Ｈ」が、イ
ンバータ９を経てＡＮＤゲート８に印加されることで、
可変分周器７の入力は、「Ｌ」に固定され、可変分周器
７の動作は停止する。

【００１２】そして、このまま分周がすすむと、可変分
周器６が分周を完了し、その出力信号が「Ｈ」となる。
この出力信号は、分周部１０全体の出力として位相比較
器２に印加されると同時に、２つの可変分周器６，７の
プリセット端子（ＰＥ）に加えられ、分周数をプリセッ
トし両分周器出力を「Ｌ」に戻す。これにより、可変分
周器７は、再び動作を開始する。

【００１３】以上の動作により、可変分周器７が動作し
ている間に分周部１０全体では（Ｋ＋１）×Ａ分周が行
われ、そして可変分周器６が動作を完了するまでに更に
分周部１０全体でＫ×（Ｎ−Ａ）分周が行われる。

【００１４】従って、分周部１０の平均の分周数は、
（Ｋ＋１）×Ａ＋Ｋ×（Ｎ−Ａ）＝Ｎ×Ｋ＋Ａとなり、
プリスケーラ５を用いているにもかかわらず、ＮとＡを
１ずつ増減することで、分周部１０全体の分周数を１ず
つ可変することができる。なお、Ｎ＞Ａであることは、
いうまでもない。

【００１５】なお、上述したように、分周部１０全体の
分周数が、Ｎ×Ｋ＋Ａであるため、ＮはこれをＫで割っ
たときの商であり、Ａはその時の余りである。すなわ
ち、Ａの最大値は、Ｋ−１である。

【００１６】したがって、Ｋの値が「２ⁿ」（ｎは自然
数）で表される場合、ＮとＡの値をそれぞれ２進数で表
すと、図３（ａ）に示すように、２進数で表したＮとＡ
を連続してつないだ値と全体の値を２進数で表した値と
は完全に一致する。

【００１７】ところで、携帯電話機のように、小型化が
必要になる場合、シンセサイザＩＣは、更に他の回路と
統合される。携帯電話機における無線部の構成を図５に
示す。図５では、図４においてＡで示したシンセサイザ
ＩＣを、２つ用いており、それぞれＰＬＬ１０１，１０
２として表している。

【００１８】ＰＬＬ１０１の出力信号に基づいて電圧制
御発振器（ＶＣＯ）４１にて生成された第１のローカル
信号は、三つに分岐され、一つはＰＬＬ１０１に入力さ
れて分周され、一つは直交変調器１１に入力され、残る
一つは第１ミキサ２０に入力される。

【００１９】直交変調器１１は、上記第１のローカル信
号に対し、送信ＩＱ信号で変調をかけ、帯域通過フィル
タ（ＢＰＦ１２）で不要波を除去し、可変利得アンプ１
３で適切なレベルに調整し、そして電力増幅器（ＰＡ）
１４にて通話に必要な電力に増幅し、アイソレータ１５
にて上記電力増幅器１４の負荷を安定させ、アンテナ共
用器１６を経てアンテナ２５から空間に放射される。

【００２０】一方、受信系については、アンテナ２５で
受信した信号がアンテナ共用器１６を経て、ＢＰＦ１７
でスプリアスが除去され、アンプ１８，ＢＰＦ１９を経
て第１ミキサ２０に入力される。

【００２１】第１ミキサ２０は、受信信号と電圧制御発
振器４１にて生成された第１のローカル信号を混合し、
第１中間周波信号を得る。第１中間周波信号は、フィル
タ２１を経て所望の帯域に制限され、第２ミキサ２２に
入力される。

【００２２】第２ミキサ２２では、フィルタ２１を経た
受信信号と、ＰＬＬ１０２の出力信号に基づいて電圧制
御発振器（ＶＣＯ）４２にて生成された第２のローカル
信号とが、混合され、第２中間周波信号が得られる。

【００２３】第２中間周波信号は、フィルタ２３を経て
所望の帯域に制限された後、リミッタ２４にて、復調に
十分なレベルまで増幅された後、図示しない後段の検波
回路にて受信情報が抽出される。

【００２４】以上のようにして構成される携帯電話機の
無線部は、図４に示されるようなＰＬＬ１０１，１０２
を含めて、一点鎖線で示したブロック２６がＩＣ化によ
り一体化される。

【００２５】このようにＩＣ化により一体化したとき、
ＰＬＬ１０１，１０２はディジタル回路であるため、分
周成分およびその高調波成分をノイズとしてばらまきや
すく、特に低いレベルの信号を扱う第２ミキサ２２、リ
ミッタ２４への影響が問題となる。

【００２６】以下、携帯電話機の場合について、具体的
な数字を挙げて説明する。携帯電話機においてよく使用
される第１中間周波信号の周波数は、１３０MHz帯であ
る。この時、第１のローカル信号の周波数は、受信周波
数±１３０MHzにする必要があるため、１GHz付近にあ
る。

【００２７】ここで、ＰＬＬ１０１のプリスケーラにお
いては、構成上の容易さから、前述のＫの値は、２のＮ
乗とすることが多い。ここでＫ=３２とすると、プリス
ケーラの出力周波数がほぼ３１MHzとなる。

【００２８】すると、この第４高調波は、１２４MHzと
なり、第１中間周波信号の周波数に近いところにくる。
実際の携帯電話機は、数十MHzの帯域に、通話チャネル
が配置されているため、かなり高い確率で第１中間周波
信号の周波数に、プリスケーラ出力の高調波成分が落ち
込むことになる。

【００２９】さらに、高調波成分の落ち込むメカニズム
が３２分周したものの４倍波であることから、ＰＬＬ１
０１の分周器全体では８分周に相当するため、高調波成
分の影響を受けるチャネルは、最も影響の大きいところ
を含んで、その前後、数チャネルに及ぶことになる。

【００３０】以上のように、無線部の一部をＩＣ化によ
って統合し、回路を小型化することは望ましいが、デジ
タル回路であるＰＬＬ１０１，１０２は、他の回路、特
に受信系に妨害を与えるおそれがあるという問題点があ
る。これを解決するためには、ＰＬＬ１０１，１０２
を、受信系と分離するのが確実であるが、それでは無線
機の小型化への要求を満たすことができない。

【００３１】また、別の方法としては、問題とならない
周波数となるように、プリスケーラの分周数を設定する
ことであるが、この方法にも欠点がある。携帯電話機に
限っても、第１のローカル信号を受信周波数の、上下ど
ちらかに取るか２通りの用い方があり、他のシステムで
用いることも考えて、確実に落ち込まない構成を実現す
ることは困難である。確実に対策するためには、システ
ムごと、さらにはローカル信号の周波数上下ごと、場合
によっては、ユーザごとに、ＰＬＬ１０１，１０２を設
定したシンセサイザＩＣを製造することになり、汎用性
の点で問題がある。

【００３２】

【発明が解決しようとする課題】従来の周波数シンセサ
イザでは、ＩＣ化により、用いられる無線機の受信系の
回路と一体化した場合、シンセサイザ部分から発生する
雑音により受信系の回路を妨害する虞があるという問題
があった。

【００３３】この発明は上記の問題を解決すべくなされ
たもので、ＩＣ化により受信系の回路と一体化した場合
でも、その汎用性を失うことなく、受信系の回路を妨害
することのない周波数シンセサイザを提供することを目
的とする。

【００３４】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、制御電圧に応じた周波数の発振信号
を生成する電圧制御発振手段と、発振信号を分周して分
周信号を生成する分周手段と、基準信号を生成する基準
信号発振手段と、基準信号と分周信号との位相誤差を求
める位相比較手段と、この位相比較手段の比較結果を平
滑して制御電圧を生成するフィルタ手段とを備える周波
数シンセサイザにおいて、分周手段は、分周数の切替時
間を計時するスワローカウンタと、このスワローカウン
タにて計時された切替時間に応じた分周数で、発振信号
を分周するプリスケーラと、プリスケーラの分周結果
を、ユーザにより設定される分周数で分周する可変分周
手段と、プリスケーラにおける、分周数と分周数の切替
時間との対応関係を変更する分周数切換制御手段とを具
備して構成するようにした。

【００３５】上記構成の周波数シンセサイザでは、スワ
ローカウンタにより計時された切替時間に応じた分周数
で、プリスケーラが発振信号を分周し、この分周結果
を、可変分周手段がユーザにより設定される分周数で分
周するもので、分周数切換制御手段によって、プリスケ
ーラにおける、分周数と分周数の切替時間との対応関係
を変更するようにしている。

【００３６】したがって、上記構成の周波数シンセサイ
ザによれば、プリスケーラにおける、分周数と分周数の
切替時間との対応関係を変更することができるので、こ
の変更によりプリスケーラ出力に起因して発生する高調
波の周波数を変更できる。このため、当該周波数シンセ
サイザをＩＣ化により、適用する無線機の受信系の回路
と一体化した場合でも、その汎用性を失うことなく、受
信系の回路の妨害を防止することができる。

【００３７】

【発明の実施の形態】以下、図面を参照して、この発明
の一実施形態について説明する。図１は、この発明の一
実施形態に係わる周波数シンセサイザの構成を示すもの
である。但し、図１において、従来の周波数シンセサイ
ザの構成を示す図４と同一部分には同一符号を付して示
し、ここでは異なる部分を中心に述べる。

【００３８】周波数シンセサイザは、基準信号発振器１
と、位相比較器（ＰＣ）２と、低域通過フィルタ３と、
電圧制御発振器（ＶＣＯ）４と、分周部１００とを備え
る。

【００３９】基準信号発振器１にて生成された所定周波
数の基準信号は、位相比較器２に入力される。位相比較
器２は、上記基準信号と、電圧制御発振器４にて生成し
たローカル信号を分周部１００にて分周した信号との位
相誤差を検出する。

【００４０】位相比較器２にて検出された位相誤差は、
低域通過フィルタ３を経て直流成分に平滑化された後、
電圧制御発振器４にフィードハックされ、電圧制御発振
器４は、上記平滑化された信号の電圧に応じた周波数の
ローカル信号を生成する。

【００４１】このようなループ制御により、電圧制御発
振器４にて生成されるローカル信号の周波数は、上記基
準信号の周波数を、分周部１００の分周数倍にした値に
ロックされる。

【００４２】また、分周部１００は、プリスケーラ５
と、可変分周器６，７０と、ＡＮＤゲート８と、インバ
ータ９と、極性切替器２７とを備える。

【００４３】プリスケーラ５は、後述の極性切替器２７
の出力（以下、切替信号と称する）に応じた分周数で、
電圧制御発振器４にて生成されるローカル信号を分周す
るもので、分周中は「Ｌ」レベル信号を出力し、分周が
完了すると「Ｈ」レベル信号を出力する。

【００４４】そして、プリスケーラ５は、上記切替信号
が「Ｈ」レベル信号の場合には、Ｋ分周し、一方、
「Ｌ」レベル信号の場合には、Ｋ＋１分周する。この分
周結果は、可変分周器６と、ＡＮＤゲート８の一方の入
力端子に出力される。

【００４５】可変分周器６は、プリスケーラ５の分周結
果を、Ｎ分周するもので、分周中は「Ｌ」レベル信号を
出力し、分周が完了すると「Ｈ」レベル信号を出力す
る。この分周結果は、位相比較器２に出力されるととも
に、自己および可変分周器７０のプリセット信号とし
て、それぞれプリセット端子（ＰＥ）に出力される。

【００４６】ＡＮＤゲート８は、上述したように一方の
入力端子にプリスケーラ５の分周結果が入力され、他方
の入力端子には、可変分周器７０の出力がインバータ９
を通じて反転入力される。そして、これらの論理和をと
り、その結果を可変分周器７０に入力する。

【００４７】可変分周器７０は、ＡＮＤゲート８の出力
を、Ａ分周するもので、分周中は「Ｌ」レベル信号を出
力し、分周が完了すると「Ｈ」レベル信号を出力する。
この分周結果は、上述したように、インバータ９を通じ
てＡＮＤゲート８に反転入力されるとともに、極性切替
器２７に入力される。

【００４８】極性切替器２７は、ＥＸ−ＯＲゲートであ
り、可変分周器７０の分周結果と、切替制御信号とがそ
れぞれ入力され、この両者の排他的論理和を取り、この
結果を切替信号としてプリスケーラ５に入力する。上記
切換制御信号は、当該シンセサイザの運用前に予め、
「Ｈ」レベル信号か「Ｌ」レベル信号に設定される。

【００４９】このため、極性切替器２７は、切換制御信
号が「Ｌ」レベル信号の場合には、単なるバッファとし
て動作して、可変分周器７０の分周結果をそのまま上記
切替信号としてプリスケーラ５に出力する。一方、切換
制御信号が「Ｈ」レベル信号の場合には、インバータと
して動作し、可変分周器７０の分周結果を反転して、上
記切替信号としてプリスケーラ５に出力する。

【００５０】なお、切換制御信号が「Ｌ」レベル信号
で、切替信号の極性反転が行なわれない場合には、図４
に示した従来の構成と同様に、分周部１００全体では、
分周数がＮ×Ｋ＋Ａとなる。

【００５１】一方、切換制御信号が「Ｈ」レベル信号
で、切替信号の極性反転が行なわれる場合には、はじめ
に可変分周器７０が動作している間に分周部１００全体
では、Ｋ×Ａ分周が行われ、そして可変分周器６が動作
を完了するまでに更に分周部１０全体で（Ｋ＋１）×
（Ｎ−Ａ）分周が行われる。

【００５２】従って、分周部１００の平均の分周数は、
Ｋ×Ａ＋（Ｋ＋１）×（Ｎ−Ａ）＝Ｎ（Ｋ＋１）−Ａと
なり、プリスケーラ５を用いているにもかかわらず、Ｎ
とＡを１ずつ増減することで、分周部１０全体の分周数
を１ずつ可変することができる。なお、Ｎ＞Ａであるこ
とは、いうまでもない。

【００５３】しかし、この場合、分周部１０全体の分周
数を任意に設定するためには、Ａの値を最大Ｋまで設定
する必要が生じる。このため、従来の制御データでは、
不足が生じる。従って、例えば、Ｋの値を「２ⁿ」（ｎ
は自然数）とした場合、ＮとＡの値をそれぞれ２進数で
表すと、図３（ｂ）に示すように、Ａの値を最大Ｋまで
設定できるように、従来の可変分周器７と比べ、可変分
周器７０において１ビット追加することが好ましい。

【００５４】次に、上記構成の周波数シンセサイザの動
作を以下に説明する。なお、以下の例では、適用対象を
携帯電話機と想定し、電圧制御発振器４の発信周波数を
１GHz、位相比較器２における位相比較周波数を２５kHz
とし、プリスケーラ５の分周パラメータＫを３２（＝２
⁵）とした場合について説明する。

【００５５】まず、切換制御信号として「Ｌ」レベルの
信号が極性切替器２７に入力され、極性切替器２７にて
切替信号の極性反転を行わない場合には、Ａ＜＜Ｎよ
り、プリスケーラ５の出力は、１GHz／３２＝３１．２
５MHzの信号に、２５kHz周期のＦＳＫをかけたものとな
る。この時のスペクトラムは、図２に示すように、３
１．２５MHzに大きなレベルの信号が現れ、その両側に
は２５kHzおきに側帯波が発生したようになる。

【００５６】一方、切換制御信号として「Ｈ」レベルの
信号が極性切替器２７に入力され、極性切替器２７にて
切替信号の極性反転を行う場合には、Ａ＜＜Ｎより、プ
リスケーラ５の出力は、１GHz／３３＝３０．３MHzの信
号に、２５kHz周期のＦＳＫをかけたものとなる。この
時のスペクトラムは、図２に示すように、３０．３MHz
に大きなレベルの信号が現れ、その両側には２５kHzお
きに側帯波が発生したようになる。

【００５７】以上のようにして、電圧制御発振器４出力
を、プリスケーラ５にて３２分周、あるいは３３分周し
て得られる分周結果を得ると、この分周結果の側波帯の
うち、高調波（特に第４高調波）が、当該周波数シンセ
サイザを図５に示すような無線部に適用した場合に、か
なり高い確率で第１中間周波信号の周波数に落ち込むこ
とになる。

【００５８】しかしながら、発生するスプリアス周波数
は計算で求めることができることより、図１に示した構
成の周波数シンセサイザにおいては、可変分周器６，７
０に分周数を設定すると同時に、切換制御信号を通じて
プリスケーラ５の分周数を適切な値に設定することで、
高調波が上記第１中間周波信号の周波数に落ち込むこと
を防止できる。

【００５９】また、上述の実施例の数値は、携帯電話機
への適用を想定したものであるが、用いる周波数に応じ
て切換制御信号を通じてプリスケーラ５の分周数を適切
な値に設定することができるので、どのような移動通信
システムに対しても、プリスケーラ５出力の高調波が第
１中間周波信号の周波数に落ち込むことのないように設
定できる。このため、ＩＣ化により、用いられる無線機
の受信系の回路と一体化した場合でも、その汎用性は高
い。

【００６０】尚、この発明は上記実施の形態に限定され
るものではない。例えば、上記実施の形態では、ＥＸ−
ＯＲゲートからなる極性切替器２７により、プリスケー
ラ５の分周数を切り換える切替信号の極性の反転制御を
行っているが、これの限ったものではなく、種々の極性
反転回路が考えられる。

【００６１】また、切換制御信号は、比較的高速で切り
替わっている信号なので、１ゲートであるが反転回路を
挿入するのが適当でない場合がある。このような場合に
は、可変分周器７０に分周数を大きく設定できるように
して、結果的に極性を反転したときと同じ波形を作り出
せば、反転回路を用いなくても同様の効果を得ることが
できる。なお、この場合、Ａ＞＞（Ｎ−Ａ）の関係が成
り立つように設定すれば、同様の効果を得られる。その
他、この発明の要旨を逸脱しない範囲で種々の変形を施
しても同様に実施可能であることはいうまでもない。

【００６２】

【発明の効果】以上述べたように、この発明では、スワ
ローカウンタにより計時された切替時間に応じた分周数
で、プリスケーラが発振信号を分周し、この分周結果
を、可変分周手段がユーザにより設定される分周数で分
周する周波数シンセサイザであっって、分周数切換制御
手段によって、プリスケーラにおける、分周数と分周数
の切替時間との対応関係を変更するようにしている。

【００６３】したがって、この発明によれば、プリスケ
ーラにおける、分周数と分周数の切替時間との対応関係
の変更によりプリスケーラ出力に起因して発生する高調
波の周波数を変更でき、これにより当該周波数シンセサ
イザをＩＣ化により、適用する無線機の受信系の回路と
一体化した場合でも、その汎用性を失うことなく、受信
系の回路を妨害を防止することが可能な周波数シンセサ
イザを提供できる。

【図面の簡単な説明】

【図１】この発明に係わる周波数シンセサイザの一実施
の形態の構成を示す回路ブロック図。

【図２】図１に示したプリスケーラの分周数を切換制御
した場合の分周出力による妨害波レベルを説明するため
の図。

【図３】従来と本願発明における分周部全体の分周数を
バイナリ表現した場合の必要ビット数を比較するための
図。

【図４】従来の周波数シンセサイザの構成を示す回路ブ
ロック図。

【図５】周波数シンセサイザの適用対象となる無線部の
構成を示す回路ブロック図。

【符号の説明】

１…基準信号発振器２…位相比較器（ＰＣ）３…低域通過フィルタ４…電圧制御発振器（ＶＣＯ）５…プリスケーラ６…可変分周器（１／Ｎ）７０…可変分周器（１／Ａ）８…ＡＮＤゲート９…インバータ１００…分周部

Claims

【特許請求の範囲】

【請求項１】制御電圧に応じた周波数の発振信号を生
成する電圧制御発振手段と、前記発振信号を分周して分
周信号を生成する分周手段と、基準信号を生成する基準
信号発振手段と、前記基準信号と前記分周信号との位相
誤差を求める位相比較手段と、この位相比較手段の比較
結果を平滑して前記制御電圧を生成するフィルタ手段と
を備える周波数シンセサイザにおいて、前記分周手段は、分周数の切替時間を計時するスワローカウンタと、このスワローカウンタにて計時された切替時間に応じた
分周数で、前記発振信号を分周するプリスケーラと、前記プリスケーラの分周結果を、ユーザにより設定され
る分周数で分周する可変分周手段と、前記プリスケーラにおける、分周数と分周数の切替時間
との対応関係を変更する分周数切換制御手段とを具備す
ることを特徴とする周波数シンセサイザ。
【請求項２】前記スワローカウンタは、分周数の切替
時間の経過を信号のレベルで示し、前記プリスケーラは、前記スワローカウンタにて示され
る信号レベルに応じた分周数で、前記発振信号を分周
し、前記分周数切換制御手段は、前記プリスケーラにおけ
る、分周数と前記スワローカウンタにて示される信号レ
ベルとの対応関係を変更することを特徴とする請求項１
に記載の周波数シンセサイザ。
【請求項３】前記分周数切換制御手段における対応関
係の変更は、制御信号を通じて行うことを特徴とする請
求項１または請求項２に記載の周波数シンセサイザ。
【請求項４】前記プリスケーラは、前記スワローカウ
ンタにて計時された切替時間に応じて、２ⁿと２ⁿ⁺¹のう
ち、いずれかを選択的に分周数とし、前記スワローカウンタは、ｎ段（ｎは自然数）より大き
い段数のレジスタを用いて、前記プリスケーラの分周数
の切替時間を計時することを特徴とする請求項１乃至請
求項３のいずれかに記載の周波数シンセサイザ。