JP2006074756A - 周波数合成器及びその動作方法 - Google Patents
周波数合成器及びその動作方法 Download PDFInfo
- Publication number
- JP2006074756A JP2006074756A JP2005235432A JP2005235432A JP2006074756A JP 2006074756 A JP2006074756 A JP 2006074756A JP 2005235432 A JP2005235432 A JP 2005235432A JP 2005235432 A JP2005235432 A JP 2005235432A JP 2006074756 A JP2006074756 A JP 2006074756A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- fractional
- phase locked
- locked loop
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
- H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
- H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
- H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transceivers (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
【解決手段】 CDMA技術等を利用した無線移動通信で、送信チャンネル周波数と受信チャンネル周波数とは一定の間隔を維持する。これを利用して、基準周波数を出力するカウンタの値を調節して、周波数合成器を構成する送信用と受信用の分数分周位相固定ループの小数分周比を同一に維持させると、シグマデルタ変調器と基準周波数を決定するカウンタの数を一つに減少させることができる。従って、周波数合成器のチップ面積を大幅に減少させ、消耗電流量も減少させることができる。
【選択図】 図3
Description
一方、frefは
そして、
そして、
312 Rカウンタ
313、333 位相検出器/チャージポンプ
314、334 ループフィルタ
315、335 電圧制御発振器
316、336 N’カウンタ
317、337 N’デコーダ
320 シグマデルタ変調器
Claims (27)
- 基準周波数クロックに基づいて、第1周波数クロックを生成する第1分数分周位相固定ループと、
前記基準周波数クロックに基づいて、第2周波数クロックを生成する第2分数分周位相固定ループと、を含み、
前記第1及び第2分数分周位相固定ループは、一つのシグマデルタ変調器を共有することを特徴とする周波数合成器。 - 基準発振周波数クロックを生成する基準発振器と、
前記基準発振周波数クロックに基づいて、基準周波数クロックを出力するRカウンタと、を更に含むことを特徴とする請求項1記載の周波数合成器。 - 前記第1分数分周位相固定ループは受信チャンネル用で、前記第2分数分周位相固定ループは送信チャンネル用であることを特徴とする請求項1記載の周波数合成器。
- 前記周波数合成器は、前記基準周波数クロックを反転させるインバータを更に具備し、
前記基準周波数クロックを前記第1及び第2分数分周位相固定ループのうちの一つに入力し、
前記インバータが出力する反転されたクロックを残り一つの位相固定ループに入力することを特徴とする請求項1記載の周波数合成器。 - 前記周波数合成器は、CDMA方式のUS−PCSトランシーバに適用され、
前記Rカウンタの値は6、前記基準発振器の基準発振周波数は約19.2MHzで動作することを特徴とする請求項7記載の周波数合成器。 - 前記周波数合成器は、CDMA方式のセルラートランシーバに適用され、
前記Rカウンタの値は16、前記基準発振器の基準発振周波数は約19.2MHzで動作することを特徴とする請求項7記載の周波数合成器。 - 基準発振周波数クロックに基づいて、基準周波数クロックを出力するRカウンタと、
前記基準周波数クロックに基づいて、第1周波数クロックを生成する第1分数分周位相固定ループと、
前記基準周波数クロックに基づいて、第2周波数クロックを生成する第2分数分周位相固定ループと、を含み、
前記第1及び第2分数分周位相固定ループは、一つのシグマデルタ変調器を共有することを特徴とする周波数合成器を具備した移動通信端末機。 - 前記周波数合成器は、前記Rカウンタが出力する前記基準クロックを反転させるインバータを更に具備し、
前記Rカウンタが出力する前記基準クロックを前記第1分数分周位相固定ループ又は前記第2分数分周位相固定ループのうちの一つに入力し、
前記インバータが出力する反転された基準クロックを残り一つの位相固定ループに入力することを特徴とする請求項10記載の周波数合成器を具備した移動通信端末機。 - 前記周波数合成器に含まれた前記第1分数分周位相固定ループの出力周波数は下記数式1で表わされ、前記周波数合成器に含まれた前記第2分数分周位相固定ループの出力周波数は下記数式2で表わされ、前記第1分数分周位相固定ループの分数分周比と前記第2分数分周位相固定ループの小数分周比とは、実質的に同一値を有することを特徴とする請求項10記載の周波数合成器を具備した移動通信端末機。
- 前記移動通信端末機は、CDMA技術を利用したPCS端末機であることを特徴とする請求項10記載の周波数合成器を具備した移動通信端末機。
- 前記移動通信端末機が具備した前記周波数合成器の前記Rカウンタのカウント値は6で、前記基準発振周波数は約19.2MHzであることを特徴とする請求項10記載の周波数合成器を具備した移動通信端末機。
- 前記移動通信端末機は、CDMA技術を利用したセルラ端末機であることを特徴とする請求項10記載の周波数合成器を具備した移動通信端末機。
- 前記移動通信端末機が具備した前記周波数合成器の前記Rカウンタのカウント値は16で、前記基準発振周波数は約19.2MHzであることを特徴とする請求項17記載の周波数合成器を具備した移動通信端末機。
- 基準周波数クロック、第1小数分周比及び第1整数分周比に基づいて、第1周波数を発生する段階と、
基準周波数クロック、第2小数分周比及び第2整数分周比に基づいて、第2周波数を発生する段階と、を含み、
前記第1及び第2小数分周比値は実質的に同一であることを特徴とする周波数合成方法。 - 前記基準発振周波数は約19.2MHzで、前記Rカウント値は6であることを特徴とする請求項21記載の周波数合成方法。
- 前記基準発振周波数は約19.2MHzで、前記Rカウント値は16であることを特徴とする請求項21記載の周波数合成方法。
- 発振器と、
第1整数分周比データ及び前記発振器の出力クロックに基づいて、基準周波数クロックを生成するカウンタと、
分数分周比データに応答して、加算/減算信号を生成するシグマデルタ変調器と、
前記基準周波数クロック、第2整数分周比データ、及び前記加算/減算信号に応答して、第1周波数クロックを生成する第1分数分周位相固定ループと、
前記基準周波数クロック、第3整数分周比データ、及び前記加算/減算信号に応答して、前記第1周波数クロックに対して一定の周波数間隔を有する第2周波数クロックを生成する第2分数分周位相固定ループと、を含むことを特徴とする分数分周周波数合成器。 - 前記分数分周比データは、前記第1整数分周比データに基づいて決定されることを特徴とする請求項24記載の分数分周周波数合成器。
- 前記分数分周周波数合成器は、前記基準周波数クロックを反転させるインバータを更に具備し、
前記基準周波数クロック及び前記インバータによって反転されたクロックが、前記第1及び第2分数分周位相固定ループにデジタルノイズを減少させるために、相補的に提供されることを特徴とする請求項24記載の分数分周周波数合成器。 - 前記第1分数分周位相固定ループは、
前記基準周波数クロック及び内部クロックに応答して、位相検出信号を発生する位相検出器/チャージポンプと、
前記位相検出信号に応答して、制御電圧信号を出力するループフィルタと、
前記制御電圧信号に応答して、前記第1周波数クロックを生成する電圧制御発振器と、
前記第2整数分周比データ及び前記加算/減算信号に応答して、整数分周比を生成するデコーダと、
前記第1周波数クロック及び前記デコーダの前記整数分周比に応答して、前記内部クロックを生成するカウンタと、を含み、
前記シグマデルタ変調器は、前記内部クロックによって同期されることを特徴とする請求項24記載の分数分周周波数合成器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2004-068789 | 2004-08-30 | ||
KR1020040068789A KR100666479B1 (ko) | 2004-08-30 | 2004-08-30 | 시그마 델타 변조기를 공유하는 수신 및 송신 채널 분수분주 위상 고정 루프를 포함한 주파수 합성기 및 그 동작방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006074756A true JP2006074756A (ja) | 2006-03-16 |
JP4809017B2 JP4809017B2 (ja) | 2011-11-02 |
Family
ID=36154810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005235432A Active JP4809017B2 (ja) | 2004-08-30 | 2005-08-15 | 周波数合成器及びその動作方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7424280B2 (ja) |
JP (1) | JP4809017B2 (ja) |
KR (1) | KR100666479B1 (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229921A (ja) * | 2005-02-14 | 2006-08-31 | Samsung Electronics Co Ltd | シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 |
JP2009502068A (ja) * | 2005-07-21 | 2009-01-22 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 送受信機の周波数合成の方法および装置 |
JP2011514079A (ja) * | 2008-02-29 | 2011-04-28 | クゥアルコム・インコーポレイテッド | 分数分周方式位相同期ループのための動的基準周波数 |
JP2015142265A (ja) * | 2014-01-29 | 2015-08-03 | セイコーエプソン株式会社 | 発振回路、発振器、フラクショナルn−pll回路、電子機器、移動体及びフラクショナルn−pll回路のリファレンス周波数の決定方法 |
JP2020088706A (ja) * | 2018-11-29 | 2020-06-04 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7653359B2 (en) * | 2006-01-20 | 2010-01-26 | Broadcom Corporation | Techniques to decrease fractional spurs for wireless transceivers |
TW200832925A (en) * | 2007-01-26 | 2008-08-01 | Sunplus Technology Co Ltd | Phase locked loop with phase rotation for spreading spectrum |
CN101312355B (zh) * | 2007-05-23 | 2012-05-09 | 京信通信系统(中国)有限公司 | Dcs/wcdma双频合路器及通用双频合路器 |
FI20075478A0 (fi) * | 2007-06-21 | 2007-06-21 | Nokia Corp | Vaihelukitun silmukan hallinta |
KR101149869B1 (ko) | 2007-08-10 | 2012-05-25 | 삼성전자주식회사 | 이동통신 단말기에서 멀티 주파수를 지원하기 위한 동기획득 방법 및 장치 |
KR101419892B1 (ko) * | 2007-12-07 | 2014-07-16 | 삼성전자주식회사 | 수신기 및 이를 포함하는 통신 시스템 |
GB0805812D0 (en) * | 2008-03-31 | 2008-04-30 | Cambridge Silicon Radio Ltd | Phase locked loop modulation |
KR101002244B1 (ko) | 2010-05-11 | 2010-12-20 | 인하대학교 산학협력단 | 듀얼 델타-시그마 모듈레이터를 이용한 허쉬-키스 변조 파형의 대역 확산 클록 발생기 |
WO2014101103A1 (zh) * | 2012-12-28 | 2014-07-03 | 香港中国模拟技术有限公司 | 时钟产生器以及包括其的开关电容电路 |
JP5598561B2 (ja) * | 2013-02-27 | 2014-10-01 | 住友電気工業株式会社 | Δς変調器及び通信装置 |
US20150092636A1 (en) * | 2013-09-30 | 2015-04-02 | Broadcom Corporation | Single local oscillator architecture |
TWI552531B (zh) | 2015-12-24 | 2016-10-01 | 財團法人工業技術研究院 | 頻率合成器及頻率合成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62209924A (ja) * | 1986-03-10 | 1987-09-16 | Japan Radio Co Ltd | 周波数シンセサイザ |
JP2000357966A (ja) * | 1999-06-14 | 2000-12-26 | Toshiba Corp | 周波数シンセサイザ |
JP2004080404A (ja) * | 2002-08-19 | 2004-03-11 | Fujitsu Ltd | 半導体装置 |
WO2004062107A1 (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Limited | Pll回路のσδ変調器 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5495206A (en) | 1993-10-29 | 1996-02-27 | Motorola, Inc. | Fractional N frequency synthesis with residual error correction and method thereof |
US5834987A (en) * | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
US6094569A (en) * | 1997-08-12 | 2000-07-25 | U.S. Philips Corporation | Multichannel radio device, a radio communication system, and a fractional division frequency synthesizer |
US6047029A (en) * | 1997-09-16 | 2000-04-04 | Telefonaktiebolaget Lm Ericsson | Post-filtered delta sigma for controlling a phase locked loop modulator |
KR100266746B1 (ko) | 1998-03-16 | 2000-09-15 | 윤종용 | 낮은 위상 노이즈를 갖는 무선 통신용 씨모오스 프랙셔날 -앤주파수 합성기 |
JP3369480B2 (ja) * | 1998-07-31 | 2003-01-20 | 松下電器産業株式会社 | 無線回路装置 |
GB9918732D0 (en) * | 1999-08-10 | 1999-10-13 | Koninkl Philips Electronics Nv | Fractional - N frequency synthesiser |
JP2001298363A (ja) * | 2000-04-17 | 2001-10-26 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置とそれを用いた移動無線機 |
US6542044B1 (en) * | 2000-09-11 | 2003-04-01 | Rockwell Collins, Inc. | Integrated frequency source |
US6754508B1 (en) * | 2001-01-25 | 2004-06-22 | National Semiconductor Corporation | Multiple-band wireless transceiver with quadrature conversion transmitter and receiver circuits |
JP4493887B2 (ja) | 2001-08-03 | 2010-06-30 | セイコーNpc株式会社 | フラクショナルn周波数シンセサイザ及びその動作方法 |
US7292832B2 (en) * | 2001-09-17 | 2007-11-06 | Analog Device, Inc. | Timing and frequency control method and circuit for digital wireless telephone system terminals |
US6856791B2 (en) * | 2002-03-14 | 2005-02-15 | Ericsson Inc. | Direct automatic frequency control method and apparatus |
GB0220616D0 (en) * | 2002-09-05 | 2002-10-16 | Koninkl Philips Electronics Nv | Improvements relating to phase-lock loops |
US20050266805A1 (en) * | 2004-05-28 | 2005-12-01 | Jensen Henrik T | Digital delta sigma modulator and applications thereof |
-
2004
- 2004-08-30 KR KR1020040068789A patent/KR100666479B1/ko active IP Right Grant
-
2005
- 2005-08-15 JP JP2005235432A patent/JP4809017B2/ja active Active
- 2005-08-17 US US11/206,014 patent/US7424280B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62209924A (ja) * | 1986-03-10 | 1987-09-16 | Japan Radio Co Ltd | 周波数シンセサイザ |
JP2000357966A (ja) * | 1999-06-14 | 2000-12-26 | Toshiba Corp | 周波数シンセサイザ |
JP2004080404A (ja) * | 2002-08-19 | 2004-03-11 | Fujitsu Ltd | 半導体装置 |
WO2004062107A1 (ja) * | 2002-12-26 | 2004-07-22 | Fujitsu Limited | Pll回路のσδ変調器 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006229921A (ja) * | 2005-02-14 | 2006-08-31 | Samsung Electronics Co Ltd | シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 |
JP4623509B2 (ja) * | 2005-02-14 | 2011-02-02 | 三星電子株式会社 | シグマデルタ変調装置、これを用いる周波数合成器、及び分数分周周波数合成方法 |
JP2009502068A (ja) * | 2005-07-21 | 2009-01-22 | テレフオンアクチーボラゲット エル エム エリクソン(パブル) | 送受信機の周波数合成の方法および装置 |
JP2011514079A (ja) * | 2008-02-29 | 2011-04-28 | クゥアルコム・インコーポレイテッド | 分数分周方式位相同期ループのための動的基準周波数 |
JP2015111840A (ja) * | 2008-02-29 | 2015-06-18 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 分数分周方式位相同期ループのための動的基準周波数 |
US9287886B2 (en) | 2008-02-29 | 2016-03-15 | Qualcomm Incorporated | Dynamic reference frequency for fractional-N Phase-Locked Loop |
JP2015142265A (ja) * | 2014-01-29 | 2015-08-03 | セイコーエプソン株式会社 | 発振回路、発振器、フラクショナルn−pll回路、電子機器、移動体及びフラクショナルn−pll回路のリファレンス周波数の決定方法 |
JP2020088706A (ja) * | 2018-11-29 | 2020-06-04 | セイコーエプソン株式会社 | 発振器、電子機器及び移動体 |
Also Published As
Publication number | Publication date |
---|---|
KR100666479B1 (ko) | 2007-01-09 |
US20060046663A1 (en) | 2006-03-02 |
JP4809017B2 (ja) | 2011-11-02 |
US7424280B2 (en) | 2008-09-09 |
KR20060020058A (ko) | 2006-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4809017B2 (ja) | 周波数合成器及びその動作方法 | |
JP5869043B2 (ja) | 複数の同調ループを有する周波数シンセサイザ | |
US7602254B2 (en) | System and method for generating signals with a preselected frequency relationship in two steps | |
US6414555B2 (en) | Frequency synthesizer | |
US7075384B2 (en) | Delta-sigma modulated fractional-N PLL frequency synthesizer and wireless communication apparatus | |
JP2526847B2 (ja) | ディジタル方式無線電話機 | |
EP1601107A2 (en) | Digital delta sigma modulator and applications thereof | |
US7521974B2 (en) | Translational phase locked loop using a quantized interpolated edge timed synthesizer | |
US8736326B1 (en) | Frequency synthesizer and frequency synthesis method thereof | |
US10312923B2 (en) | Electronic circuit, phase-locked loop, transceiver circuit, radio station and method of frequency dividing | |
JP2007088657A (ja) | Fmトランスミッタ | |
JP2007096694A (ja) | Fmトランスミッタ | |
TWI678888B (zh) | 頻率合成器及其頻率合成方法 | |
TW200805962A (en) | Radio frequency transceiver and transmission method | |
US20080181347A1 (en) | Receiving apparatus | |
KR100997491B1 (ko) | 오프셋 위상동기루프를 사용하는 통신 송신기 | |
KR100546388B1 (ko) | 무선 통신 시스템의 다중-대역 송수신기 | |
JP2003520484A (ja) | 周波数シンセサイザの局部発振器用ディジタル・ディバイダ | |
WO2012093424A1 (ja) | デルタシグマ変調型分数分周pll周波数シンセサイザおよびそれを備えた無線通信装置 | |
KR20010091693A (ko) | 국부발진기의 누설을 최소화하기 위한 직접변환 수신기 및그에 의한 신호 처리방법 | |
Ye et al. | A novel dual-loop multi-phase frequency synthesizer | |
JP2000353953A (ja) | デュアルpll周波数シンセサイザ回路 | |
WO2005029720A1 (en) | Multi-band transceiver | |
JPH09153800A (ja) | 周波数シンセサイザ | |
JPH11266171A (ja) | 周波数変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110419 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110726 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110818 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4809017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |