JPH09153800A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPH09153800A
JPH09153800A JP7332523A JP33252395A JPH09153800A JP H09153800 A JPH09153800 A JP H09153800A JP 7332523 A JP7332523 A JP 7332523A JP 33252395 A JP33252395 A JP 33252395A JP H09153800 A JPH09153800 A JP H09153800A
Authority
JP
Japan
Prior art keywords
frequency
reference signal
output
signal
frequency divider
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7332523A
Other languages
English (en)
Inventor
Atsuhiro Hirama
厚広 平間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP7332523A priority Critical patent/JPH09153800A/ja
Publication of JPH09153800A publication Critical patent/JPH09153800A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】無線機の局部発振器として実装された周波数シ
ンセサイザの出力信号が周辺回路からの電磁誘導などに
よって受ける位相ジッタなどの歪みを抑圧する。 【解決手段】基準信号発振器TCXO(5)の出力端
に、フィルタや同調回路により、基準信号のみを通過さ
せ不要周波数成分を減衰させる波形整形回路10を設け
て分周器7に入力する。分周器7のスレッショルドレベ
ル近傍の波形の純度が向上し、VCO3から出力される
局発信号の位相ジッタが抑圧される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、位相同期ループを
利用した周波数シンセサイザに関し、特に、無線機の局
部発振器として用いられ、その出力信号波形の純度が要
求される周波数シンセサイザに関するものである。
【0002】
【従来の技術】位相同期ループ(PLL)は、位相比較
器と電圧制御発振器を組み合わせて、周波数に関する積
分制御形の負帰還ループを用い、入力波と位相同期した
出力波を得る回路であり、高安定化発振器,周波数シン
セサイザ,FM復調器,データ通信用の変復調器および
同期回路などに応用されている。図4はPLLの回路ブ
ロック図であり、1は位相比較器(PC)、2はループ
フィルタ(LPF)、3は電圧制御発振器(VCO)で
ある。上述のように、VCO3の出力を位相比較器1に
帰還して入力波との位相差を求め、その差が0になるよ
うにVCO3の発振周波数を制御することにより、入力
波と位相同期した出力波が得られる。
【0003】上述のPLLの帰還ループに可変分周器を
挿入した周波数シンセサイザは、LSIなどの技術によ
り、低雑音で高純度の発振出力を有し低消費電力で動作
する局部発振器として自動車電話用移動機などに応用さ
れている。
【0004】図5は従来の周波数シンセサイザの回路構
成例図である。図において、1,2,3は図4と同じく
位相比較器,ループフィルタ,電圧制御発振器である。
4は可変分周器、5は基準信号発振器であり、例えば、
TCXO(温度補償水晶発振器)である。6は結合コン
デンサ、7は分周器であり、通常は分周比が固定されて
いる。この周波数シンセサイザのVCO3の出力は、無
線機の受信第1ミキサと送信ミキサに局部発振信号とし
て与えられる。
【0005】基準信号発振器5の出力は、分周器7を経
て、位相比較器1に入力される。電圧制御発振器3の出
力は、制御信号によって指定された分周比の可変分周器
4を経て位相比較器1に入力される。位相比較器1から
出力されるパルス信号のパルス幅は、分周器7および可
変分周器4から入力される位相差に応じて変化する。ル
ープフィルタ2は低域通過フィルタであり、位相比較器
1の出力を平滑し直流電圧として電圧制御発振器3に与
えてその出力周波数を制御する。
【0006】ここで位相同期ループは、基準信号発振器
5の出力を基準とし、位相比較器1の出力パルス幅が最
小になるように、すなわち位相比較器1に入力される2
つの入力の位相差が最小になるように電圧制御発振器3
の出力周波数を調整する帰還動作が行われる。一般的な
周波数シンセサイザでは、基準信号発振器5と分周器7
との接続は、直列にコンデンサ6を挿入しているのみが
殆どである。
【0007】
【発明が解決しようとする課題】しかしながら、上記従
来の周波数シンセサイザを無線機に実装した状態では、
周辺回路からの電磁誘導などによる干渉や雑音によって
基準信号に所要周波数成分以外の歪みが生じるという問
題がある。あるいは基準信号そのものが持つ高調波成分
の歪みがある。図6は周辺回路が基準信号に及ぼす干渉
の例を干渉のない場合と比較して示した波形例図であ
る。(A)は干渉のない場合の基準信号波形を示し、
(B)は干渉信号のある場合の基準信号の乱れを示す。
前述したように、位相同期ループは基準信号を基準とし
て電圧制御発信器6の出力周波数が一義的に決定される
ため、基準信号に所要周波数成分以外の歪みが生じ、分
周器7(サイン波→O/電源電圧のロジカル信号へ変換
する回路)のスレッショルドレベル近傍に歪みが発生し
た場合、VCO3の高周波出力信号に位相ジッタが生じ
てしまうという欠点がある。
【0008】本発明は、上記従来回路において生じる基
準信号の所要周波数成分以外の歪みの発生を除去するこ
とによって、周波数シンセサイザの高周波出力信号の位
相ジッタを減少させ、伝送情報が搬送波の位相や周波数
に乗せられる位相変調方式や周波数変調方式を用いた無
線機において、良質な伝送特性と受信特性を得るための
局部発振器としての周波数シンセサイザを提供すること
が目的である。
【0009】
【課題を解決するための手段】本発明の周波数シンセサ
イザは、基準信号発振器と、該基準信号発振器から出力
される基準信号を分周する分周器と、該分周器の出力を
一方の入力とし他方の入力と位相比較しその位相差を出
力する位相比較器と、該位相比較器の出力がループフィ
ルタを介して制御電圧として与えられ所望の周波数の信
号を出力する電圧制御発振器と、該電圧制御発振器の出
力を制御信号によって指定された分周比で分周して前記
位相比較器の前記他方の入力とする可変分周器とが備え
られた周波数シンセサイザにおいて、前記基準信号発振
器と前記分周器との間に、前記基準信号に重畳された不
要周波数信号成分を減衰させて基準信号成分を通過させ
る波形整形回路を設けたことを特徴とするものである。
【0010】
【発明の実施の形態】図1は本発明の実施例を示す回路
ブロック図である。図5の従来例との相違点は、TCX
Oなどの基準信号発振器5と分周器7との間のコンデン
サ6を波形整形回路10に置き換えた点である。他の回
路は従来と同じである。この波形整形回路10は、基準
信号を通過させ不要周波数成分を減衰させる機能を有
し、例えば、各種フィルタまたは同調回路で実現するこ
とができる。
【0011】図2は本発明の要部の各種実施例を示す部
分ブロック図であり、波形整形回路10の具体例とし
て、(A)は帯域通過フィルタ(BPF)10−1、
(B)は低域通過フィルタ(LPF)10−2、(C)
は高域通過フィルタ(HPF)10−3、(D)は帯域
除去フィルタ(BEF)10−4、(E)はトラップフ
ィルタ10−5等のフィルタである。
【0012】図3は本発明の要部の他の実施例を示す部
分ブロック図であり、(A)は直列同調回路(10−
6)、(B)は並列同調回路(10−7)である。この
ような基準周波数の同調回路を挿入する。
【0013】これによって基準信号に含まれる不要周波
数成分を除去し、所要周波数成分のみを基準信号とする
ことによって分周器7のスレッショルドレベル近傍の波
形を整形し、分周器7の基準信号の歪みを減少させるこ
とによってVCO3から出力される高周波出力信号の位
相ジッタを減少させ、信号純度の向上を図ることができ
る。
【0014】これによって無線機における伝送特性と受
信特性の向上を図ることが可能となる。
【0015】
【発明の効果】以上詳細に説明したように、本発明を実
施することにより、基準信号に含まれる不要周波数成分
を除去し、所要周波数成分のみを含む基準信号とするこ
とによって、分周器のスレッショルドレベル近傍の波形
を整形し、分周器の出力の基準信号の歪みを減少させる
ことによって、高周波出力信号の位相ジッタを減少さ
せ、信号純度の向上を図ることができる。よって無線機
における伝送特性と受信特性の向上が図れるので実用上
の効果が大きい。
【図面の簡単な説明】
【図1】本発明の実施例を示すブロック図である。
【図2】本発明の実施例の要部の各種実施例を示す部分
ブロック図である。
【図3】本発明の実施例の要部の各種実施例を示す部分
ブロック図である。
【図4】位相同期ループのブロック図である。
【図5】従来の周波数シンセサイザのブロック図であ
る。
【図6】周辺回路が基準信号に及ぼす干渉の例を示す波
形図である。
【符号の説明】
1 位相比較器 2 ループフィルタ 3 VCO 4 可変分周器 5 TCXO 6 コンデンサ 7 分周器 10 波形整形回路 10−1〜10−5 フィルタ 10−6,10−7 同調回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基準信号発振器と、該基準信号発振器か
    ら出力される基準信号を分周する分周器と、該分周器の
    出力を一方の入力とし他方の入力と位相比較しその位相
    差を出力する位相比較器と、該位相比較器の出力がルー
    プフィルタを介して制御電圧として与えられ所望の周波
    数の信号を出力する電圧制御発振器と、該電圧制御発振
    器の出力を制御信号によって指定された分周比で分周し
    て前記位相比較器の前記他方の入力とする可変分周器と
    が備えられた周波数シンセサイザにおいて、 前記基準信号発振器と前記分周器との間に、前記基準信
    号に重畳された不要周波数信号成分を減衰させて基準信
    号成分を通過させる波形整形回路を設けたことを特徴と
    する周波数シンセサイザ。
  2. 【請求項2】 前記波形整形回路は、フィルタで構成さ
    れたことを特徴とする請求項1記載の周波数シンセサイ
    ザ。
  3. 【請求項3】 前記波形整形回路は、同調回路で構成さ
    れたことを特徴とする請求項1記載の周波数シンセサイ
    ザ。
JP7332523A 1995-11-29 1995-11-29 周波数シンセサイザ Pending JPH09153800A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7332523A JPH09153800A (ja) 1995-11-29 1995-11-29 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7332523A JPH09153800A (ja) 1995-11-29 1995-11-29 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPH09153800A true JPH09153800A (ja) 1997-06-10

Family

ID=18255882

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7332523A Pending JPH09153800A (ja) 1995-11-29 1995-11-29 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPH09153800A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177396A (ja) * 1999-11-13 2001-06-29 Koninkl Philips Electronics Nv クロック発生ユニットを含む電気通信装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001177396A (ja) * 1999-11-13 2001-06-29 Koninkl Philips Electronics Nv クロック発生ユニットを含む電気通信装置

Similar Documents

Publication Publication Date Title
CA2156269C (en) Frequency synthesizer
EP1048110B1 (en) A post-filtered sigma-delta for controlling a phase locked loop modulator
JP4809017B2 (ja) 周波数合成器及びその動作方法
JP2526847B2 (ja) ディジタル方式無線電話機
US8013681B2 (en) Wide spectrum radio transmit architecture
JP2806059B2 (ja) 位相同期ループシンセサイザ
CN1874142B (zh) 产生参考信号的电路装置
JP2003069426A (ja) 周波数シンセサイザー
JPH0946225A (ja) マイクロ波・ミリ波帯位相同期発振回路
US6137995A (en) Circuit and method of generating a phase locked loop signal having an offset reference
US8463205B2 (en) Transmitting apparatus operative at a plurality of different bands and associated method
JPH09153800A (ja) 周波数シンセサイザ
Aytur et al. Advantages of dual-loop frequency synthesizers for GSM applications
US6246297B1 (en) Phase and/or frequency modulated frequency synthesizer having two phase locked loops
EP1701443B1 (en) Voltage controlled oscillator with additional phase control
JP2000261318A (ja) シンセサイザ及び基準信号生成回路
JP2002246900A (ja) クロック信号回路及び該クロック信号回路を搭載した電子装置搭載機器
KR101757445B1 (ko) 주파수 합성 장치 및 이의 주파수 합성 방법
JP3248453B2 (ja) 発振装置
JP2004040562A (ja) 標準電波を用いた基準周波数発生方法及び装置
CN117081584A (zh) 本振源装置
KR100387068B1 (ko) 이동 통신 단말기의 위상 동기 루프
JP2650555B2 (ja) 同期型スペクトル拡散変調装置
JPH06326603A (ja) Pll周波数シンセサイザ回路
JPH10224218A (ja) 信号発生器