JP2001177396A - クロック発生ユニットを含む電気通信装置 - Google Patents

クロック発生ユニットを含む電気通信装置

Info

Publication number
JP2001177396A
JP2001177396A JP2000344963A JP2000344963A JP2001177396A JP 2001177396 A JP2001177396 A JP 2001177396A JP 2000344963 A JP2000344963 A JP 2000344963A JP 2000344963 A JP2000344963 A JP 2000344963A JP 2001177396 A JP2001177396 A JP 2001177396A
Authority
JP
Japan
Prior art keywords
clock
circuit
locked loop
generation unit
reference clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000344963A
Other languages
English (en)
Other versions
JP4780258B2 (ja
Inventor
Delphine Legrand
デルフィーヌ、ルグラン
Americo Brajal
アメリコ、ブラジャル
Antoine Chouly
アントワーヌ、シュリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JP2001177396A publication Critical patent/JP2001177396A/ja
Application granted granted Critical
Publication of JP4780258B2 publication Critical patent/JP4780258B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0685Clock or time synchronisation in a node; Intranode synchronisation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【課題】 クロック発生ユニット(2)を異なる移動無
線システムのために使用できるようにする。 【解決手段】基準クロック(fR)を動作クロックに変
換するための位相同期ループ(4)を有するクロック発
生ユニット(2)を設け、それに、異なる基準クロック
(fR)用に設計された回路部(16a、16b;20
a、20b)を含ませる一方、特定の基準クロック(f
R)が割り当てられた回路部(16a、20a)の各一
個が選択され得るようにする。故に、クロック発生ユニ
ット(2)は、異なる移動無線システムの異なる基準ク
ロックで以って動作され得る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、クロック発生ユニ
ットを含む電気通信装置に関し、特に基準クロック用の
入力を有する移動無線システムであって、且つこの基準
クロックを動作クロックに変換するための位相同期ルー
プを有する電気回路を含んでいる移動無線システム用の
電気通信装置に関する。本発明はまた、クロック発生ユ
ニット自体にも関する。
【0002】
【従来の技術】例えば、移動体における移動無線システ
ムのための通信装置には、通常クロック発生ユニットが
挿入され、そのクロック発生ユニットに供給される基準
クロックに基づいて多くの動作クロックが提供される。
上記移動体の異なる機能ユニットが、上記動作クロック
によって駆動される。この時、作動状態に応じて、異な
る機能ユニットには異なる動作クロックが供給される。
エネルギー節約のため、機能ユニットには、例えばスタ
ンバイモードで、低周波の動作クロックが供給され、他
方無線モードで、高周波の動作クロックが供給される。
【0003】クロック発生ユニット(CGU)の主要な
構成要素は、基準クロックに基づいて複数の動作クロッ
クを提供する、所謂位相同期ループ(PLL)である。
この時、個々の周波数の動作クロックは、基準クロック
の周波数に対し固定の駆動比を有する。プログラム可能
な位相同期ループの動作が、例えば、米国特許明細書第
5,349,544号に記載されている。移動無線シス
テムにおける動作クロックの発生に位相同期ループを使
用することは、例えば、国際公表第97/21278号
公報から公知である。
【0004】可能な限り最も急峻な立ち上がりおよび立
ち下がりエッジを有する、できるだけ均一なクロック信
号を発生させるために、クロック発生ユニットと位相同
期ループは、基準クロックに同調させられる。基準クロ
ックは、固定の基準クロック周波数を有する外部のクロ
ック発生器により供給される。米国特許明細書第5,3
49,544号公報および国際公表第97/21278
号公報から公知の位相同期ループには、固定の基準クロ
ックが供給される。
【0005】移動無線システムには、異なる基準クロッ
クに基づいた異なる標準が存在する。主要な標準無線シ
ステムは、例えば、GSM (Global Syst
emfor Mobile communicatio
n)システム、TDMA (Time−Divisio
n Multiple Access)システム、およ
び、CDMA (Code−Division Mul
tiple Access)システムである。これらの
システムは、多重システム、特に夫々のシステムで決定
され1つの時間フレーム内に複数の時間ウインドウが設
けられ、これらの時間ウインドウで異なるデータが転送
される時間多重システムであるという点で共通性を有し
ている。時間フレームは複数の基本単位からなり、基本
単位クロックは、移動無線システムの基準クロックから
誘導される。異なるシステムの基本単位クロックは、互
いに異なっている。GSMシステムには13MHzの基
準クロックが用いられ、TDMAシステムには19.4
4MHzの基準クロックが用いられ、CDMAシステム
には19.66MHzの基準クロックが用いられる。
【0006】
【発明が解決しようとする課題】基準クロックが異なる
ために、クロック発生ユニットは、各移動無線システム
に固有に構成されることになる。クロック発生ユニット
は、一般に、マイクロチップやIC上に一体化されるの
で、1つのシステムから他への転換は、チップレイアウ
トの高くつく変更をもってのみ可能であり、それ故、非
常にコスト高になる。
【0007】本発明の目的は、クロック発生ユニットを
含む電気通信装置および動作クロック発生方法であっ
て、様々な移動無線システムに組み入れることが可能な
ものを提供することである。
【0008】
【課題を解決するための手段】クロック発生ユニットに
関する目的を達成するために、本発明によるクロック発
生ユニットは、基準クロック用の入力を有しており、且
つこの基準クロックを動作クロックに変えるための位相
同期ループを有する電気回路備えている。上記回路は、
異なる基準クロック用の回路部を有しており、その回路
部のうち、特定の基準クロックに対応する1つが選択さ
れる。
【0009】本発明は、このように、様々な移動無線シ
ステムにおいて使用されるための電気通信装置またはク
ロック発生ユニットの構成を夫々提供する。これは、夫
々の移動無線システム用に構成された互いに交換選択可
能な回路部をクロック発生ユニットに内蔵させることで
達成される。クロック発生ユニットがどの移動無線シス
テムのために使用されるかに応じて、その移動無線シス
テムに対応する回路部が選択される。このようにして、
特定の、或いは、異なる複数の動作クロックが、夫々の
回路部によって選択される。
【0010】本発明は、通信装置(移動体)において使
用するための1つだけの回路部しか必要としないクロッ
ク発生ユニット内に異なる回路部を設ける方が、各移動
無線システムに専用のクロック発生ユニットを設けるよ
りも、コストの面で遥かに有利であるという考えに基づ
いている。異なる回路部を有するクロック発生ユニット
は、個々の移動無線システムにおける容量の変動、或い
は、要求の変化に対し特に有利であり、そのクロック発
生ユニットと一体化したマイクロチップは、他の移動無
線システムに、多大な出費を伴うこと無く挿入可能であ
る。
【0011】好ましい実施形態においては、各回路部
が、特に位相同期ループ内に一体化された分周器モジュ
ールを有する。この分周器モジュールの助けによって、
各回路部に供給された基準クロックが複数の動作クロッ
クに変えられる。分周器モジュールは、それによって発
生させられる動作クロックのうちの少なくとも数個が実
質的に同じであるように構成される。
【0012】これに関し、移動体内の個々の構成要素が
特定の動作クロックに夫々同調され、また、それ故、そ
の移動体が使用される移動無線システムと無関係に、こ
れらの構成要素がそれ用に構成されているこれらの動作
クロックを提供することが非常に効率的であることが想
定される。このことは、クロック発生ユニットのみを移
動無線システムに適合させれば、残りの構成要素は、本
質的に、変更無しに、なお使用できるという決定的な利
点を有している。
【0013】基準クロックが選択されると、同時に、こ
の基準クロックに対応する分周器モジュールが、この基
準クロック用に特別に構成された回路部の一部として選
択される。夫々の分周器モジュールは、本質的に、その
調整された分周比が異なっている。複数の分周器モジュ
ールを構成することによって、クロック発生ユニットの
出力の少なくとも数個に、選択された基準クロックとは
無関係に、いつも同じ動作クロックを供給することがで
きる。
【0014】別の実施形態において好ましくは、位相同
期ループが、基準クロックとは無関係に、固定された駆
動比を有し、適当な動作クロックが、選択素子によって
選択される。このような選択は、通常、レジスタビット
の組および結合されたゲート論理によって起こる。回路
部は、好ましくは、所望の動作クロックが発生されるよ
うに構成、特にプログラムされ得る。この目的のため
に、回路部には、例えば、夫々の構成情報が供給され
る。特にここでは、それによって、如何なる基準クロッ
クからでも、分数分周比を以って、如何なる動作クロッ
クをも発生させ得る分数分周器が設けられる。このよう
な分数分割器は、特に動作クロックを微調整するために
用いられる。
【0015】有利には、位相同期ループは、その入力側
に、基準クロックに同調される回路要素の異なる組を有
する。これらの回路要素は、選択的に活性化されること
ができ、特に位相同期ループのロック動作を決定する。
このことは、位相同期ループが、スイッチオン時、非常
に速く、且つ妨害無しに、ロックオンして、それが、非
常に短い期間後に既に信頼性良く動作するという点で有
利である。
【0016】1つの選択として、位相同期ループは、複
数の基準クロックを処理するのに適したスイッチ要素の
特別な組を有する。周波数19.44MHzおよび1
9.66MHzにおいて、このことは、そのスイッチ要
素の組が中間周波数に同調されることで好ましく達成さ
れる。これは、複数の組を設けなければならない必要性
を排除する。
【0017】好ましくは、少なくとも1つの実質的に均
一な動作クロックを提供するための、特に5つの実質的
に同じ動作クロックを提供するための回路部は、クロッ
ク発生ユニットの下流に接続された回路要素が、様々な
動作モードで、即ち、様々な動作クロックで以って駆動
され得るように構成される。
【0018】どの動作クロックを使用するかの選択が、
好ましくは、例えば、プロセッサによって駆動される選
択レジスタによってなされる。その選択レジスタには、
移動体の様々な動作モードのための5つの異なった構成
要素に適した動作クロックが記憶される。これは、特に
エネルギー消費を減らすために行われる。
【0019】特に好ましい実施形態においては、基本単
位クロックが、特にソフトウェア機能によって提供され
た動作クロックから選択され得る。これは、その基本単
位クロックを確定できるという点で有利である。このこ
とは、適当なクロックを、その基本単位クロックとして
選択できる可能性を開く。
【0020】好ましくは、特別な回路部の選択が、位相
同期ループが動作状態に入る前になされ、従って、基準
クロックに同調された回路部は、スイッチオン時に既に
活性化されており、その結果、位相同期ループが素早く
且つ信頼性良く動作する。
【0021】通常の実施形態においては、特別の基準ク
ロックに対応する回路部が、クロック発生ユニットが一
体化された(IC素子)マイクロチップのレイアウトに
よって既に選択されている。この構成は、そのマイクロ
チップが製造された時に、先ず、異なる回路部が設けら
れ、選択が、工程の遅い段階でなされるという考えに基
づいている。その選択のためには、一般に、そのマイク
ロチップに含まれる半導体モジュールが個々にスイッチ
されることで充分である。このことは、製造工程の遅い
段階で、例えば、特定のマスクを選択することによっ
て、異なる移動無線システムを設計できる可能性を生み
出す。完全に新しく設計することと比較して、1つのみ
が遅い製造段階で特別に構成される結果物理的に活性化
される、より多くの回路部を設ける場合でさえ、これ
は、一方では、製造時の相当な柔軟性を生み、他方で
は、コスト的に相当に効果的である。
【0022】回路部の選択は、好ましくは、ハードウェ
ア要素、特に接続ピンによって転送される選択信号の助
けでなされる。このことは、クロック発生ユニットが、
例えば、それが移動体に搭載される前に、その移動体が
使用される移動無線システムに同調することを有利に可
能とする。信号動作が、このことに充分であるので、接
続ピンは、移動体の動作およびその後の他の機能に使え
る。
【0023】別の構成では、選択は、好ましくは、ソフ
トウェア機能によってなされる。この目的のために、選
択された基準クロックを記憶する書き換え可能なレジス
タエントリーを有するレジスタが設けられる。これは、
かなり単純で且つ可逆的な選択を可能とする。
【0024】ソフトウェア機能によって選択がなされた
時、クロック発生ユニットが、そこに記憶された選択を
抽出できる前に、先ず活性化されるので、それは、クロ
ック発生ユニットの回路構成が、別の遅い基準スタート
クロックで以って起動された時に、非常に有用である。
複数の回路部が異なる基準クロック用に構成されている
ので、遅い基準クロック用に設計された回路部が、高い
基準クロックを供給された時にダメージを受ける可能性
が有る。上記回路構成が、明らかにより遅い基準スター
トクロックで以って起動されるので、そのようなダメー
ジは不可能である。基準スタートクロックは、例えば、
同時に内部クロックを駆動する特別なクロック発生器に
よって提供される。それは、好ましくは、kHz範囲の
クロック周波数、特に32kHzのクロック周波数を提
供する。
【0025】回路部がダメージを受けるのを避けるべ
く、好ましくは、高い基準クロック用に構成された回路
部が、位相同期ループが動作状態に入る時に、きちんと
選択される。もし、結局、より低いクロック周波数を有
する基準クロックが、ソフトウェア機能によって選択さ
れると、位相同期ループがスイッチオンされた時に、そ
のより低いクロック周波数用に構成された回路部に切り
替えられる。
【0026】有利には、そのようなクロック発生ユニッ
トは、例えば、チップセットの枠組内において、移動無
線システムを組み立てるために設けられ得る集積回路の
一部を構成する。
【0027】方法に関する目的を達成するために、本発
明によれば、回路構成と一体化された位相同期ループに
は、入力側で基準クロックが供給され、その位相同期ル
ープは、出力側で動作クロックを提供する。上記回路構
成は、異なる基準クロック用に構成され、上記回路構成
は、少なくとも、この基準クロックのうちの1つに一度
同調される。
【0028】ここでの本質的な考えは、特定の基準クロ
ックへの同調が有ること、即ち、上記回路構成に搭載さ
れた、異なる基準クロックに同調される特別な回路部が
選択されることである。
【0029】方法の更に有利な実施形態は、従属クレー
ムから教示されるであろう。特にクロック発生ユニット
の観点で構成された好ましい実施形態および特別な利点
は、基本的に、方法に転用可能である。
【0030】本発明のこれらおよび他の観点は、以下に
説明する実施の形態から明白であり、且つ実施の形態を
参照して明らかにされるであろう。
【0031】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。
【0032】図1によれば、クロック発生ユニット2
は、位相同期ループ4と、選択レジスタ6と、スイッチ
素子8と、基準クロックfR用の入力端子10とを備え
る。位相同期ループ4と選択レジスタ6とスイッチ素子
8とは、クロック発生ユニット2の回路構成の一部を構
成する。このユニット2には、スイッチ素子8に対し、
および、特に選択レジスタ6の一部を構成する選択素子
14に対し送られる選択信号12が供給され得る。
【0033】その選択信号12を介し、クロック発生ユ
ニット2が、どの基準クロックfR用に構成されるかが
決定される。図1によれば、これは、一方では、選択信
号12に依存して、スイッチ素子8が、入力端子10
を、回路部16a、16bの第1または第2の組に選択
的に接続することで行われる。その組16a、16b
は、入力側で位相同期ループ4と一体化され、それの同
期パターンを決定する。これらは、異なる基準クロック
に同調され、各基準クロックfRが選択された時に、可
能な限り最も早いロックオンを提供する。組16aは、
例えば、GSMシステム用の基準周波数13MHzに同
調され、組16bは、特別な組として、TDMAおよび
CDMA両システム用の約19.5MHzに同調され
る。その特別な組16bは、印加された基準周波数fR
に関わらず、位相同期ループ4の充分に良好なロックオ
ンパターンが確保されるように構成される。後者2つで
以って、別々の組を有することも可能である。回路素子
8は、基準クロックfRを、1つの組16aまたは16
bにのみ夫々印加する。そのクロックは、位相同期ルー
プ4内の副範囲4aにおいて更に処理される。組16
a、16bは、詳細には、基準クロックfRで以って動
作する回路部に属している。副範囲4aは、好ましく
は、これによって、動作クロック発生のための微調整を
なす分数分周器を有する。分数分周器は、その時、基準
周波数fRに依存して構成され、基準周波数fRが選択
されたとしても、正確に所望の動作クロックを提供す
る。
【0034】位相同期ループ4は、出力側で、その周波
数が、基準クロックfRの周波数に対し固定した分周比
を有する複数の動作クロックを提供する。これらは、特
に分周比6/3、5/3、3/2、4/3、3/3、2
/3、1/2、1/3、および、1/4である。選択レ
ジスタ6は、これらの動作クロックから適当な動作クロ
ックを集める。この目的のために、選択レジスタ6は、
好ましくは、例えば、マン−マシンインタフェース42
用、種々のプロセッサ32、34用、および、タイムベ
ースユニット36用(図3を対照)の適当な動作クロッ
クの選択を行う複数の副レジスタ6a、6b、6cに副
分割される。
【0035】図1の実施形態の例によれば、位相同期ル
ープ4は、その出力を通じて、入力に印加された基準ク
ロックfRに対し固定した分周比を供給する。その固定
した分周比の結果、異なる基準クロックfR毎に異なる
動作クロックが位相同期ループの個々の出力上に提供さ
れる。13MHzの基準クロックfRの場合、分周比6
/3で、出力上に26MHzの動作クロックが提供さ
れ、一方、19.44MHzの基準クロックの場合に
は、同じ出力上に38.88MHzの動作クロックが提
供される。クロック発生ユニット2の下流に接続された
構成要素に適当な動作クロックを供給すべく、選択素子
14が設けられる。この素子は、例えば、どんな基準ク
ロックfRでどんな出力上にどんな動作クロックが提供
されるかの情報を記憶するメモリとして構成される。そ
こに記憶されるのは、例えば、13MHzの基準クロッ
クfRを用いて、6/3の分周比で、26MHzの動作
クロックが出力を通じて回収できるというものである。
一方、19.44MHzの基準クロックfRを用いる
と、4/3の出力上に25.92MHzのほぼ同じ動作
クロックが提供される。選択素子14は、この情報を副
レジスタ6a〜6cに転送し、従って、これらは、例え
ば、26MHzの動作クロックが回収されるべき時に、
正しい出力にアクセスすることができる。
【0036】位相同期ループ4の異なる分周比が、異な
る移動無線システムの基準クロックfRに同調され、従
って、複数の提供される動作クロックが、印加される基
準クロックfRと無関係にほぼ同じ値を有する。例とし
ての下記の表から分かるように、5つのほぼ同じクロッ
ク周波数の総体が、異なる移動無線システムに対し設定
され得る。これらは、動作クロック周波数26MHz、
19.5MHz、13MHz、6.5MHz、および、
4.3MHzである。
【0037】
【表1】 選択信号12を、クロック発生ユニット2の回路構成に
転送するためには、様々な可能性が有る。1つの可能性
は、選択信号12が、ハードウェア端末、例えば、接続
ピン17(図3に示されている)によって転送されるこ
とである。接続ピン17には、その時、例えば、入力1
0を回路部16a、16bの組に不可逆的に接続するス
イッチ素子8に通じる選択信号12が供給される。同時
に、好ましくは、基準クロックfRについての情報も、
メモリとして構成された選択素子14に不可逆的に書き
込まれる。クロック発生ユニット2は、それ故、信号選
択によって、一定の基準クロックfRに同調される。こ
の同調は、不可逆的である必要は無い。図示されていな
いもう1つの可能性は、例えば、異なる基準クロックf
Rを接続するための、より多くの接続ピンを設けること
である。その接続ピンのどれが接続されるかに応じて、
回路部16a、16bの2つの組の何れかに基準クロッ
クfRが供給される。
【0038】選択は、好ましくは、位相同期ループ4が
動作状態に入る前になされ、従って、スイッチオン時、
既に、正しい回路部が選択される。移動体の数個の動作
モード、例えば、スタンバイモードにおいて、クロック
発生ユニット2は、リセット信号22で以って同調解除
されるので、選択信号の選択は、好ましくは、そのリセ
ットが解かれる前になされる。
【0039】ハードウェアの実施形態の別の選択とし
て、これによって選択信号12が転送されるソフトウェ
ア機能が設けられる。この目的のために、図2によるメ
モリ18が設けられ、そこに、選択された基準クロック
についての情報が記憶される。この情報は上書き可能で
ある。
【0040】図2は、クロック発生ユニット2の別の実
施形態を示している。図1に示したクロック発生ユニッ
ト2と違って、選択レジスタ6は、クロック発生ユニッ
ト2と一体化されていない。図1に示した個々の回路部
16a、16bの組は、スイッチ要素16によって象徴
されている。
【0041】図2によるメモリ18は、クロック発生ユ
ニット2の外部に構成されているが、その一部を構成し
ても良い。選択情報がメモリ18に記憶されるので、そ
の情報は、移動体が動作状態に入るまで、クロック発生
ユニット2によって回収されない。構成要素が、高過ぎ
るクロック周波数を供給されて、ダメージを受けること
を回避すべく、クロック発生ユニット2に、スイッチオ
ン時、基準クロックfRと比べてより低い周波数を有す
る基準スタートクロックfAが供給される。この目的の
ために、第2の入力23が設けられる。好ましくは、k
Hz範囲のクロック周波数が、この目的のために選択さ
れ、それは、移動体の内部クロック用に提供される。移
動体がオンされるや否や、選択情報がメモリ18から回
収され、選択信号12が、選択された基準クロックfR
に対応する特別な回路部の選択を提供する。図2に示し
た実施形態の例では、これらの特別な回路部は、分周器
モジュール20a、20bである。
【0042】或いは、高い基準クロックfR用に設計さ
れた夫々の回路部が、クロック発生ユニット2が動作状
態に入る時に活性化される基本調整が設けられる。も
し、より低い基準クロックfRが選択されれば、このク
ロックに関連した回路部は、そのスイッチオン後まで活
性化されないであろう。選択信号12は、スイッチ要素
16の組と分周器モジュール20a、20bとの間に搭
載された位相同期ループ4のサブレンジ4aに転送され
る。
【0043】転送された選択信号12に応じて、2つの
分周器モジュール20a、20b何れかが選択される。
これらの分周比に関しては、これらが、少なくとも数個
のほぼ等しい動作クロックを提供するように構成され
る。同じ動作クロックを提供する分周器モジュール20
a、20bの出力は互いに接続され、クロック発生ユニ
ット2の出力から回収されて良い。それ故、クロック発
生ユニット2の少なくとも数個の出力上で、入力された
基準周波数と無関係に、同じ動作クロックが提供され
る。図2に示した実施形態の例では、分周器モジュール
20aは、13MHzの動作クロック用に構成され、例
えば、分周比5/3、3/2、3/3、および、1/5
を有すると想定されている。対照的に、分周器モジュー
ル20bは、分周比3/3、2/3、1/3、および、
3/2を有し、約19.5MHzの動作クロック用に構
成され、従って、3つのほぼ同じクロック周波数が、そ
の2つの分周器モジュール20a、20bによって提供
される。クロック発生ユニット2によって提供された動
作クロックは、図1と対照的に、3つのサブレジスタ6
a、6b、6cのみを有する選択レジスタ6に送られ
る。なされた選択と無関係に、クロック発生ユニット2
の少なくとも数個の出力上に同じ動作クロックが提供さ
れるので、図2の実施形態の例では、選択素子14は絶
対的には必要でない。
【0044】次に、図3を参照して、通信装置、例え
ば、移動無線システムの移動体における主要な構成要素
の動作を簡単に説明する。この移動体は、アンテナ26
によって大気に対するインタフェースを構成する高周波
ユニット24を備える。高周波ユニット24は、基準ク
ロックfRの供給を受け、且つ双頭矢印30によって表
されているようにマイクロチップ28に接続されてい
る。その接続は、高周波ユニット24のアナログ信号
を、マイクロチップ28のためのデジタル信号に変換
し、また、その逆も行うD/A変換器によってなされて
いる。マイクロチップ28上に一体化されているのは、
スイッチ装置として構成された、所謂、ベースバンド回
路である。それは、システム制御プロセッサ32および
ベースバンドプロセッサ34に適当な動作クロックを供
給するクロック発生ユニット2を中央素子として有す
る。ベースバンドプロセッサ34は、例えば、会話処理
を担い、一方、システム制御プロセッサ32は、移動体
の内部手順を制御する。
【0045】クロック発生ユニット2は、特別な動作ク
ロック、所謂、基本単位クロックをタイムベースユニッ
ト36に送る。GSMシステム用では、タイムベースユ
ニット36は、4.33MHzの周波数を有する動作ク
ロックの供給を受ける。タイムベースユニット36は、
各移動無線システムの正確に定義された時間フレームを
提供する。この時間フレームは、複数の基本単位に副分
割され、これらは、タイムベースユニット36によっ
て、基本単位クロックの形で、2つのプロセッサ32、
34に転送される。
【0046】クロック発生ユニット2は、その入力10
で以って、基準クロックfR用のクロック発生器35a
に接続され、また、その更なる入力23で以って、基準
スタートクロックfA用のクロック発生器35bに接続
されている。特定の基準クロックfRの選択が、これに
よって選択信号12がクロック発生ユニット2に転送さ
れるマイクロチップ28上の接続ピン17によってなさ
れる。
【0047】好ましくは、プログラム可能なクロック発
生ユニット2のプログラム工程もまた接続ピン16によ
って実行される。例えば、タイムベースユニット36用
に提供される基本単位クロックが、各プログラム指示に
よって調整される。異なる基準クロックfR用に構成さ
れたクロック発生ユニット2は、本質的に、それが、異
なる移動無線システム用の既存のベースバンド回路と、
簡単なやり方で一体化できるという利点を有している。
ベースバンドスイッチ回路の他の構成要素をクロック発
生ユニット2に適合させる必要は無い。何故なら、この
ユニットが、基準クロックfRとは無関係に、適当な動
作クロックを提供するからである。
【0048】内部機能手順を制御するために、システム
制御プロセッサ32は、特に電力管理ユニット40に接
続される。実際の動作要求に基づいて、システム制御プ
ロセッサ32は、どの構成要素のためにどの動作クロッ
クが選択されるかを設定する。この情報は、電力管理ユ
ニット40によってクロック発生ユニット2に送られ、
クロック発生ユニット2は、その時、夫々の動作クロッ
クを更なる構成要素に送達する。これは、例えば、図1
および図2に示した選択レジスタ6によって行われる。
同時に、高周波ユニット24、基準クロックfR用のク
ロック発生器35a、並びに、マン−マシンインタフェ
ース42が、電力管理ユニット40によって、適当な動
作モード、例えば、スタンバイモードに切り換えられ
る。内部機能手順を制御するために、マイクロチップ2
8上に一体化されたベースバンド回路は、好ましくは、
データメモリ44に記憶された情報に頼る。
【図面の簡単な説明】
【図1】位相同期ループを有するクロック発生ユニット
のブロック図。
【図2】別のクロック発生ユニットのブロック図。
【図3】移動無線システム装置のブロック図。
───────────────────────────────────────────────────── フロントページの続き (71)出願人 590000248 Groenewoudseweg 1, 5621 BA Eindhoven, Th e Netherlands (72)発明者 アメリコ、ブラジャル フランス国ビルヌーブ‐ル‐ロワ、リュ、 ジャン‐ジャック、ルソー、54 (72)発明者 アントワーヌ、シュリー フランス国パリ、リュ、デ、マリニエー ル、4

Claims (22)

    【特許請求の範囲】
  1. 【請求項1】特に移動無線システム用のクロック発生ユ
    ニットを含み、基準クロック用の入力端子を有し、且つ
    この基準クロックを動作クロックに変換するための位相
    同期ループを有する電気回路を含んでなる電気通信装置
    であって、前記電気回路が、異なる基準クロック用に設
    けられた回路部を有しており、且つ前記回路部のうちの
    1つが選択され得ることを特徴とする電気通信装置。
  2. 【請求項2】前記回路部が、各々これら回路部に割り当
    てられた基準クロックを複数の動作クロックに変換する
    ための特に前記位相同期ループと集積化された分周器モ
    ジュールを有し、前記分周器モジュールは、これら分周
    器モジュールによって発生され得る動作クロックのうち
    の数個が実質的に同じになるように構成されていること
    を特徴とする請求項1記載の、クロック発生ユニットを
    含む電気通信装置。
  3. 【請求項3】前記基準クロックを複数の動作クロックに
    変換するために、前記選択された回路部とは無関係に前
    記位相同期ループが固定の分周比を有し、前記選択され
    た基準クロックに応じて前記位相同期ループにより発生
    された一定の動作クロックを選択する選択素子が設けら
    れていることを特徴とする請求項1記載の、クロック発
    生ユニットを含む電気通信装置。
  4. 【請求項4】前記回路部は、前記基準クロックに応じて
    構成され得ることを特徴とする請求項1乃至3のいずれ
    かに記載の、クロック発生ユニットを含む電気通信装
    置。
  5. 【請求項5】前記位相同期ループは、前記位相同期ルー
    プの同期パターンを決定し且つ選択的に活性化され得
    る、前記基準クロックに同調された異なる回路部の組を
    入力側に有することを特徴とする請求項1乃至4のいず
    れかに記載の、クロック発生ユニットを含む電気通信装
    置。
  6. 【請求項6】前記位相同期ループは、この位相同期ルー
    プの同期パターンを決定し且つ複数の基準クロックを処
    理するのに適した回路部の特別な組を入力側に有するこ
    とを特徴とする請求項1乃至5のいずれかに記載の、ク
    ロック発生ユニットを含む電気通信装置。
  7. 【請求項7】前記回路部は、少なくとも実質的に同じ動
    作クロックを提供するために、特に5つの実質的に等し
    い動作クロックを提供するために構成されていることを
    特徴とする請求項1乃至6のいずれかに記載の、クロッ
    ク発生ユニットを含む電気通信装置。
  8. 【請求項8】前記提供された動作クロックは、選択レジ
    スタによって選択され得ることを特徴とする請求項1乃
    至7のいずれかに記載の、クロック発生ユニットを含む
    電気通信装置。
  9. 【請求項9】前記動作クロックから、特にプログラム可
    能なソフトウェア機能によって基本単位クロックが選択
    され得ることを特徴とする請求項1乃至8のいずれかに
    記載の、クロック発生ユニットを含む電気通信装置。
  10. 【請求項10】前記回路は、特定の基準クロックに割り
    当てられた回路部の選択が、位相同期ループが動作に入
    る前に行われるように設計されていることを特徴とする
    請求項1乃至9のいずれかに記載の、クロック発生ユニ
    ットを含む電気通信装置。
  11. 【請求項11】クロック発生ユニットはマイクロチップ
    と集積化されており、前記回路部の1つが前記マイクロ
    チップのレイアウトによって選択されることを特徴とす
    る請求項1乃至10のいずれかに記載の、クロック発生
    ユニットを含む電気通信装置。
  12. 【請求項12】特定の基準クロックに割り当てられた前
    記回路部を選択するために、接続ピンが選択信号を転送
    するように設けられていることを特徴とする請求項1乃
    至11のいずれかに記載の、クロック発生ユニットを含
    む電気通信装置。
  13. 【請求項13】特定の基準クロックに割り当てられた回
    路部を選択するために、前記電気回路と集積化されたソ
    フトウェア機能が設けられていることを特徴とする請求
    項1乃至12のいずれかに記載の、クロック発生ユニッ
    トを含む電気通信装置。
  14. 【請求項14】書き換え可能なレジスタエントリを有す
    るレジスタが設けられ、このレジスタによって基準クロ
    ックの選択が確定されることを特徴とする請求項13記
    載の、クロック発生ユニットを含む電気通信装置。
  15. 【請求項15】前記電気回路は、動作に入る時に前記位
    相同期ループに接続される遅い基準スタートクロック用
    の更なる入力端子を有していることを特徴とする請求項
    13または14記載の、クロック発生ユニットを含む電
    気通信装置。
  16. 【請求項16】前記位相同期ループが動作に入る時に、
    高い基準クロック用に構成された回路部が選択されるこ
    とを特徴とする請求項13または14記載の、クロック
    発生ユニットを含む電気通信装置。
  17. 【請求項17】基準クロック用の入力端子を有し、且つ
    前記基準クロックを動作クロックに変換するための位相
    同期ループを有する電気回路を含んでいる、特に移動無
    線システム用のクロック発生ユニットであって、前記電
    気回路は、異なる基準クロックのために構成された回路
    部を含んでおり、前記回路部のうちの1つが選択され得
    ることを特徴とするクロック発生ユニット。
  18. 【請求項18】特に移動無線システム用の動作クロック
    を発生させる方法であって、このシステムにおいて、回
    路と集積化された位相同期ループ(4)には、入力側で
    基準クロックが供給され、且つ前記位相同期ループは出
    力側で動作クロックを提供し、前記回路が、異なる基準
    クロック用に設計され、且つ前記回路が前記基準クロッ
    クのうちの1つに少なくとも一度同調されることを特徴
    とする方法。
  19. 【請求項19】前記位相同期ループを動作状態にする前
    に、同調が行われることを特徴とする、請求項18記載
    の方法。
  20. 【請求項20】前記回路には接続ピンによって選択信号
    が供給され、この選択信号によって同調が行われること
    を特徴とする請求項18または19記載の方法。
  21. 【請求項21】前記基準クロックに関する選択情報が選
    択レジスタに少なくとも一度記憶され、前記情報に基づ
    いて同調が行われることを特徴とする請求項18乃至2
    0のいずれかに記載の方法。
  22. 【請求項22】少なくとも前記位相同期ループが動作に
    入る時に、前記位相同期ループには遅い基準スタートク
    ロックが供給され、その後、基準クロックへの同調が行
    われ、前記位相同期ループには前記基準クロックが供給
    されることを特徴とする請求項18〜21のいずれかに
    記載の方法。
JP2000344963A 1999-11-13 2000-11-13 クロック発生ユニットを含む電気通信装置 Expired - Lifetime JP4780258B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19954696.7 1999-11-13
DE19954696A DE19954696A1 (de) 1999-11-13 1999-11-13 Telekommunikationsgerät mit einer Taktgenerierungseinheit

Publications (2)

Publication Number Publication Date
JP2001177396A true JP2001177396A (ja) 2001-06-29
JP4780258B2 JP4780258B2 (ja) 2011-09-28

Family

ID=7928965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000344963A Expired - Lifetime JP4780258B2 (ja) 1999-11-13 2000-11-13 クロック発生ユニットを含む電気通信装置

Country Status (4)

Country Link
US (1) US6823032B1 (ja)
EP (1) EP1104129B1 (ja)
JP (1) JP4780258B2 (ja)
DE (2) DE19954696A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070230966A1 (en) * 2006-04-03 2007-10-04 Walsh Peter J Single interface with automatic rate detection and selection for multiple optical communication standards
US9628211B1 (en) 2015-06-19 2017-04-18 Amazon Technologies, Inc. Clock generation with non-integer clock dividing ratio
CN114442735B (zh) * 2020-10-30 2023-03-24 龙芯中科技术股份有限公司 时钟频率控制方法、装置、设备及存储介质

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464956A (en) * 1977-11-02 1979-05-25 Toshiba Corp Pll circuit
JPH01142227A (ja) * 1987-11-27 1989-06-05 Japan Electron Control Syst Co Ltd スロットルセンサの組立方法
JPH02306719A (ja) * 1989-05-20 1990-12-20 Fujitsu Ltd クロック供給装置
JPH03273709A (ja) * 1990-02-26 1991-12-04 Ricoh Co Ltd 位相制御回路
JPH06268551A (ja) * 1993-03-11 1994-09-22 Toshiba Corp シンセサイザ回路
JPH07131343A (ja) * 1993-10-28 1995-05-19 Icom Inc 周波数シンセサイザ
JPH08204545A (ja) * 1995-01-30 1996-08-09 Sony Tektronix Corp 分周回路
JPH08316873A (ja) * 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd 時分割多重fdd無線機および時分割多重fdd/tddデュアルモード無線機
JPH09116458A (ja) * 1995-10-16 1997-05-02 N T T Ido Tsushinmo Kk 移動無線機のマルチバンド高周波回路
JPH09153800A (ja) * 1995-11-29 1997-06-10 Kokusai Electric Co Ltd 周波数シンセサイザ
JPH10276136A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd IrDA変復調IC
JPH11143573A (ja) * 1997-11-10 1999-05-28 Fujitsu Ltd クロック供給方法及び情報処理装置
JPH11284554A (ja) * 1998-03-30 1999-10-15 Toshiba Corp マルチモード無線機およびダイバーシチ受信方法
JPH11308096A (ja) * 1998-04-24 1999-11-05 Ando Electric Co Ltd 位相ロックループ回路
JP2001523908A (ja) * 1997-11-19 2001-11-27 エリクソン インコーポレイテッド 移動電話における簡略化基準周波数配信

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5349544A (en) * 1988-06-15 1994-09-20 Advanced Micro Devices, Inc. Programmable system synchronizer
US5065413A (en) * 1989-12-09 1991-11-12 Sony Corporation Phase locked loop circuit
JP3180865B2 (ja) * 1994-06-10 2001-06-25 株式会社富士通ゼネラル 適応型pll回路
GB9414729D0 (en) * 1994-07-21 1994-09-07 Mitel Corp Digital phase locked loop
KR0177731B1 (ko) * 1994-09-15 1999-05-15 정장호 망동기용 디지탈 위상동기루프 제어방법
US5630222A (en) * 1995-12-04 1997-05-13 Motorola Inc. Method and apparatus for generating multiple signals at multiple frequencies
US6282184B1 (en) * 1997-12-22 2001-08-28 Nortel Networks Limited Common digitizing rate for multiple air interfaces for generic cell sites in cellular radio
US6194939B1 (en) * 1999-09-21 2001-02-27 Alcatel Time-walking prevention in a digital switching implementation for clock selection

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5464956A (en) * 1977-11-02 1979-05-25 Toshiba Corp Pll circuit
JPH01142227A (ja) * 1987-11-27 1989-06-05 Japan Electron Control Syst Co Ltd スロットルセンサの組立方法
JPH02306719A (ja) * 1989-05-20 1990-12-20 Fujitsu Ltd クロック供給装置
JPH03273709A (ja) * 1990-02-26 1991-12-04 Ricoh Co Ltd 位相制御回路
JPH06268551A (ja) * 1993-03-11 1994-09-22 Toshiba Corp シンセサイザ回路
JPH07131343A (ja) * 1993-10-28 1995-05-19 Icom Inc 周波数シンセサイザ
JPH08204545A (ja) * 1995-01-30 1996-08-09 Sony Tektronix Corp 分周回路
JPH08316873A (ja) * 1995-05-16 1996-11-29 Matsushita Electric Ind Co Ltd 時分割多重fdd無線機および時分割多重fdd/tddデュアルモード無線機
JPH09116458A (ja) * 1995-10-16 1997-05-02 N T T Ido Tsushinmo Kk 移動無線機のマルチバンド高周波回路
JPH09153800A (ja) * 1995-11-29 1997-06-10 Kokusai Electric Co Ltd 周波数シンセサイザ
JPH10276136A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd IrDA変復調IC
JPH11143573A (ja) * 1997-11-10 1999-05-28 Fujitsu Ltd クロック供給方法及び情報処理装置
JP2001523908A (ja) * 1997-11-19 2001-11-27 エリクソン インコーポレイテッド 移動電話における簡略化基準周波数配信
JPH11284554A (ja) * 1998-03-30 1999-10-15 Toshiba Corp マルチモード無線機およびダイバーシチ受信方法
JPH11308096A (ja) * 1998-04-24 1999-11-05 Ando Electric Co Ltd 位相ロックループ回路

Also Published As

Publication number Publication date
DE19954696A1 (de) 2001-05-17
EP1104129B1 (de) 2007-07-11
US6823032B1 (en) 2004-11-23
EP1104129A3 (de) 2005-08-24
EP1104129A2 (de) 2001-05-30
JP4780258B2 (ja) 2011-09-28
DE50014471D1 (de) 2007-08-23

Similar Documents

Publication Publication Date Title
KR100810817B1 (ko) 집적 회로
US6784699B2 (en) Glitch free clock multiplexing circuit with asynchronous switch control and minimum switch over time
US6490329B2 (en) Device and method for generating clock signals from a single reference frequency signal and for synchronizing data signals with a generated clock
US8072236B2 (en) Download sequencing techniques for circuit configuration data
JP2008524745A (ja) オンデマンド電力管理の方法及び機器
JPH05274055A (ja) 電気システムの電力消費量を調整する方法と実施するための装置
JP2005136572A (ja) 無線通信用半導体集積回路およびデータ処理用半導体集積回路並びに携帯端末
JP2001506475A (ja) バッテリ式通信装置
TWI511460B (zh) 時脈系統、時脈積體電路以及時脈產生方法
JP2004501353A (ja) Gps受信器および共通クロック源を備えた個人用通信装置
US6356770B1 (en) Composite mobile communication device
US20020186065A1 (en) Circuit for selectively generating an output signal from one or more clock signals
JP2001177396A (ja) クロック発生ユニットを含む電気通信装置
US20060079297A1 (en) Apparatus and method for controlling the power consumption of a combined UMTS/GSM/EDGE radio station
KR100188162B1 (ko) 위상 고정 루프의 소자들을 인에이블링시키기 위한 장치 및 방법
US7512828B2 (en) Processor with flexible clock configuration
JP3836794B2 (ja) 位相同期ループ
CN100479327C (zh) 一种时钟产生电路
US6798257B1 (en) Method and apparatus for providing multiple clock signals on a chip using a second PLL library circuit connected to a buffered reference clock output of a first PLL library circuit
US20050188131A1 (en) Microcomputer and emulation apparatus
JPH0918337A (ja) 周波数シンセサイザ
US20040251974A1 (en) PLL circuit, communication apparatus equipped with PLL circuit, and frequency adjustment method
JPS6365710A (ja) 周波数設定機能付pllシンセサイザ装置
JP3153187B2 (ja) 時分割多元接続無線通信用無線制御タイミング発生装置
JP2001127599A (ja) 基準クロック生成回路および携帯機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100823

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100826

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100930

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110506

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110524

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110621

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140715

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4780258

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term