JPH11308096A - 位相ロックループ回路 - Google Patents

Abstract

(57)【要約】 【課題】 位相比較器に入力される基準周波数発振信号
の信号精度を大幅に向上することによって、出力信号の
位相雑音を減少する位相ロックループ回路を提供する。 【解決手段】 入力された基準周波数発振信号２ａに含
まれる不要な信号を除去して通過発振信号３ａを出力す
る帯域通過フィルタ３と、所定の周波数の電圧制御発振
信号６ａを生成する電圧制御発振器６と、電圧制御発振
信号６ａを分配して分配発振信号７ａを出力する分配器
７と、分配発振信号７ａを分周して分周発振信号８ａを
出力する分周器８と、通過発振信号３ａと分周発振信号
８ａとの位相差を検出して位相比較信号４ａを出力する
位相比較器４と、位相比較信号４ａに含まれる高周波の
不要成分を除去して周波数制御信号５ａを出力する低域
フィルタ５とを備えるＰＬＬ回路を利用した信号発振器
であって、電圧制御発振器６により、周波数制御信号５
ａに基づいて、電圧制御発振信号６ａの発振周波数を変
更して出力することによって、基準周波数発振信号２ａ
のｎ倍の周波数で、位相が等しく、かつ、不要な信号を
含まない出力信号９ａが得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、基準周波数発振信
号が入力されると、この基準周波数発振信号に同期した
発振信号を出力する位相ロックループ（ＰＬＬ：Phase
Lock Loop）回路に係り、詳細には、基準周波数発振信
号に含まれる位相雑音を除去することにより、出力信号
の精度を改善させる位相ロックループ回路（ＰＬＬ）に
関する。

【０００２】

【従来の技術】従来、信号伝送時に生じる雑音等の不要
な信号が混在している信号から必要な信号を取り出す目
的で、必要な発振信号と周波数及び、位相が等しく、か
つ、不要な信号を含まない発振信号を生成して出力する
ＰＬＬ回路が用いられてきた。また、周波数の高い信号
が必要な場合には、必要な発振信号のｎ倍（ｎは整数）
の周波数であり、位相が等しく、かつ、不要な信号を含
まない発振信号を生成して出力するＰＬＬ回路が用いら
れてきた。

【０００３】図５は、従来用いられてきたＰＬＬ回路の
一例として、ＰＬＬ回路を利用した信号発振器１００を
示すブロック図である。この図５に示すＰＬＬ回路を利
用した信号発振器１００においては、電圧制御発振器６
から出力される電圧制御発振信号６ａは分配器７に入力
されて、２方向に分配され、この２方向の出力のうち一
方は出力信号９ａとして出力され、他方は分配発振信号
７ａとして分周器８に出力されて所定の分周値で分周さ
れた後、分周発振信号８ａとして、位相比較器４に入力
される。位相比較器４は、基準周波数発振信号２ａと分
周発振信号８ａとを比較し、その位相差に相当する位相
比較信号４ａを低域フィルタ５に出力し、この出力を低
域フィルタ５で積分して電圧制御発振器６の発振周波数
制御入力としている。

【０００４】

【発明が解決しようとする課題】この図５に示す従来の
ＰＬＬ回路を利用した信号発振器１００において、基準
周波数発振信号２ａ及び分周発振信号８ａの双方の位相
と周波数が一致した場合（ロック状態）には、出力信号
９ａの周波数をｆ０、分周器８の分周値をｎ、基準周波
数発振信号２ａの周波数をｆＲとすると、次式に示す関
係が成り立っている。 ｆ０＝ｎ・ｆＲ しかしながら、この状態では、基準周波数用水晶発振器
２において発生する位相雑音の影響により、出力信号９
ａに多くの雑音が含まれてしまうという問題があった。
すなわち、上述した式に示すように、電圧制御発振器６
において出力される電圧制御発振信号６ａの周波数は基
準周波数発振信号２ａのｎ倍であり、基準周波数発振信
号２ａに位相雑音が含まれていると、この位相雑音の影
響によって電圧制御発振信号６ａにおいて非常に多くの
雑音が含まれてしまう。このため、出力信号９ａに含ま
れる位相雑音は、基準周波数発振信号２ａに含まれる位
相雑音に依存し、ｎの値が大きいほど位相雑音が増大す
る傾向にある。したがって、上記従来のＰＬＬ回路を利
用した信号発振器１００においては、基準周波数発振信
号２ａに含まれる位相雑音の影響により、電圧制御発振
信号６ａおよび出力信号９ａに多くの位相雑音が含まれ
てしまうという問題があった。

【０００５】そこで、本発明の課題は、位相比較器に入
力される基準周波数発振信号の信号精度を大幅に向上す
ることによって、出力信号の位相雑音を減少する位相ロ
ックループ回路を提供することである。

【０００６】

【課題を解決するための手段】上記課題を解決するた
め、請求項１記載の発明は、基準周波数発振信号が入力
されると、この基準周波数発振信号と位相が等しく、か
つ、周波数が逓倍となる発振信号を出力する位相ロック
ループ回路において、前記基準周波数発振信号のうち所
定の周波数帯域の信号のみを通過させて、通過発振信号
を出力する第１のフィルタと、所定の周波数の発振信号
を生成する発振手段と、この発振手段によって生成され
た発振信号を所定の分周値で分周して、分周発振信号を
出力する分周手段と、この分周手段から入力される分周
発振信号と、前記第１のフィルタから出力された通過発
振信号との位相差を検出して位相検知信号を出力する位
相検知手段と、この位相検知手段から入力される位相検
知信号のうち、所定の周波数帯域の信号のみを通過させ
る第２のフィルタと、この第２のフィルタを通過した信
号をもとに、前記発振手段によって生成される発振信号
の発振周波数を可変制御する発振周波数制御手段と、を
備えたことを特徴としている。

【０００７】この請求項１記載の発明によれば、基準周
波数発振信号が入力されると、この基準周波数発振信号
と位相が等しく、かつ、周波数が逓倍となる発振信号を
出力する位相ロックループ回路において、基準周波数発
振信号のうち、所定の周波数帯域の信号のみを第１のフ
ィルタを通して通過させて、通過発振信号として出力
し、発振手段により、所定の周波数の発振信号を生成
し、この発振信号を分周手段により、所定の分周値で分
周して、分周発振信号を出力し、この分周発振信号と通
過発振信号との位相差を位相検知手段によって検出して
位相検知信号を出力し、この位相検知信号のうち、所定
の周波数帯域の信号のみを第２のフィルタを通して通過
させ、この第２のフィルタを通過した信号をもとに、発
振周波数制御手段により、発振手段によって生成される
発振信号の発振周波数を可変制御する。

【０００８】従って、位相検知手段に入力される基準周
波数発振信号に含まれる不要な信号を除去して、基準周
波数発振信号の信号精度を大幅に向上させられるので、
回路内で発生する位相雑音の影響を減衰させ、回路の最
終段から出力される出力信号に含まれる位相雑音成分を
減少させて、出力信号の精度を向上させることができ
る。

【０００９】

【発明の実施の形態】以下、図１〜図４を参照して、本
発明に係るＰＬＬ回路を利用した信号発振器１の実施の
形態を詳細に説明する。

【００１０】図１は、本発明の実施の形態としてのＰＬ
Ｌ回路を利用した信号発振器１の概略構成を示すブロッ
ク図である。

【００１１】この図１において、ＰＬＬ回路を利用した
信号発振器１は、基準周波数用水晶発振器２、帯域通過
フィルタ３、位相比較器４、低域フィルタ５、電圧制御
発振器６、分配器７及び分周器８によって構成され、外
部に対して出力信号９ａを出力する出力端子１０を備え
ている。なお、図５に示す従来のＰＬＬ回路を利用した
信号発振器１００と同様の構成によってなる部分につい
ては、同符号を付す。

【００１２】基準周波数用水晶発振器２は、帯域通過フ
ィルタ３に接続され、水晶振動子に電圧を印加すること
により、水晶振動子のもつ、固有振動数の周波数で安定
した基準周波数発振信号２ａを帯域通過フィルタ３に対
して出力する。

【００１３】帯域通過フィルタ３は、基準周波数用水晶
発振器２と位相比較器４との間に接続され、基準周波数
発振信号２ａから、不要な信号を除去するためのフィル
タであり、不要な信号を除去することによって得られた
発振信号を、通過発振信号３ａとして位相比較器４に対
して出力する。

【００１４】図２（ａ）は基準周波数発振信号２ａの出
力状態を示す図であり、同様に、図２（ｂ）及び、
（ｃ）は帯域通過フィルタ３によって通過帯域外の基準
周波数発振信号２ａが遮断される様子を示す図である。
また、図２（ｂ）及び、（ｃ）、において、Ｘは、帯域
通過フィルタ３によって減衰した領域を示す。

【００１５】図２（ａ）に示すように、基準周波数発振
信号２ａの出力は、基準周波数用水晶発振器出力周波数
を中心周波数として、広帯域の周波数に渡り、出力され
ている。

【００１６】また、図２（ｂ）に示すように、帯域通過
フィルタ３は、この帯域通過フィルタ３の通過帯域外の
基準周波数発振信号２ａの出力レベルを大きく減衰し、
不要な発振信号を含まない通過発振信号３ａを生成して
いる。つまり、帯域通過フィルタ３は図２（ａ）の基準
周波数発振信号２ａの出力から符号Ｘで示す領域を除去
し、通過発振信号３ａとして位相比較器４に対して出力
する。そして、図２（ｃ）に示すように、帯域通過フィ
ルタ３の減衰量は符号Ｘで示す領域の面積と等しく、帯
域通過フィルタ３の通過帯域内では、出力は減衰せず通
過するため、減衰量は０となる。

【００１７】なお、本実施の形態において、帯域通過フ
ィルタ３は、Ｑが非常に高い狭帯域のフィルタである。
その特性の一例として、Ｑが約10,000〜100,000であ
り、中心周波数が１０ＭＨｚである場合、±７００Ｈｚ
離調した点で、約２０ｄＢの減衰が得られるものが挙げ
られる。

【００１８】位相比較器４は、帯域通過フィルタ３と、
低域フィルタ５との間に接続され、さらに、後述する分
周器８の出力端子に接続されている。帯域通過フィルタ
３から通過発振信号３ａが入力され、分周器８から分周
発振信号８ａが入力されると、これら２つの信号を比較
して周波数及び位相のずれを検知し、検知結果を示す位
相比較信号４ａを低域フィルタ５に対して出力する。

【００１９】図３は、位相比較器４において実行される
通過発振信号３ａと分周発振信号８ａとの比較の一例を
示すタイミングチャートである。

【００２０】同図において、（ａ）は通過発振信号３ａ
に比べて分周発振信号８ａの位相が遅れている状態を示
し、（ｂ）は通過発振信号３ａに比べて分周発振信号８
ａの位相が進んでいる状態を示す。また、これらの図３
（ａ）及び図３（ｂ）において、（１）は通過発振信号
３ａの状態を示し、（２）は分周発振信号８ａの状態を
示し、（３）は出力Ｄとして出力される信号の状態を示
し、（４）は出力Ｕとして出力される信号の状態を示
す。

【００２１】図３（ａ）に示すように、通過発振信号３
ａが‘Hi’レベルであり、かつ、分周発振信号８ａが
‘Lo’レベルの時には、出力Ｕが‘Hi’レベルとして出
力される。従って、通過発振信号３ａに比べて分周発振
信号８ａの位相が遅れている場合には、遅れの分だけ出
力Ｕの‘Hi’レベルのパルスが出力され、出力Ｄは‘L
o’レベルのままである。

【００２２】また、図３（ｂ）に示すように、通過発振
信号３ａが‘Lo’レベルであり、かつ、分周発振信号８
ａが‘Hi’レベルであるときに、出力Ｄは‘Hi’レベル
として出力される。従って、通過発振信号３ａに比べて
分周発振信号８ａの位相が進んでいる場合には、進んで
いる分だけ出力Ｄの‘Hi’レベルのパルスが出力され、
出力Ｕは‘Lo’レベルのままである。

【００２３】そして、出力Ｄ及び出力Ｕのパルスを、差
動増幅器（図示省略）を介することにより、位相比較信
号４ａを低域フィルタ５に対して出力する。なお、差動
増幅器（図示省略）は、位相比較器４及び低域フィルタ
５とは独立して設置しても良いし、低域フィルタ５内に
一体として備える構成としても良い。

【００２４】低域フィルタ５は、位相比較器４と電圧制
御発振器６との間に接続され、予め定められた周波数よ
りも周波数の高い信号を遮断し、低い周波数の信号のみ
を通過させるフィルタであり、位相比較器４から入力さ
れる位相比較信号４ａの成分から高周波成分を除去して
周波数制御信号５ａを生成し、この周波数制御信号５ａ
を電圧制御発振器６に対して出力する。

【００２５】上述のように、位相比較器４から入力され
る位相比較信号４ａは、位相のずれに応じて出力される
パルス信号であり、不要な発振信号が含まれることがあ
る。そこで、低域フィルタ５を備えることによって、こ
れらの不要な発振信号を除去している。

【００２６】電圧制御発振器６は、低域フィルタ５と分
配器７との間に接続される発振器であり、可変容量ダイ
オード、コンデンサ及びトランジスタ等を備えている。
この電圧制御発振器６は、内部に備えたＬＣ共振回路の
働きによって、発振信号を生成することができる。ま
た、低域フィルタ５から入力される周波数制御信号５ａ
に基づいて、内部に備えた可変容量ダイオード及びコン
デンサの働きにより、発振する信号の周波数を変化させ
ることが可能である。従って、電圧制御発振器６は、周
波数制御信号５ａに基づいて周波数が変化する電圧制御
発振信号６ａを分配器７に対して出力する。

【００２７】図４は、電圧制御発振器６の内部構成を示
すブロック図である。同図に示すように、電圧制御発振
器６は、抵抗６５，６６，７０、可変容量ダイオード６
１、コンデンサ６２，６４，６７，６８、コイル６３及
びトランジスタ６９を内部に備え、さらに、ノードＮ
１，Ｎ２，Ｎ３，Ｎ４，Ｎ５，Ｎ６，Ｎ７、周波数制御
信号５ａが入力される入力端子Ｔ１、電圧制御発振信号
６ａを出力する出力端子Ｔ２及び電源電圧が印加される
電源端子Ｔ３を備えている。

【００２８】コンデンサ６２は、一端がノードＮ１を介
して入力端子Ｔ１に接続され、他端がノードＮ２に接続
されている。このノードＮ１には可変容量ダイオード６
１のカソード側端子が接続され、可変容量ダイオード６
１のアノード側端子は接地されている。また、この可変
容量ダイオード６１と並んで、一端がノードＮ２に接続
され、他端が接地されたコイル６３が接続されている。

【００２９】ノードＮ２には、コンデンサ６４の一端が
接続されており、コンデンサー６４の他端はノードＮ３
に接続されている。このノードＮ３には、抵抗６５の一
端と、抵抗６６の一端と、ノードＮ４とが接続されてい
る。抵抗６５の他端はノードＮ７を介して電源端子Ｔ３
に接続されており、また、抵抗６６の他端は接地されて
いる。

【００３０】ノードＮ４には、コンデンサ６７が接続さ
れている。このコンデンサ６７の他端はノードＮ５に接
続され、さらに、コンデンサ６７と直列に、ノードＮ５
と接地との間にコンデンサ６８が接続されている。ま
た、ノードＮ４にはトランジスタ６９のベース電極が接
続され、トランジスタ６９のコレクタ電極はノードＮ７
に、エミッタ電極はノードＮ６に接続されている。ノー
ドＮ６は、ノードＮ５、出力端子Ｔ２及び抵抗７０の一
端に接続されており、抵抗７０は、コンデンサ６８と並
列になるように、他端を接地されている。

【００３１】この図４に示す電圧制御発振器６において
は、入力端子Ｔ１に周波数制御信号５ａが入力される
と、この周波数制御信号５ａはノードＮ１に伝達され、
可変容量ダイオード６１に印加される逆方向電圧が変化
することにより、可変容量ダイオード６１の端子間容量
が変化する。コンデンサー６２はコイル６３とともにＬ
Ｃ共振回路を構成しており、発振信号を出力する。この
発振信号の周波数は、共振回路の容量に依存するので、
周波数制御信号５ａが入力されることにより、発振信号
の周波数は変化する。この振動によって発生した電圧波
形は、トランジスタ６９、コンデンサ６７，６８及び抵
抗７０によって構成される増幅回路において増幅され、
出力端子Ｔ２より電圧制御発振信号６ａとして出力され
る。

【００３２】即ち、入力端子Ｔ１に入力される周波数制
御信号５ａによって、ＬＣ共振回路の共振周波数が変化
するので、出力端子Ｔ２より出力される電圧制御発振信
号６ａの周波数は、周波数制御信号５ａに従って変化す
る。

【００３３】分配器７は、電圧制御発振器６から入力さ
れた電圧制御発振信号６ａを２方向に分配し、この２方
向の出力のうち一方を、出力信号９ａとしてＰＬＬ回路
を利用した信号発振器１外部に出力し、他方を分配発振
信号７ａとして分周器８に対して出力する。

【００３４】分周器８は、分配器７と位相比較器４の間
に接続され、分配器７から入力された分配発振信号７ａ
の周波数を１／ｎ（ｎは整数）に分周し、分周発振信号
８ａとして位相比較器４に出力する。

【００３５】上記のように構成されるＰＬＬ回路を利用
した信号発振器１による動作について説明すると、ま
ず、基準周波数用水晶発振器２は帯域通過フィルタ３に
基準周波数発振信号２ａを出力する。帯域通過フィルタ
３は、基準周波数発振信号２ａのうち、通過帯域外のレ
ベルを大きく減衰させ、不要な発振信号を含まない通過
発振信号３ａを生成し、位相比較器４に対して出力す
る。通過発振信号３ａが、位相比較器４に入力されると
ともに、電圧制御発振器６によって電圧制御発振信号６
ａが生成され、この電圧制御発振信号６ａは分配器７を
介して、分配発振信号７ａとして、分周器８に入力され
る。分周器８は、入力された分配発振信号７ａを１／ｎ
に分周し、分周発振信号８ａとして位相比較器４に出力
する。そして、位相比較器４は、通過発振信号３ａと分
周発振信号８ａとを比較し、比較の結果を示す位相比較
信号４ａを低域フィルタ５に対して出力する。低域フィ
ルタ５に位相比較信号４ａが入力されると、低域フィル
タ５は位相比較信号４ａから高周波成分を除去して周波
数制御信号５ａを生成し、この周波数制御信号５ａを電
圧制御発振器６に対して出力する。

【００３６】電圧制御発振器６においては、低域フィル
タ５から入力された周波数制御信号５ａに基づいて電圧
制御発振信号６ａの周波数を変化させて電圧制御発振信
号６ａを出力し、この電圧制御発振信号６ａは、分配器
７を介して分周器８に入力され、１／ｎに分周され、分
周発振信号８ａとして位相比較器４に入力される。そし
て、位相比較器４において、分周発振信号８ａと通過発
振信号３ａとが再度比較され、比較の結果が位相比較信
号４ａとして出力される。この一連の動作を繰り返すこ
とにより、最終的に、分周発振信号８ａと通過発振信号
３ａの周波数及び位相が一致する。これによって、周波
数が基準周波数発振信号２ａのｎ倍であり、位相が等し
く、かつ、基準周波数発振信号２ａに含まれていた不要
な発振信号を含まない出力信号９ａを得ることができ
る。

【００３７】以上のように、本発明の実施の形態である
ＰＬＬ回路を利用した信号発振器１によれば、帯域通過
フィルタ３は、基準周波数発振信号２ａのうち、通過帯
域外のレベルを大きく減衰させて、不要な発振信号を含
まない通過発振信号３ａを生成し、位相比較器４に対し
て出力するともに、電圧制御発振器６によって生成した
電圧制御発振信号６ａは、分配器７を介して分周器８に
入力され、１／ｎに分周され、分周発振信号８ａとして
位相比較器４に入力され、この分周発振信号８ａと通過
発振信号３ａとを位相比較器４によって比較し、この比
較結果を示す位相比較信号４ａに基づいて、電圧制御発
振信号６ａの周波数を変化させて、再度位相比較器４に
おいて比較を実行するので、最終的に、分周発振信号８
ａと通過発振信号３ａの周波数及び位相が一致した状態
でロックされる。これによって、基準周波数発振信号２
ａのｎ倍の周波数で、位相が等しく、かつ、基準周波数
発振信号２ａに含まれていた不要な発振信号を含まない
出力信号９ａを得ることができる。また、位相比較信号
４ａに不要な発振信号が含まれていても、低域フィルタ
５によって高周波成分を除去することが可能であり、出
力信号９ａに含まれる不要な発振信号をより確実に減少
させることができる。

【００３８】

【発明の効果】請求項１記載の発明によれば、位相検知
手段に入力される基準周波数発振信号に含まれる不要な
信号を除去して、基準周波数発振信号の信号精度を大幅
に向上させられるので、回路内で発生する位相雑音の影
響を減衰させ、回路の最終段から出力される出力信号に
含まれる位相雑音成分を減少させて、出力信号の精度を
向上させることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態としてのＰＬＬ回路を利用
した信号発振器の概略構成を示すブロック図である。

【図２】図１の帯域通過フィルタにおいて通過帯域外の
基準周波数発振信号が遮断される様子を示す図である。

【図３】図１の位相比較器において実行される比較の様
子を示すタイミングチャートである。

【図４】図１の電圧制御発振器の内部構成を示す回路図
である。

【図５】従来のＰＬＬ回路を利用した信号発振器の概略
構成を示すブロック図である。

【符号の説明】

１ ＰＬＬ回路を利用した信号発振器 ２ 基準周波数用水晶発振器 ３ 帯域通過フィルタ Ｘ 帯域通過フィルタによって減衰した領域 ４ 位相比較器 ５ 低域フィルタ ６ 電圧制御発振器 ６５，６６，７０ 抵抗 ６１ 可変容量ダイオード ６２，６４，６７，６８ コンデンサ ６３ コイル ６９ トランジスタ ７ 分配器 ８ 分周器 １００ ＰＬＬ回路を利用した信号発振器

Claims (1)

【特許請求の範囲】
1. 【請求項１】基準周波数発振信号が入力されると、この
   基準周波数発振信号と位相が等しく、かつ、周波数が逓
   倍となる発振信号を出力する位相ロックループ回路にお
   いて、 前記基準周波数発振信号のうち所定の周波数帯域の信号
   のみを通過させて、通過発振信号を出力する第１のフィ
   ルタと、 所定の周波数の発振信号を生成する発振手段と、 この発振手段によって生成された発振信号を所定の分周
   値で分周して、分周発振信号を出力する分周手段と、 この分周手段から入力される分周発振信号と、前記第１
   のフィルタから出力された通過発振信号との位相差を検
   出して位相検知信号を出力する位相検知手段と、 この位相検知手段から入力される位相検知信号のうち、
   所定の周波数帯域の信号のみを通過させる第２のフィル
   タと、 この第２のフィルタを通過した信号をもとに、前記発振
   手段によって生成される発振信号の発振周波数を可変制
   御する発振周波数制御手段と、 を備えたことを特徴とする位相ロックループ回路。