JPH02502960A - 周波数合成器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 周波数合成器 本発明は周波数合成器に関し、特に位相固定を含む合成器に関する。

特定の周波数を有する信号はディジタル合成することができる。合成器は局部発 振器（Ｌ、Ｏ，）を有し、かつプログラム可能または他の分割器を含むことがあ り、また局部発振器の出力は基準源（普通は水晶形デバイスでありその出力は基 準分割器によって分割されることがある）に対して同位相に固定される。局部発 振器は普通、数メガヘルツであるいはギガヘルツでさえ作動するが、基準源の周 波数は通常２〜３キロヘルツ台である。分割された信号は次に、分割信号の位相 不平衡を表わす出力を与える位相検出器で位相比較される。これによってディジ タル機能による周波数の比較が可能となり、したがってバラクタ・ダイオードに 加える電圧を変えることにより局部発振器を制御するのに用いる位相上げまたは 位相下げの誤差信号が得られる。

このような周波数合成器の特定な最終製品はラジオまたはテレビジョン受信機の 同調回路にある。従来、位相検出器はディジタル位相検出器およびアナログ位相 検出器を含む位相・周波数比較器の部分である。ディジタル検出器は、それによ って作られる出力パルスが電圧制御発振器（ＶＣＯ）の、バラクタ・ダイオード のような、電圧依存共振素子を制御するのに用いられる電圧を有する積分コンデ ンサに給電したりそれを消耗する電荷ポンプ回路を駆動するのに用いられる。

ディジタル位相検出器は元来騒々しく、このようなＶＣＯ！制御法は合成２の出 力に顕著なジッタを招くことがある。

このような周波数合成器の１つの目的は、極めて純粋なり、０．信号、すなわち 低側波帯スペクトルを持つ信号を得ることであり、それによって正確な周波数固 定が達成される。

発生された側波帯はバラクタ・ラインの上に漏れる比較周波数などに起因する周 期性を有したり、基本システム雑音を有する。

本発明の１つの目的は、合成ループ内で位相検出器と組み合わされる側波帯発生 の問題を減少させることである。

本発明により、ディジタル位相検出器および位相比較のために第１ならびに第２ 信号が加えられるアナログ・サンプ・ホールド検出器を含む位相検出＠置と、第 １信号と第２信号との間に比較的大きな位相差がある間に検出器をタンデムに操 作し、かつ固定に近いループを表すより小さい位相差が検出されるときディジタ ル位相検出器を使用不能にする１ｌＪｔｌｌ装置とを含む位相固定ループ回路を 有する周波数合成器が提供される。

アナログ・サンプル・ホールド位相検出器は第１コンデンサと、それに供給され る位相誤差によりコンデンサを充放電する電流源と、コンデンサの電圧が第１人 力に加えられる増幅器と、増幅器の出力とその第２人力との間の帰還通路と、増 幅器の出力と接地との間の第２コンデンサとを含むことがあり、第１コンデンサ はそれに供給される誤差信号を積分する働きをしかつ第２コンデンサは増幅器か らの出力を積分する働きをし、それによって検出器は位相誤差が所定の範囲内に あるとき直線出力を有する。

本発明の実施例を付図に関して以下に詳しく説明する。

第２ａ図、第２ｂ図および第２Ｃ図はそれぞれ理想および実際のレスポンス、な らびに第２ｂ図に示されるひずみの問題に対する既知の解決を用いるレスポンス をグラフの形で示し、 第３図は周波数固定を達成するアナログ位相検器の配列を部分グラフおよび部分 概略図で示し、第５図は本発明の実施例により周波数固定を達成する位相検出器 を概略図の形で示し、 第６図は本発明の好適な実施例による位相検出器の位相誤差に対する出力電圧の グラフ表示であり、第７図は好適なアナログ位相検出器を含む組合せ式位相検出 器のブロック図であり、 第８図は第７図のアナログ位相検出器のブロック図である。

第１図は周波数合成器の配列を概略図の形で示す。本配列はおのおの位相検出器 ５に給電する局部発振分割器チェーン１と基準分割器チェーン３とを含んでいる ことが分かる。検出器５の出力は増幅器７およびフィルタ９に接続される。検出 器５の出力は、そこにあるバラクタ・ダイオードにより局部発振器を１ｌｊ１１ １ＩＩするのに用いられる。

基準分割器チェーン３は、分割素子１６で分割される基準周波数を供給する基準 周波数発振器１５を含む。分割素子１６は基準周波数を演算子にで割る。局部発 振器チェーンはもう１つの分割素子１９で分割される局部発振周波数を出力する 局部発振器１７を含む。分割素子１９は、データ・ラッチ２１に記憶される除数 Ｎを用いて発振周波数を分割する。位相検出器５、ループ増幅器７およびフィル タ９の出力はＬＯ１７を操縦するように配列されているので、検出器５の２個の 信号入力の位相と周波数は相互に平衡される。

第２０図は、固定周波数Ｆ、。が検出器５の位相検出器配列による「バンド・リ ップル」のない曲線に沿って正確に置かれている、理想の周波数固定プロファイ ルを示す、第２０図はリセット信号およびバラクタ制御ラインにリップルを生じ る遅延差に伴う「雑音」を示す、ディジタル位相検出器の実際の周波数レスポン ス曲線を示す。

これを克服するために、不正確な解決の領域にわたりレスポンスに１段階を導入 する処理を加えることによる解答の第２＠図が提案された。しかし、これは固定 のまわりに「デッド・ゾーン」を提供し、これが不利な点である。

第３図および第５図に示される本発明の検出器配列では、コンデンサ５ｏは電圧 を基準サイクルでサンプルする。コンデンサ５０をできるだけ理想に近くすれば 、特にバッファ５３，５５が追加されると、はとんど漏洩がなくなる。こうして 、周波数固定条件がＶｃｃ／２（ただしＶＣＣはレール電圧）に対応しかつこの 値がコンデンサ５０に記憶されるならば、記憶される電圧値のたるみ（ｓａｇ） はほとんどなくなる。

実際には、コンデンサは一定の時間にわたり反復充放電され、結果として一定の 位相誤差を生じる。

Ｓ／ｈ　（サンプル・ホールド）検出器は周波数固定されるが位相固定されない 。アナログ・サンプル・ホールド位相検出器は、ディジタル検出器によるバンド 内リップルが除去されるので、合成器が周波数固定状況に近いとき最も役に立つ 。コンデンサ５０の電圧がゆるやかにかつ連続して変化するとアナログ位相検出 器でリップルやデッド・バンドは存在せず、また検出器が安定状態にあるならば 、この値はＶ　ＣＣ／　２であることが望ましい。

本発明の１つの実施例では、ループ内のディジタル雑音の発生を回避するように 合成器が周波数固定に接近すると、ディジタル検出器はスイッチ・オフされる。

標準の従来配列の記号図が第４図に示されている。見られるように、アナログ・ サンプル・ホールド検出器およびディジタル検出器はタンデムに作動される。

ディジタル検出器７１は基準周波数および発振周波数を受信する。これらの周波 数の位相の上がり下がりは、サンプル・ホールド検出器７３をトリガする０次に ディジタルおよびアナログ検出器の出力電力は外部増幅器７５に入って外部で加 算される。いったん周波数固定が達成されると、それはディジタル検出器の出力 を使用不能にするのに役立つ。

第５図に示される本発明の実施例では、ディジタルおよびアナログ検出器は依然 としてタンデムに作動されているが、各検出器からの出力は別々に処理できるこ とが認められると思う。それぞれの出力の加算も続行されるが、いったん合計が コンデンサ５ｏの記憶された電圧対周波数曲線の直線部分６１（第３図参照）に 入ると、ディジタル位相検出器は使用不能にされる。したがって、このディジタ ル位相検出器に伴うＮ音問題はデッド・ゾーンとして除去される。

本発明は周波数固定に接近しているディジタル検出器の速度を、サンプル・ホー ルドのような元来騒々しくないアナログ形検出器と結び付けていることが認めら れると思う。

基準”　ｆｒｅｆおよび局部発振器ｆ、ｄからの信号は最初、上述の通りタンデ ムに、ディジタル検出器８１およびアナログ・サンプル・ホールド検出器８３に 向けられる。

それぞれの検出器８１および８３からの出力信号は信号処理１ｉｄ（図示されて いない）に向けられ、そこで局部発振器の電圧は前述の通り適応される。サンプ ル・ホールド検出器８３はさらに、Ｓ／Ｈ検器８３の値が好適な所定の値Ｖ　ｃ ｃ／　２に近づくときディジタル検出器８１を使用不能にする装置を含む。ディ ジタル検出器が下記の通り使用不能にされるようにスイッチ８５．８７．１５よ び８９を追加することができる： （＋）　　スイッチ８６を開くことにより、あるいは（ｉｉ）　　スイッチ８７ および８９を閉じてスイッチ８５を開くことにより。

スイッチ８５．８７および８９の作動は、ＶＣＣ／２条件の接近を検出する制御 素子によって制御されることがある。

いま図面の第６図〜第８図を見ると、第７図には本発明の好適な実施例によるア ナログ位相検出器（第８図）を有する組合せ式位相検出器が示されている。組合 せ式位相検出器は周波数Ｆ　およびＦ２の信号を受信するように配列されたディ ジタル位相検出器１１０を含む。これらの周波数の１つは電圧ｌｌ１１１１発振 器（ＶＣＯ）１７（第１図）の出力から得られ、他の周波数は水晶発振器１５（ これも第１図）のような安定源から得られる。ディジタル検出器１１０は在来形 のものでもよく、周波数の最初の信号が他の周波数源からの信号よりも進んだり 遅れるときに位相上げまたは位相下げの出力信号を供給する働きをする。出力位 相誤差信号は電荷ポンプ１１２に送られるとともに本発明の好適な実施例による アナログ位相検出器１１４に送られる。電荷ポンプ１１２は積分コンデンサ（図 示されていないが電荷ポンプ回路の部分を構成する）に電荷を入れたり、そこか ら電流を出したりする。電荷ポンプ回路の出力は可変期間Ｈ８を有するバッファ 増４１１６に、したがってＶＣＯｌｌ（第１図）に供給される。基準電圧（Ｖ　 ｃｃ／　２に等しい）はバッファ増幅器１１６に別々に供給されるので、その出 力信号は積分コンデンサの電圧と基準電圧Ｖ　ｃｃ／　２との差に左右される。

ディジタル位相検出器１１０からの出力〈位相誤差信号）は、アナログ位相検出 器１１４にも供給される。特に第８図を見ると、位相誤差信号は電流源１．（上 げ）およびＩ、（下げ）のＮ流しベルをセットしてそれらをスイッチ・オンなら びにスイッチ・オフするように配列される１ｌＪｉｌｌｌ器Ａの入力であること が分かると思う。コンデンサＣ１はどの電流源がスイッチ・オンされるかによっ て充放電される。コンデンサＣの電圧■１は第２コンデンサＣ２により並列接続 される帰還ループを持つ増幅器１２０に供給される。増幅器１１０の出力はバッ ファ増幅器１２４（第７図の増幅器１１６と同じ増幅器であることができ、また は第７図の増幅器１１６に給電することができる）によってＭ衝増幅される。

φが１基準サイクルにわたる位相誤差であるならば、コンデンサＣ１の電圧は次 の通りである：源の周波数（またはその指数）である。

積分すると： またポルト／ラジアンで表わした利得 出力電圧は下記の通りであることも示される。

ただしｇｍは増幅器１２０の相互フンダクタンスであり、ＳＣはキャパシタンス Ｃ２のラプラス変換である。

ポルト／ラジアンで表した増幅器の全利得にφは下記の通りである。

第６図から、グラフの傾斜（Ｋφ）が可変であることが分かると思う。レスポン スは微小な誤差については直線であるが位相誤差があまり大きくなると制限され る。

利得を適当に調節することにより、例えばＣ４と０２の値を調節することによっ て、傾斜の最適値を選択することができる。選ばれた範囲で、出力■。は位相誤 差と共に直線に変化する。

このようなアナログ位相検出器は第３図および第５図または第７図の組合式検出 回路に多用される。固定検出装２１１２６が提供されている。固定検出装置はア ナログ検出Δ１１４の出力電圧に対して敏感である。検出器１１４の選ばれた直 線縫１内のＶ。の値で、固定検出は使用可能にされるとともに電荷ポンプ１１２ を使用不能にする働きをする。検出器１１４の出力はそのときＶＣＯを制御する のに用いられる。ディジタル位相検出器１１０で発生するどんなジッタや雑音で も、アナログ検出器１１４のコンデンサによって大幅に平滑化されて除去される 。

本発明は上記の例の詳細に限定されず、そこに変化が作られることがある。例え ば、第８図のアナログ位相検出器１１４は第２７図に示される以外の回路（例え ば第５図）に使用することができる。第８図の増幅器１２０または第７図の増幅 器１１６に他の帰還配列を加えることができることは認められると思う。

付記の請求の範囲によって定められる通り、本発明の範囲内で他の変形が可能で ある。

浄書（内容に変更なし） Ｆｔｃ；、　６゜ Ｆｔｃ、；！ 手続補正書（自発） ミーＱ−１年７０月７．３日

Claims (10)

【特許請求の範囲】
1. １．ディジタル位相検出器および位相比較のために第１信号ならびに第２信号が 加えられるアナログ・サンプル・ホールド検出器を含む位相検出装置と、第１信 号と第２信号との間に比較的大きな位相差がある間に検出器をタンデムに操作し 、かつ固定に近いループを表すより小さい位相差が検出されるときディジタル位 相検出器を使用不能にする制御装置とを含む位相固定ループ回路を有することを 特徴とする周波数合成器。
2. ２．サンプル・ホールド検出器は信号の位相差を決定するために充電されかつサ ンプルされるように配列される内部コンデンサを含む、ことを特徴とする請求項 １記載による合成器。
3. ３．基準源および局部発振源からの信号間の位相差を検出するようにされる、こ とを特徴とする請求項１または２記載による合成器。
4. ４．ループが直線の範囲にあることを制御素子が検出するときにディジタル検出 器は制御素子により使用不能にされる、ことを特徴とする請求項１、２または３ 記載による合成器。
5. ５．アナログ位相検出器は第１コンデンサと、供給される位相誤差により第１コ ンデンサを充放電する電流源と、第１入力にコンデンサの電圧が加えられる増幅 器と、増幅器の出力とその第２入力との間の帰還通路と、増幅器の出力と接地と の間の第２コンデンサとを含み、第１コンデンサはそれに供給される誤差信号を 積分する働きをしかつ第２コンデンサは増幅器からの出力を積分する働きをし、 それによつて検出器は位相誤差が所定の範囲内にあるとき直線の出力を有する、 ことを特徴とする請求項１記載による合成器。
6. ６．位相上げ誤差信号に応じて、電流源を調整するとともに電流源の第１をスイ ツチ・オンして第１コンデンサを充電し、また位相下げ誤差信号に応じて、電源 源をスイツチ・オフして第１コンデンサを放電する働きをする制御装置が具備さ れる、ことを特徴とする請求項５記載による合成器。
7. ７．第１増幅器の積分された出力を緩衝増幅するバツフア増幅器をさらに含む、 ことを特徴とする請求項５または６記載による合成器。
8. ８．比較すべき位相または周波数もしくはその両方を持つ信号が供給されるディ ジタル位相検出器であり、アナログ位相検出器に供給する位相誤差信号を作る前 記ディジタル位相検出器と、位相誤差信号も供給される電荷ポンプと、アナログ 位相検出器の出力によつて駆動される固定検出装置であり、アナログ検出器の出 力がその直線範囲内にあるとき使用可能にされ、使用可能にされると電荷ポンプ を使用不能にする働きをする前記固定検出装置と、アナログ検出器むよび電荷ポ ンプの出力が供給される出力装置と、を含むことを特徴とする請求項５記載によ る合成器。
9. ９．電荷ポンプは電流源と、コンデンサと、ディジタル位相検出器から受信され る位相上げまたは位相下げ信号次第で電流線がコンデンサを充放電できるように 働く制御装置と、を含むことを特徴とする請求項８記載による合成器。
10. １０．出力装置は比較のためにディジタル位相検出器に供給される信号の１つが 得られる出力信号を持つ電圧制御発振器を制御し、それによつて位相固定ループ を形成するように配列される、ことを特徴とする請求項８記載による合成器。