JPH05110432A - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JPH05110432A JPH05110432A JP3264897A JP26489791A JPH05110432A JP H05110432 A JPH05110432 A JP H05110432A JP 3264897 A JP3264897 A JP 3264897A JP 26489791 A JP26489791 A JP 26489791A JP H05110432 A JPH05110432 A JP H05110432A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- sensitivity
- loop gain
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 ＰＬＬ周波数シンセサイザの使用周波数範囲
が、高いチャンネルから低いチャンネルにわたり広い場
合、チャンネルが変わってもループゲインが変化しない
ようにする。 【構成】 感度可変ＶＣＯ３−１の制御感度は、周波数
の低い場合は小さく、周波数が高い場合は大きくする。
ＶＣＯ３−１の制御感度が変化しないときは、周波数が
低い場合はループゲインが大きく、周波数が高い場合は
ループゲインが小さいが、ＶＣＯ３−１の制御感度を変
化させることにより、周波数が変わってもループゲイン
を一定にすることができる。
が、高いチャンネルから低いチャンネルにわたり広い場
合、チャンネルが変わってもループゲインが変化しない
ようにする。 【構成】 感度可変ＶＣＯ３−１の制御感度は、周波数
の低い場合は小さく、周波数が高い場合は大きくする。
ＶＣＯ３−１の制御感度が変化しないときは、周波数が
低い場合はループゲインが大きく、周波数が高い場合は
ループゲインが小さいが、ＶＣＯ３−１の制御感度を変
化させることにより、周波数が変わってもループゲイン
を一定にすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、ＰＬＬ周波数シンセサ
イザに関するもので、特に無線通信機の局部発振信号発
生器に使用すると有用なものである。
イザに関するもので、特に無線通信機の局部発振信号発
生器に使用すると有用なものである。
【０００２】
【従来の技術】図７は、最も単純化した従来のＰＬＬ周
波数シンセサイザのブロック図である。
波数シンセサイザのブロック図である。
【０００３】位相比較器１は、ローパスフィルタ（ＬＰ
Ｆ）２と電圧制御発振器（ＶＣＯ）３とプログラマブル
デバイダ４と共にループを形成しフェーズロックループ
（ＰＬＬ）回路を構成している。プログラマブルデバイ
ダ４に分周のデータ１／Ｎを設定し、ここからの信号を
位相比較器１において基準周波数の信号と比較すること
により、ＶＣＯ３からの発振周波数を基準周波数の整数
倍に設定することができる。
Ｆ）２と電圧制御発振器（ＶＣＯ）３とプログラマブル
デバイダ４と共にループを形成しフェーズロックループ
（ＰＬＬ）回路を構成している。プログラマブルデバイ
ダ４に分周のデータ１／Ｎを設定し、ここからの信号を
位相比較器１において基準周波数の信号と比較すること
により、ＶＣＯ３からの発振周波数を基準周波数の整数
倍に設定することができる。
【０００４】図７の場合、発振周波数ｆ0 は、次の式に
より決まる。
より決まる。
【０００５】
【数１】
【０００６】基準周波数の信号（以下基準信号という）
に、水晶発振器の信号またはそれを分周したもの等の安
定なものを使うことで、発振周波数が安定化される。
に、水晶発振器の信号またはそれを分周したもの等の安
定なものを使うことで、発振周波数が安定化される。
【０００７】デジタル通信用の通信機の局部発振器にＰ
ＬＬ周波数シンセサイザを応用する場合には、その出力
のフェーズノイズが少ないことが必要になることがあ
る。フェーズノイズとは、信号の位相成分に含まれるノ
イズのことである。フェーズノイズのレベルは、信号を
周波数軸で見た場合のキャリア周波数からのオフセット
周波数とその点における１Ｈｚ当りのレベルとの比で表
現される。単位はｄＢｃ／Ｈｚとなる。
ＬＬ周波数シンセサイザを応用する場合には、その出力
のフェーズノイズが少ないことが必要になることがあ
る。フェーズノイズとは、信号の位相成分に含まれるノ
イズのことである。フェーズノイズのレベルは、信号を
周波数軸で見た場合のキャリア周波数からのオフセット
周波数とその点における１Ｈｚ当りのレベルとの比で表
現される。単位はｄＢｃ／Ｈｚとなる。
【０００８】一般に、ＶＣＯのフェーズノイズは悪く、
デジタル通信の用途等ではそのままでは使えない。しか
し、ＰＬＬ周波数シンセサイザを使うことにより、フェ
ーズノイズが改善される。これは、基準となる安定な
点、すなわち、フェーズノイズの少ない水晶発振器等に
よる基準信号により、ＶＣＯの信号が比較され、基準信
号の位相と一致するように制御されるために、位相が安
定することによる。
デジタル通信の用途等ではそのままでは使えない。しか
し、ＰＬＬ周波数シンセサイザを使うことにより、フェ
ーズノイズが改善される。これは、基準となる安定な
点、すなわち、フェーズノイズの少ない水晶発振器等に
よる基準信号により、ＶＣＯの信号が比較され、基準信
号の位相と一致するように制御されるために、位相が安
定することによる。
【０００９】ＰＬＬにはその安定性のためにＬＰＦ２が
入っている。このためフェーズノイズの改善効果は、Ｐ
ＬＬのループ帯域幅以下のオフセット周波数について働
く。
入っている。このためフェーズノイズの改善効果は、Ｐ
ＬＬのループ帯域幅以下のオフセット周波数について働
く。
【００１０】図８は、フェーズノイズの改善効果を示す
模式図である。縦軸はフェーズノイズを示し、横軸はオ
フセット周波数を示す。曲線ａはＶＣＯのみの場合の特
性であるが、曲線ｂはＬＰＦによるＰＬＬの特性の変化
を示す。
模式図である。縦軸はフェーズノイズを示し、横軸はオ
フセット周波数を示す。曲線ａはＶＣＯのみの場合の特
性であるが、曲線ｂはＬＰＦによるＰＬＬの特性の変化
を示す。
【００１１】ＰＬＬのループ帯域内のフェーズノイズを
決める要因として、次の２点が考えられる。
決める要因として、次の２点が考えられる。
【００１２】（１） 基準信号のフェーズノイズ （２） 位相比較器のノイズ 基準信号は、一般にフェーズノイズが非常に少ないもの
が使われるが、全く無いわけではない。これによるフェ
ーズノイズθ1 は、次の式により見積もることができ
る。
が使われるが、全く無いわけではない。これによるフェ
ーズノイズθ1 は、次の式により見積もることができ
る。
【００１３】
【数２】
【００１４】この式から、フェーズノイズを少なくする
には、基準信号のフェーズノイズを少なくすることおよ
び基準信号の周波数を高くすればよいことがわかる。
には、基準信号のフェーズノイズを少なくすることおよ
び基準信号の周波数を高くすればよいことがわかる。
【００１５】位相比較器で発生するノイズも、同様にＰ
ＬＬのフェーズノイズを悪化させる。
ＬＬのフェーズノイズを悪化させる。
【００１６】
【発明が解決しようとする課題】ＰＬＬ周波数シンセサ
イザは、プログラマブルデバイダ４に設定する値によ
り、いろいろな周波数を出力することができる。たとえ
ば、衛星通信の室内ユニット（以下ＩＤＵという）の第
１局部発振器に使う場合、周波数の変化幅が非常に広く
なる。ＩＤＵの入力周波数が９５０ＭＨｚ〜１７００Ｍ
Ｈｚ，中間周波数ＩＦが１４０ＭＨｚとすると、第１局
部発振器の周波数は、１０９０ＭＨｚ〜１８４０ＭＨｚ
となり、ハイチャンネル（Ｈｉ−ｃｈ）の周波数は、ロ
ーチャンネル（Ｌｏ−ｃｈ）の２倍近くになってしま
う。このとき、プログラマブルデバイダ４の分周比Ｎも
２倍近く変化する。
イザは、プログラマブルデバイダ４に設定する値によ
り、いろいろな周波数を出力することができる。たとえ
ば、衛星通信の室内ユニット（以下ＩＤＵという）の第
１局部発振器に使う場合、周波数の変化幅が非常に広く
なる。ＩＤＵの入力周波数が９５０ＭＨｚ〜１７００Ｍ
Ｈｚ，中間周波数ＩＦが１４０ＭＨｚとすると、第１局
部発振器の周波数は、１０９０ＭＨｚ〜１８４０ＭＨｚ
となり、ハイチャンネル（Ｈｉ−ｃｈ）の周波数は、ロ
ーチャンネル（Ｌｏ−ｃｈ）の２倍近くになってしま
う。このとき、プログラマブルデバイダ４の分周比Ｎも
２倍近く変化する。
【００１７】ＰＬＬのオープンループゲインは、次の式
で表わされる。
で表わされる。
【００１８】
【数３】
【００１９】また、ＰＬＬの応答特性を決める自然周波
数Ｗｎと、ダンピング定数ζは、次の式のようにループ
ゲインＫにより変化する。
数Ｗｎと、ダンピング定数ζは、次の式のようにループ
ゲインＫにより変化する。
【００２０】
【数４】
【００２１】これらのことから、分周比Ｎが大きく変化
すると、ループゲインＫが変化し、これにより、自然周
波数Ｗｎや、ダンピング定数ζが変化する。この影響に
より、周波数の変化幅が大きいＰＬＬ周波数シンセサイ
ザでは、フェーズノイズの波形が、チャンネルにより変
化してしまう。これにより、すべてのチャンネルで最適
なフェーズノイズ特性を得ることができない、という問
題があった。
すると、ループゲインＫが変化し、これにより、自然周
波数Ｗｎや、ダンピング定数ζが変化する。この影響に
より、周波数の変化幅が大きいＰＬＬ周波数シンセサイ
ザでは、フェーズノイズの波形が、チャンネルにより変
化してしまう。これにより、すべてのチャンネルで最適
なフェーズノイズ特性を得ることができない、という問
題があった。
【００２２】図９はその特性の一例を示すものである。
縦軸は、フェーズノイズを示し、横軸は周波数を示す。
細い実線の曲線は最も低いチャンネルに対する特性であ
り、太い実線の曲線は最も高いチャンネルに対する特性
である。いずれも中間のチャンネルに対する点線で示し
た曲線の特性に比較して悪い。これは、ＬＰＦのフィル
タ定数を、中間のチャンネルに合わせて設計しているた
めである。
縦軸は、フェーズノイズを示し、横軸は周波数を示す。
細い実線の曲線は最も低いチャンネルに対する特性であ
り、太い実線の曲線は最も高いチャンネルに対する特性
である。いずれも中間のチャンネルに対する点線で示し
た曲線の特性に比較して悪い。これは、ＬＰＦのフィル
タ定数を、中間のチャンネルに合わせて設計しているた
めである。
【００２３】図９のように、波形が変化する理由は、チ
ャンネルによって分周比Ｎが変化することにより、ルー
プゲインが大きく変化するためであると考えられる。
ャンネルによって分周比Ｎが変化することにより、ルー
プゲインが大きく変化するためであると考えられる。
【００２４】本発明の目的は、チャンネルが変わって
も、ループゲインが変化しないようにすることにある。
も、ループゲインが変化しないようにすることにある。
【００２５】
【課題を解決するための手段】本発明においては、位相
比較器と電圧制御発振器とプログラマブルデバイダとよ
りなるＰＬＬにおいて、ループの感度を設定周波数に応
じて変化させ、利得を均一ならしめるようにした。
比較器と電圧制御発振器とプログラマブルデバイダとよ
りなるＰＬＬにおいて、ループの感度を設定周波数に応
じて変化させ、利得を均一ならしめるようにした。
【００２６】
【作用】本発明は、以上のような構成であるから、ＰＬ
Ｌの感度は、設定周波数に応じて変化する。したがっ
て、チャンネルが変わっても、ループゲインの変化を防
止できる。ループゲインを均一にするには、式３で示さ
れるように、プログラマブルデバイダの分周比Ｎに応じ
て、位相比較器およびＶＣＯの感度を別々にまたは同時
に変化させることによって実現できる。
Ｌの感度は、設定周波数に応じて変化する。したがっ
て、チャンネルが変わっても、ループゲインの変化を防
止できる。ループゲインを均一にするには、式３で示さ
れるように、プログラマブルデバイダの分周比Ｎに応じ
て、位相比較器およびＶＣＯの感度を別々にまたは同時
に変化させることによって実現できる。
【００２７】
【実施例】図１は、ＶＣＯの制御感度を可変する場合の
一例のブロック図である。
一例のブロック図である。
【００２８】これは、図７の従来のＰＬＬ周波数シンセ
サイザとほぼ同様であるが、図１のＶＣＯ３−１の制御
感度はチャンネルにより変化する。ＶＣＯの制御電圧
は、一般に、低い周波数で低い電圧に、高い周波数で高
い電圧になる。この電圧を利用して、周波数を検出し、
これによりＶＣＯ３−１の制御感度が変化する。周波数
が低い場合、式３のＮが小さくなり、ループゲインＫは
大きくなる。これを補正するように、ＶＣＯ３−１の制
御感度を小さくする。
サイザとほぼ同様であるが、図１のＶＣＯ３−１の制御
感度はチャンネルにより変化する。ＶＣＯの制御電圧
は、一般に、低い周波数で低い電圧に、高い周波数で高
い電圧になる。この電圧を利用して、周波数を検出し、
これによりＶＣＯ３−１の制御感度が変化する。周波数
が低い場合、式３のＮが小さくなり、ループゲインＫは
大きくなる。これを補正するように、ＶＣＯ３−１の制
御感度を小さくする。
【００２９】周波数が高い場合はこの逆である。こうす
ることにより、周波数が変わっても、ループゲインが一
定になる。その具体例は、後述の図３に示される。
ることにより、周波数が変わっても、ループゲインが一
定になる。その具体例は、後述の図３に示される。
【００３０】図２は、感度が変化するＶＣＯの特性の一
例であって、縦軸はＶＣＯの発振周波数であり、横軸は
ＶＣＯの制御電圧である。この図からわかるように特性
カーブを曲げることで、感度を可変にすることができ
る。また、図１の破線で示すように、設定データから直
接ＶＣＯ３−１の感度を変化させてもよい。
例であって、縦軸はＶＣＯの発振周波数であり、横軸は
ＶＣＯの制御電圧である。この図からわかるように特性
カーブを曲げることで、感度を可変にすることができ
る。また、図１の破線で示すように、設定データから直
接ＶＣＯ３−１の感度を変化させてもよい。
【００３１】図３は、感度可変ＶＣＯの最も簡単な実施
例である。ＶＣＯ３−１の入力部に、ＬＰＦ２に接続さ
れる抵抗Ｒ１と、接地に接続されるダイオードＤ１，抵
抗Ｒ２，および定電圧源Ｖ１よりなる回路とを設ける。
これらより構成される折れ線近似回路により、ＶＣＯ３
−１の制御感度を変えている。同図中に、破線で示すよ
うに、ダイオードＤ２，抵抗Ｒ３，定電圧源Ｖ２よりな
る折れ線近似回路を複数使用し、近似の精度を上げるこ
とができる。
例である。ＶＣＯ３−１の入力部に、ＬＰＦ２に接続さ
れる抵抗Ｒ１と、接地に接続されるダイオードＤ１，抵
抗Ｒ２，および定電圧源Ｖ１よりなる回路とを設ける。
これらより構成される折れ線近似回路により、ＶＣＯ３
−１の制御感度を変えている。同図中に、破線で示すよ
うに、ダイオードＤ２，抵抗Ｒ３，定電圧源Ｖ２よりな
る折れ線近似回路を複数使用し、近似の精度を上げるこ
とができる。
【００３２】ＬＰＦの出力電圧Ｖ0 が、定電圧源Ｖ１よ
り低い場合は、ダイオードＤ１が導通し、抵抗Ｒ１と抵
抗Ｒ２により分圧され、感度がＶＣＯの制御感度のＲ２
／（Ｒ１＋Ｒ２）倍となり小さくなる。ＬＰＦの出力電
圧Ｖ0 が定電圧源Ｖ１より大きい場合は、ダイオードＤ
１が導通せず、ＶＣＯの制御感度は変化しない。
り低い場合は、ダイオードＤ１が導通し、抵抗Ｒ１と抵
抗Ｒ２により分圧され、感度がＶＣＯの制御感度のＲ２
／（Ｒ１＋Ｒ２）倍となり小さくなる。ＬＰＦの出力電
圧Ｖ0 が定電圧源Ｖ１より大きい場合は、ダイオードＤ
１が導通せず、ＶＣＯの制御感度は変化しない。
【００３３】図４は、その特性を示すものである。縦軸
は発振周波数であり、横軸はＬＰＦの出力電圧である。
破線はＶＣＯ単体の場合であり、実線は折れ線近似回路
を１段負荷した場合である。この図からわかるように、
ＬＰＦの出力電圧Ｖ0 は、負の領域まで必要とするが、
ＬＰＦにオペアンプ等を利用したアクティブフィルタを
使っている場合は、問題にならない。
は発振周波数であり、横軸はＬＰＦの出力電圧である。
破線はＶＣＯ単体の場合であり、実線は折れ線近似回路
を１段負荷した場合である。この図からわかるように、
ＬＰＦの出力電圧Ｖ0 は、負の領域まで必要とするが、
ＬＰＦにオペアンプ等を利用したアクティブフィルタを
使っている場合は、問題にならない。
【００３４】図５は、図３および図４の折れ線近似回路
１段の場合のフェーズノイズ特性を示す。これは、従来
例の図９に対応するものである。ＶＣＯ３−１の感度を
２段階に変化させただけであるが、図９の従来例の特性
と比較し、フェーズノイズの最悪値が改善されている。
さらに改善するには、ダイオード，抵抗等よりなる折れ
線近似回路を増加することで対応できる。
１段の場合のフェーズノイズ特性を示す。これは、従来
例の図９に対応するものである。ＶＣＯ３−１の感度を
２段階に変化させただけであるが、図９の従来例の特性
と比較し、フェーズノイズの最悪値が改善されている。
さらに改善するには、ダイオード，抵抗等よりなる折れ
線近似回路を増加することで対応できる。
【００３５】位相比較器の感度を可変とするには、電源
電圧をＶDDとすると、位相比較器の感度がＶDD／４πで
示されることから、ＶDDを可変することで実現できる。
電圧をＶDDとすると、位相比較器の感度がＶDD／４πで
示されることから、ＶDDを可変することで実現できる。
【００３６】図６は、位相比較器の感度を可変する場合
の一例のブロック図である。図７の従来例と異なるとこ
ろは、位相比較器１−１が感度可変とされていることで
ある。周波数は、破線（１）または（２）で示すよう
に、ＶＣＯ３の制御電圧または設定データから検出し、
これによって、位相比較器１−１の電源電圧を変化させ
て、位相比較器１−１の感度を変化させる。
の一例のブロック図である。図７の従来例と異なるとこ
ろは、位相比較器１−１が感度可変とされていることで
ある。周波数は、破線（１）または（２）で示すよう
に、ＶＣＯ３の制御電圧または設定データから検出し、
これによって、位相比較器１−１の電源電圧を変化させ
て、位相比較器１−１の感度を変化させる。
【００３７】周波数が低い場合、式３のＮが小さい。し
たがってループゲインを一定にするため、位相比較器１
−１の感度も小さくする。周波数が高い場合は、この逆
である。これにより周波数が変わっても、ループゲイン
が一定になる。この方法では、ダイオード，抵抗，定電
圧源等が不要になるので、ＩＣ化に適している。
たがってループゲインを一定にするため、位相比較器１
−１の感度も小さくする。周波数が高い場合は、この逆
である。これにより周波数が変わっても、ループゲイン
が一定になる。この方法では、ダイオード，抵抗，定電
圧源等が不要になるので、ＩＣ化に適している。
【００３８】
【発明の効果】本発明は以上のような構成であるから、
ＰＬＬ周波数シンセサイザの使用周波数範囲が、高いチ
ャンネルから低いチャンネルにわたり、チャンネルが変
わってもループゲインが変化しない。
ＰＬＬ周波数シンセサイザの使用周波数範囲が、高いチ
ャンネルから低いチャンネルにわたり、チャンネルが変
わってもループゲインが変化しない。
【図１】本発明の一実施例のブロック図である。
【図２】図１の実施例における感度可変ＶＣＯの特性曲
線である。
線である。
【図３】感度可変ＶＣＯにするための回路の回路図であ
る。
る。
【図４】感度可変ＶＣＯの特性図である。
【図５】本発明の一実施例におけるフェーズノイズの特
性図である。
性図である。
【図６】本発明の他の実施例のブロック図である。
【図７】従来のＰＬＬ周波数シンセサイザのブロック図
である。
である。
【図８】ＶＣＯにＬＰＦを負荷した場合の模式図であ
る。
る。
【図９】従来のＰＬＬ周波数シンセサイザのフェーズノ
イズ特性図である。
イズ特性図である。
１，１−１ 位相比較器 ２ ＬＰＦ ３，３−１ ＶＣＯ ４ プログラマブルデバイダ
Claims (1)
- 【請求項１】 位相比較器と、電圧制御発振器と、プロ
グラマブルデバイダとよりなるループを有し、ループの
感度を設定周波数に応じて変化させ、利得を均一ならし
めることを特徴とするＰＬＬ周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264897A JP2911269B2 (ja) | 1991-10-14 | 1991-10-14 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3264897A JP2911269B2 (ja) | 1991-10-14 | 1991-10-14 | Ｐｌｌ周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05110432A true JPH05110432A (ja) | 1993-04-30 |
| JP2911269B2 JP2911269B2 (ja) | 1999-06-23 |
Family
ID=17409744
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3264897A Expired - Fee Related JP2911269B2 (ja) | 1991-10-14 | 1991-10-14 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2911269B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173936A (ja) * | 2004-12-15 | 2006-06-29 | Nec Corp | 電圧制御発振器及びそれを用いたｐｌｌ回路並びに周波数変調器 |
| WO2006092855A1 (ja) * | 2005-03-02 | 2006-09-08 | Mitsubishi Denki Kabushiki Kaisha | 電圧制御発振器 |
| JP2011135381A (ja) * | 2009-12-24 | 2011-07-07 | Fujitsu Ltd | Ｐｌｌ回路および通信装置 |
-
1991
- 1991-10-14 JP JP3264897A patent/JP2911269B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173936A (ja) * | 2004-12-15 | 2006-06-29 | Nec Corp | 電圧制御発振器及びそれを用いたｐｌｌ回路並びに周波数変調器 |
| WO2006092855A1 (ja) * | 2005-03-02 | 2006-09-08 | Mitsubishi Denki Kabushiki Kaisha | 電圧制御発振器 |
| WO2006092890A1 (ja) * | 2005-03-02 | 2006-09-08 | Mitsubishi Denki Kabushiki Kaisha | 電圧制御発振器 |
| JPWO2006092890A1 (ja) * | 2005-03-02 | 2008-08-07 | 三菱電機株式会社 | 電圧制御発振器 |
| JP4607176B2 (ja) * | 2005-03-02 | 2011-01-05 | 三菱電機株式会社 | 電圧制御発振器 |
| JP2011135381A (ja) * | 2009-12-24 | 2011-07-07 | Fujitsu Ltd | Ｐｌｌ回路および通信装置 |
| US8686797B2 (en) | 2009-12-24 | 2014-04-01 | Fujitsu Limited | Phase locked loop circuit and communication device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2911269B2 (ja) | 1999-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180377B1 (en) | Method and apparatus for a hybrid phase lock loop frequency synthesizer | |
| JP4742219B2 (ja) | 電圧制御発振器プリセット回路 | |
| US6137368A (en) | Frequency synthesizer with constant loop characteristics | |
| US6940359B2 (en) | PLL frequency synthesizer using charge pump | |
| US7978013B2 (en) | Phase synchronizing circuit | |
| JPS6349935B2 (ja) | ||
| US20020044025A1 (en) | Low noise frequency modulator having variable carrier frequency | |
| JP2007060669A (ja) | パルス発生器、光ディスク書き込み装置およびチューナ | |
| JPH05110432A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JP2001320235A (ja) | 電圧制御発振器 | |
| US4384365A (en) | Superheterodyne receiver frequency tracking circuit | |
| US5406631A (en) | Stereo signal demodulator circuit and stereo signal demodulator using the same | |
| US6392497B1 (en) | Phase-locked loop circuit with high lock speed and stability | |
| US6784752B2 (en) | Post-silicon phase offset control of phase locked loop input receiver | |
| JP3326286B2 (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH11251902A (ja) | Ｐｌｌ回路 | |
| JPH0191531A (ja) | 位相固定ループ回路に関する改良 | |
| CA1327064C (en) | Phase-locked loop circuit | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| KR860000270B1 (ko) | Pll 회로 | |
| JPH0722841A (ja) | 電圧制御発振器 | |
| JPH0733467Y2 (ja) | ディジタル位相同期ループ回路 | |
| JPH0529933A (ja) | 位相同期発振装置 | |
| JPH0786934A (ja) | 周波数シンセサイザ | |
| JPH0537370A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990323 |
|
| LAPS | Cancellation because of no payment of annual fees |