JP2006173936A - 電圧制御発振器及びそれを用いたpll回路並びに周波数変調器 - Google Patents
電圧制御発振器及びそれを用いたpll回路並びに周波数変調器 Download PDFInfo
- Publication number
- JP2006173936A JP2006173936A JP2004362131A JP2004362131A JP2006173936A JP 2006173936 A JP2006173936 A JP 2006173936A JP 2004362131 A JP2004362131 A JP 2004362131A JP 2004362131 A JP2004362131 A JP 2004362131A JP 2006173936 A JP2006173936 A JP 2006173936A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- controlled oscillator
- control
- frequency
- voltage conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 複数の周波数帯域を出力周波数帯域とすることができる電圧制御発振器1において、その電圧制御発振部3の前段に電圧変換部2を設け、制御部4が、電圧制御発振器1の周波数制御電圧S1−出力周波数S2変換特性を線形とすると共に電圧制御発振器1の出力周波数帯域それぞれにおける上記変換特性の傾きを略同一とすべく、出力周波数帯指定信号S3により指定される周波数帯域に応じて電圧変換部2の電圧変換特性を制御する。
【選択図】 図1
Description
その理由は、電圧−周波数変換特性が線形でないため、電圧−周波数変換感度が電圧値により変化する。この値がPLLのループゲインと比例関係にあるため、大きな値をとった場合ループの位相余裕,ゲイン余裕が小さくなり、さらにはループが発振を起こす。
その理由は、上記のようなループの不安定化を避けるため、PLL回路に用いる場合、最悪条件である電圧−周波数変換感度が最大の場合でも十分な位相余裕、ゲイン余裕を持つようにPLLを設計する。しかしその代償として、電圧−周波数変換感度が標準状態では相対的にループゲインが低い値となる。その結果、ループ引き込み時間が長くなる。
その理由は、上記のようなループの不安定化を避けるため、PLL回路に用いる場合、最悪条件である電圧−周波数変換感度が最大の場合でも十分な位相余裕、ゲイン余裕を持つようにPLLを設計する。しかしその代償として、電圧−周波数変換感度が標準状態では相対的にループゲインが低い値となる。ループゲインはPLLの位相雑音抑圧帯域幅と比例関係にあるため、結果的にPLLの位相雑音抑圧帯域幅が広くとれない。
その理由は、一般的に周波数変調による信号伝送は、変調特性定義が容易であることから、信号振幅(一般的には電圧)変化と周波数変化が比例関係にある線形変換が用いられる。周波数変調器が非線形変換を行った場合、復調器が線形復調を行っても、変調器入力振幅波形と復調器出力振幅波形は相似関係でなくなり、波形歪みが生じる。
その理由は、一般に電圧−周波数変換はリアクタンス制御素子であるバラクタダイオードを用いて行われるが、バラクタダイオードは半導体であるため温度変化に伴う特性変化が大きく、その結果電圧−周波数変換の非線形特性が温度によって大きく変化する。
その理由は、電圧−周波数変換特性は複数の電圧制御発振器間でばらつく。その結果、特定の電圧制御発振器が大きな電圧−周波数変換感度値をとった場合ループの位相余裕、ゲイン余裕が小さくなり、さらにはループが発振を起こす。
その理由は、上記のループの不安定化を避けるため、PLL回路に用いる場合、複数の電圧制御発振器のばらつき込みで電圧−周波数変換感度が最大の場合でも十分な位相余裕、ゲイン余裕を持つようにPLLを設計する。しかしその代償として、電圧−周波数変換感度が標準状態では相対的にループゲインが低い値となる。その結果、ループ引き込み時間が長くなる。
その理由は、上記のループの不安定化を避けるため、PLL回路に用いる場合、複数の電圧制御発振器のばらつき込みで電圧−周波数変換感度が最大の場合でも十分な位相余裕、ゲイン余裕を持つようにPLLを設計する。しかしその代償として、電圧−周波数変換感度が標準状態では相対的にループゲインが低い値となる。ループゲインはPLLの位相雑音抑圧帯域幅と比例関係にあるため、結果的にPLLの位相雑音抑圧帯域幅が広くとれない。
その理由は、電圧−周波数変換特性は電圧制御発振器の出力周波数設定内部素子切り替えで変動する。その結果、特定の出力周波数設定内部素子設定時に大きな電圧−周波数変換感度値となった場合ループの位相余裕、ゲイン余裕が小さくなり、さらにはループが発振を起こす。
その理由は、前記のループの不安定化を避けるため、PLL回路に用いる場合、出力周波数設定内部素子切り替え時、電圧−周波数変換感度が最大の場合でも十分な位相余裕,ゲイン余裕を持つようにPLLを設計する。しかしその代償として、電圧−周波数変換感度が標準状態では相対的にループゲインが低い値となる。その結果、ループ引き込み時間が長くなる。
その理由は、前記のループの不安定化を避けるため、PLL回路に用いる場合、出力周波数設定内部素子切り替え時、電圧−周波数変換感度が最大の場合でも十分な位相余裕,ゲイン余裕を持つようにPLL回路を設計する。しかしその代償として、電圧−周波数変換感度が標準状態では相対的にループゲインが低い値となる。ループゲインはPLLの位相雑音抑圧帯域幅と比例関係にあるため、結果的にPLLの位相雑音抑圧帯域幅が広くとれない。
また、前記電圧制御発振器において、前記制御手段は、前記複数の電圧制御発振手段それぞれの前記制御電圧−出力周波数変換特性を線形とすると共にその傾きを互いに略同一にすべく、前記指定された周波数帯域に応じて前記制御電圧を変換することを特徴とする。
また、前記電圧制御発振器において、前記制御手段は、前記電圧制御発振手段の出力可能な周波数の帯域それぞれにおける前記電圧制御発振手段の前記制御電圧−出力周波数変換特性を線形とすると共にその傾きを互いに略同一にすべく、前記指定された周波数帯域に応じて前記制御電圧を変換することを特徴とする。
その理由は、電圧制御発振器の周波数制御電圧−出力周波数特性を線形に保つよう補償したことにより、PLL回路に使用した時に出力周波数によらずループゲインを一定に保つことができるためである。
その理由は、電圧制御発振器の周波数制御電圧−出力周波数特性を線形に保つよう補償したことにより、PLL回路に使用した時に出力周波数によらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
その理由は、電圧制御発振器の周波数制御電圧−出力周波数特性を線形に保つよう補償したことにより、PLL回路に使用した時に出力周波数によらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
その理由は、電圧制御発振器の周波数制御電圧−出力周波数特性を線形に保つよう補償したためである。
その理由は、温度を検出し、温度により最適な周波数制御電圧−出力周波数特性を設定できるためである。
その理由は、複数の電圧制御発振器の周波数制御電圧−出力周波数特性ばらつきを抑えるよう補償したことにより、PLL回路に使用した時に電圧制御発振器のばらつきによらずループゲインを一定に保つことができるためである。
その理由は、複数の電圧制御発振器の周波数制御電圧−出力周波数特性ばらつきを抑えるよう補償したことにより、PLL回路に使用した時に電圧制御発振器のばらつきによらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
その理由は、複数の電圧制御発振器の周波数制御電圧−出力周波数特性ばらつきを抑えるよう補償したことにより、PLL回路に使用した時に電圧制御発振器のばらつきによらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
その理由は、複数の出力周波数設定内部素子を切り替えたときの周波数制御電圧−出力周波数特性ばらつきを抑えるよう補償したことにより、PLL回路に使用した時に前記ばらつきによらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
その理由は、複数の出力周波数設定内部素子を切り替えたときの周波数制御電圧−出力周波数特性ばらつきを抑えるよう補償したことにより、PLL回路に使用した時に前記ばらつきによらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
その理由は、複数の出力周波数設定内部素子を切り替えたときの周波数制御電圧−出力周波数特性ばらつきを抑えるよう補償したことにより、PLL回路に使用した時に前記ばらつきによらずループゲインを一定に保つことができ、その結果位相余裕やゲイン余裕を確保しつつループゲインを高く設定できるためである。
2,14,18 電圧変換部
3 電圧制御発振部
4,15,19 制御部
5 温度検出部
6,21 非線形電圧変換回路
7−1,7−2,22−1,22−2 線形電圧変換回路
8 非線形電圧変換部
9−1〜9−3 非線形電圧変換特性設定素子
10,30,40 切り替え器
11 線形電圧変換部
12−1〜12−3 線形電圧変換特性設定素子
16 電圧変換特性設定回路
20−1〜20−3 電圧変換回路群
24 電圧変換パラメータ情報信号生成回路
25 周波数設定回路
26 分周器
27 周波数位相比較器
28 ループフィルター
Claims (15)
- 制御電圧に応じて発振周波数が変化する複数の電圧制御発振手段を含み、指定された周波数帯域の周波数を出力可能な前記電圧制御発振手段を選択するようにした電圧制御発振器であって、
前記指定された周波数帯域に応じて前記制御電圧を変換する制御手段を含むことを特徴とする電圧制御発振器。 - 前記制御手段は、前記複数の電圧制御発振手段それぞれの前記制御電圧−出力周波数変換特性を線形とすると共にその傾きを互いに略同一にすべく、前記指定された周波数帯域に応じて前記制御電圧を変換することを特徴とする請求項1記載の電圧制御発振器。
- 複数の周波数調整素子を有し制御電圧に応じて発振周波数が変化する電圧制御発振手段を含み、指定された周波数帯域に対応する前記周波数調整素子を選択することにより前記電圧制御発振手段の出力可能な周波数の帯域を前記指定された周波数帯域に切替えるようにした電圧制御発振器であって、
前記指定された周波数帯域に応じて前記制御電圧を変換する制御手段を含むことを特徴とする電圧制御発振器。 - 前記制御手段は、前記電圧制御発振手段の出力可能な周波数の帯域それぞれにおける前記電圧制御発振手段の前記制御電圧−出力周波数変換特性を線形とすると共にその傾きを互いに略同一にすべく、前記指定された周波数帯域に応じて前記制御電圧を変換することを特徴とする請求項3記載の電圧制御発振器。
- 前記制御手段は、前記制御電圧を制御信号に応じて変換して前記電圧制御発振手段に出力する電圧変換部と、前記指定された周波数帯域に応じて前記電圧変換部の電圧変換特性を制御するための前記制御信号を生成出力する制御部とを有することを特徴とする請求項1〜4いずれか記載の電圧制御発振器。
- 前記電圧変換部は、線形の電圧変換特性を有し前記制御電圧を前記制御信号に応じて変換する線形電圧変換回路と、非線形の電圧変換特性を有し前記線形電圧変換回路の出力電圧を前記制御信号に応じて変換する非線形電圧変換回路と、線形の電圧変換特性を有し前記非線形電圧変換回路の出力電圧を前記制御信号に応じて変換して前記電圧制御発振手段に出力する線形電圧変換回路とを有し、前記制御部は、前記指定された周波数帯域に応じて前記制御信号を前記電圧変換回路各々毎に生成出力することを特徴とする請求項5記載の電圧制御発振器。
- 前記制御部は、前記指定された周波数帯域の情報を基に、前記電圧変換部の電圧変換特性を制御するための前記制御信号を演算により生成して前記電圧変換部に出力することを特徴とする請求項5または6記載の電圧制御発振器。
- 前記制御部は、前記指定された周波数帯域の情報を入力として前記電圧変換部の電圧変換特性を制御するための前記制御信号を前記電圧変換部に出力するテーブルを有することを特徴とする請求項5または6記載の電圧制御発振器。
- 前記電圧変換部は、前記電圧変換部の電圧変換特性を制御するための前記制御信号を出力するテーブルを有し、前記制御部は、前記制御信号の出力に代えて、前記指定された周波数帯域の情報を基に前記テーブルの読出しアドレスを指定する信号を前記テーブルに出力することを特徴とする請求項5または6記載の電圧制御発振器。
- 前記演算に用いるパラメータは外部より設定可能であることを特徴とする請求項7記載の電圧制御発振器。
- 前記テーブルに用いるパラメータは外部より設定可能であることを特徴とする請求項8または9記載の電圧制御発振器。
- 前記指定された周波数帯域は、外部より入力される周波数帯指定信号により指定されることを特徴とする請求項1〜11いずれか記載の電圧制御発振器。
- 周囲温度を検出する温度検出手段を含み、前記制御手段は、前記指定された周波数帯域及び前記温度検出手段の出力に応じて前記制御電圧を変換することを特徴とする請求項1〜12いずれか記載の電圧制御発振器。
- 請求項1〜13いずれか記載の電圧制御発振器を有することを特徴とするPLL(Phase−Locked Loop)回路。
- 請求項1〜13いずれか記載の電圧制御発振器を有することを特徴とする周波数変調器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362131A JP2006173936A (ja) | 2004-12-15 | 2004-12-15 | 電圧制御発振器及びそれを用いたpll回路並びに周波数変調器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004362131A JP2006173936A (ja) | 2004-12-15 | 2004-12-15 | 電圧制御発振器及びそれを用いたpll回路並びに周波数変調器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173936A true JP2006173936A (ja) | 2006-06-29 |
Family
ID=36674227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004362131A Pending JP2006173936A (ja) | 2004-12-15 | 2004-12-15 | 電圧制御発振器及びそれを用いたpll回路並びに周波数変調器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006173936A (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224706A (ja) * | 1985-03-29 | 1986-10-06 | Nec Corp | 電圧制御発振器 |
JPH0294065A (ja) * | 1988-09-29 | 1990-04-04 | Canon Inc | エンファシス回路 |
JPH05110432A (ja) * | 1991-10-14 | 1993-04-30 | Sharp Corp | Pll周波数シンセサイザ |
JP2003174322A (ja) * | 2001-12-06 | 2003-06-20 | Kyocera Corp | 電圧制御発振器 |
JP2004048589A (ja) * | 2002-07-15 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP2004072650A (ja) * | 2002-08-09 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 変調機能付き電圧制御発振器 |
JP2004173177A (ja) * | 2002-11-22 | 2004-06-17 | Nec Corp | Pll回路 |
-
2004
- 2004-12-15 JP JP2004362131A patent/JP2006173936A/ja active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61224706A (ja) * | 1985-03-29 | 1986-10-06 | Nec Corp | 電圧制御発振器 |
JPH0294065A (ja) * | 1988-09-29 | 1990-04-04 | Canon Inc | エンファシス回路 |
JPH05110432A (ja) * | 1991-10-14 | 1993-04-30 | Sharp Corp | Pll周波数シンセサイザ |
JP2003174322A (ja) * | 2001-12-06 | 2003-06-20 | Kyocera Corp | 電圧制御発振器 |
JP2004048589A (ja) * | 2002-07-15 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP2004072650A (ja) * | 2002-08-09 | 2004-03-04 | Matsushita Electric Ind Co Ltd | 変調機能付き電圧制御発振器 |
JP2004173177A (ja) * | 2002-11-22 | 2004-06-17 | Nec Corp | Pll回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1982410B1 (en) | Oscillator gain equalization | |
EP2140549B1 (en) | Oscillator signal stabilization | |
US20070152758A1 (en) | PLL frequency synthesizer | |
US20080238495A1 (en) | Frequency synthesizer and wireless communication device utilizing the same | |
JP2005311945A (ja) | Pll回路、無線通信装置及び発振周波数制御方法 | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
KR20080036657A (ko) | 로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템 | |
JP4933635B2 (ja) | Pll回路 | |
JP3563678B2 (ja) | 高周波受信装置 | |
JP2005260866A (ja) | フラクショナルn周波数シンセサイザ装置 | |
JP2001320235A (ja) | 電圧制御発振器 | |
JP2009225438A (ja) | 発振装置 | |
US8995506B2 (en) | Transceiver with sub-sampling based frequency synthesizer | |
JP2006173936A (ja) | 電圧制御発振器及びそれを用いたpll回路並びに周波数変調器 | |
JP2012199761A (ja) | 位相同期回路およびその制御方法 | |
JP2013017037A (ja) | レベル調整装置 | |
US20060114071A1 (en) | Phase locked loop | |
US7116178B2 (en) | Voltage-controlled oscillator with gain proportional to operating frequency | |
JP2004056720A (ja) | 電圧制御発振器並びにそれを用いた高周波受信器及び高周波送信器 | |
JPH10145229A (ja) | Pllシンセサイザ | |
JP2013058904A (ja) | 位相同期回路及びテレビジョン信号受信回路 | |
JP2005210604A (ja) | 周波数シンセサイザ | |
US20230223944A1 (en) | Phase noise performance using multiple resonators with varying quality factors and frequencies | |
JP3556917B2 (ja) | 周波数シンセサイザ | |
JP2002198847A (ja) | 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101214 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110324 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20110617 |