KR20080036657A

KR20080036657A - 로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템

Info

Publication number: KR20080036657A
Application number: KR1020087006890A
Authority: KR
Inventors: 게리 존 발렌타인; 구르칸발 싱 사호타
Original assignee: 콸콤 인코포레이티드
Priority date: 2005-08-24
Filing date: 2006-08-23
Publication date: 2008-04-28
Also published as: JP2011041298A; EP1917718A1; US20070052489A1; JP2009506665A; US7755437B2; CN101292425A; WO2007025030A1

Abstract

실시예들은 위상 동기 루프(PLL) 회로에 관한 것이다. PLL은 적정 주파수로 신호를 출력하는 전압 제어 발진기를 포함한다. 위상 검출기는 전압 제어 발진기로부터의 출력에 접속된다. 위상 검출기는 기준 신호의 위상과 전압 제어 발진기(VCO)로부터 출력된 신호의 위상을 비교한다. 루프 필터는 VCO 및 위상 검출기에 접속된다. 루프 필터는 기준 신호의 위상에 VCO 신호의 위상을 로크하는 로킹 동작 모드를 가진다. 루프 필터는 기준 신호의 위상을 트래킹하기 위하여 VCO 신호의 위상을 조절하는 트래킹 동작 모드로 될 수 있다.

Description

로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템{A PHASE LOCKED LOOP SYSTEM HAVING LOCKING AND TRACKING MODES OF OPERATION}

본 발명은 로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템에 관한 것이다.

오늘날, 셀 전화, 무선 랩탑, 무선능력을 가진 개인휴대단말, WiFi 네트워킹 장비 등과 같은 모든 무선장치는 거의 하나 이상의 동기 위상 루프(PLL) 회로들을 포함한다. 기본적으로, PLL 회로는 정밀하고 안정한 고주파수 신호들을 동기시키거나 또는 생성하기 위하여 사용된다. 전형적으로, PLL 회로에서, 기준 신호는 위상 검출기 또는 위상-주파수 검출기에 입력된다. 위상 검출기는 전압 제어 발진기(VCO)로부터의 출력 신호와 입력 기준 신호를 비교한다. 이들 두개의 신호들간의 위상 차이가 결정되며, 결과적인 차이 신호는 루프 필터에 의하여 처리된다. 루프 필터의 기능은 루프를 안정화시키고 시스템에서 원치않는 잡음을 필터링하는 것이다. 필터링된 신호는 VCO의 동작을 제어하기 위하여 입력된다. 차례로, VCO로부터의 출력은 정수 분할기, 분수 분할기 또는 혼합기를 통해 위상 검출기에 대한 입력으로서 피드백된다. 이러한 피드백 루프는 VCO로부터의 출력을 기준 신호의 출력에 서보(servo)하도록 동작한다. 그 자체적으로, VCO는 불안정하여 주파수 및 위상이 드리프트(drift)되는 경향이 있으며, 이는 매우 바람직하지 않고 매우 큰 문제가 된다. 그러나, VCO 출력 신호를 피드백하고 기준신호에 VCO를 인슬레이빙(enslaving)함으로서, 더 안정하고 정밀한 출력 신호가 달성된다.

정밀하고 안정한 고주파수 신호들을 발생시키는 고유 능력으로 인하여, PLL 회로들은 변조기 및 복조기로부터 인코더 및 디코더까지의 응용 범위 뿐만아니라 제어기 및 고주파수 신호를 사용하는 다른 회로까지의 다양한 응용 범위를 가질 수 있다. 변조기의 경우에, PLL 회로의 하나의 공통적인 응용은 캐리어 신호에 대하여 위상 변조를 적용하는 것을 수반한다. 위상 변조된 캐리어 신호는 처리된후 무선 주파수(RF) 신호로서 무선으로(over-the-air) 전송된다. 전형적으로, 음성 및/또는 데이터 정보를 포함하는 기저대역 I 및 Q 신호는 위상 직교 변조기에 의하여 중간 주파수(IF) 신호로 변환된다. 그 다음에, 이러한 IF 신호는 기준 신호로서 PLL 회로에 입력된다. 초기에, PLL 회로는 기준 IF 신호에 로크(lock)되며, 이후에 기준 IF 신호의 위상을 트래킹(track)한다. 이러한 방식으로, PLL 회로로부터 출력된 고주파수 신호는 IF 신호를 반송하는 정보의 위상에 인슬레이브(enslave)된다. 결과적으로, PLL 회로는 위상 직교 변조기로부터의 기준 IF 신호의 위상에 로크되어 이 위상을 트래킹하면서 IF 신호를 캐리어 신호의 고주파수로 상향 변환하는 중요한 기능들을 수행한다.

이상적으로, PLL 회로는 기준 IF 신호의 위상에 즉시 로크되어 이 위상을 정밀하게 트래킹하는 능력을 가진다. 불행하게도, 이들 두가지 목표는 PLL 회로의 루프 필터에 적용될때 필터 설계와 관련하여 잠재되어 있는 물리적 현상으로 인하 여 서로 상충한다. 보통 타입 2 PLL로 언급되는 PLL 설계의 한 타입은 VCO의 DC 동작점이 넓은 전압 범위에 걸쳐 세팅되도록 한다. 이는 우수한 로킹 성능을 직접 제공하기 때문에 유리하다. 그러나, 타입 2 PLL은 불량한 그룹 지연을 가진다. 그룹 지연은 중요한 주파수에 대한 위상 특징을 한정한다. 타입 2 PLL에 고유한 그룹 지연의 편차는 VCO의 위상이 기준 IF 신호의 위상과 편이되도록 한다. 그러므로, 타입 2 PLL은 일단 로크가 수립되면 IF 신호를 트래킹하기에 적합하지 않다.

보통 타입 1 PLL로서 언급된 PLL 설계의 다른 타입은 타입 2 PLL의 그룹 지연과 비교하여 더 일정한 그룹 지연을 가진다. 이러한 특징은 기준 IF 신호를 트래킹할때 타입 1 PLL을 보다 양호하게 만든다. 그러나, 타입 1 PLL을 사용할때의 단점은 VCO에 DC 동작 전압을 정확하게 세팅하는 것이 어렵다는 점이다. 초기에, 기준 IF 신호는 하나의 위상 주파수에서 시작하는 반면에, VCO 신호는 얼마간 다른 임의 위상 주파수를 가진다. VCO 신호의 위상은 기준 IF 신호의 위상과 매칭되거나 또는 이 위상에 로크되도록 형성되어야 한다. 만일 초기에 이들 두개의 신호의 위상 및 주파수가 멀리 이격되면, 타입 1 PLL에서는 VCO 신호의 위상(및 주파수)이 기준 IF 신호의 위상(및 주파수)과 매칭되도록 하는 것이 곤란하거나 또는 불가능하거나 또는 시간이 많이 소요된다.

따라서, PLL 회로 설계자들은 딜레마(dilemma)에 부딪친다. 다른 한편으로, PLL 회로는 타입 1 PLL을 구현함으로서 설계될 수 있다. 타입 1 PLL을 구현할때의 장점은 우수한 트래킹 성능이다. 단점은 타입 1 PLL이 로킹 기능을 저하시킨다는 점이다. 다른 한편으로, PLL 회로는 타입 2 PLL을 구현함으로서 설계될 수 있다. 타입 2 PLL은 PLL 회로로 하여금 기준 IF 신호에 양호하게 로크되도록 한다. 그러나, 타입 2 PLL을 사용할때의 단점은 타입 2 PLL이 기준 IF 신호를 트래킹하는데 있어서 가장 적합한 필터가 아니라는 점이다.

실시예들은 위상 동기 루프(PLL) 회로에 관한 것이다. PLL은 적정 주파수로 신호를 출력하는 전압 제어 발진기를 포함한다. 위상 검출기는 전압 제어 발진기의 출력에 접속된다. 위상 검출기는 기준 신호의 위상과 전압 제어 발진기(VCO)로부터 출력된 신호의 위상을 비교한다. 루프 필터는 VCO 및 위상 검출기에 접속된다. 루프 필터는 기준 신호의 위상에 VCO 시호의 위상을 로크하는 로킹 동작 모드를 가진다. 루프 필터는 기준 신호의 위상을 트래킹하기 위하여 VCO 신호의 위상을 조절하는 트래킹 동작 모드로 될 수 있다.

본 발명은 동일한 도면부호가 동일한 수단을 나타내는 첨부 도면들을 참조로하여 제한적이 아니라 예시적으로 기술된다.

도 1은 본 발명의 실시예들이 구현될 수 있는 전형적인 위상 변조 송신기를 도시한다.

도 2는 PLL 회로의 동작 블록들을 도시한다.

도 3은 전형적인 타입 1 PLL를 도시한다.

도 4는 전형적인 타입 2 PLL을 도시한다.

도 5는 전형적인 타입 1 및 타입 2 PLL과 연관된 그룹 지연을 도시한 그래프 를 도시한다.

도 6A는 타입 1 및 타입 2 PLL 둘다의 장점을 취하기 위하여 스위치 및 연산 증폭기를 가진 루프 필터의 실시예를 도시한다.

도 6B는 로킹 동작 모드를 위하여 사용되는, 도 6A에 도시된 루프 필터 실시예의 토폴로지를 도시한다.

도 6C는 트래킹 동작 모드를 위하여 사용되는, 도 6B에 도시된 루프 필터 실시예의 토폴로지를 도시한다.

도 7은 두개의 동작 모드를 가진 3차 루프 필터의 실시예를 되시한다.

도 8은 가변 전압 소스를 구현하여 로킹 모드 및 트래킹 모드사이에서 스위칭될 수 있는 PLL의 실시예를 도시한다.

도 9는 디지털 대 아날로그 변환기를 구현하여 로킹 모드 및 트래킹 모드사이에서 스위칭될 수 있는 PLL의 실시예를 도시한다.

본 발명은 로킹 및 트래킹 동작 모드를 가진 위상 동기 루프 회로에 대한 방법 및 시스템에 관한 것이다.

도 1은 본 발명의 실시예들이 구현될 수 있는 전형적인 위상 변조 송신기를 도시한다. 음성 및/또는 데이터 정보를 포함하는 기저대역 I 및 Q 신호들은 위상 직교 변조기(101)에 의하여 중간 주파수(IF) 신호로 변환된다. 이러한 IF 신호는 기준 신호로서 PLL 회로(102)에 입력된다. 이에 기초하여, PLL 회로(102)는 IF 신호를 반송하는 정보에 의하여 변조되는 정밀하고 안정한 고주파수 신호를 생성한 다. PLL 회로(102)로부터의 출력 신호는 기준 신호의 위상에 로킹되어 이 위상을 트래킹한다. 이러한 방식에서, PLL 회로(102)는 위상 직교 변조기(101)로부터의 저주파수 IF 신호에 의하여 효과적으로 위상 변조되는 반면에, PLL 회로는 기준 IF 신호를 캐리어 신호에 적합한 고주파수로 상향 변환한다. PLL 회로(102)로부터의 출력은 증폭기(103)에 의하여 증폭되며, 안테나(104)를 통해 무선으로(over-the-air) 전송된다. 일 실시예에 있어서 위상 변조가 피드백 경로에 적용될 수 있다는 것에 유의해야 한다.

도 2는 PLL 회로(102)의 동작 블록들을 도시한다. 초기에, 기준 신호는 위상 검출기(201)에 입력된다. 위상 검출기(201)는 전압 제어 발진기(VCO)(203)로부터의 출력 신호와 입력 기준 신호를 비교한다. 이들 두개의 신호간의 위상차가 결정되며 결과적인 차 신호는 루프 필터(202)에 의하여 필터링된다. 루프 필터(202)는 루프를 안정화하며, 시스템에서 원치않는 잡음을 필터링한다. 필터링된 신호는 VCO(203)의 동작을 제어하기 위하여 입력된다. 다음으로, VCO(203)로부터의 출력은 분할기 또는 혼합기(204)를 통해 위상 검출기(201)에 입력으로서 피드백된다. 정수 분할기를 사용할 경우에 VCO 주파수는 정수 인자(integer factor)만큼 감소되며, 분수 분할기를 사용할 경우에 VCO 주파수는 분수 인자(fractional factor)만큼 감소되며, 혼합기를 사용할 경우에 VCO 출력은 VCO로부터 주파수에 대하여 오프셋된 제 2 신호에 의하여 저주파수와 혼합된다. 이러한 피드백 루프는 VCO(203)로부터의 출력을 기준 신호의 출력에 서보(servo)하기 위하여 사용된다. VCO 출력 신호를 피드백하고 기준신호에 VCO(203)를 인슬레이빙(enslaving) 함으로서, 안정하 고 매우 정밀한 출력 신호가 생성된다.

설명을 위하여, 도 3은 전형적인 타입 1 PLL에 사용될 수 있는 루프 필터(302)를 도시한다. 타입 1 및 타입 2가 루프 필터를 포함하는 PLL과 관련된다는 것에 유의해야 한다. 기본적으로, 루프 필터는 개방 루프 전달함수를 통해 PLL이 타입 1인지 또는 타입 2 인지를 좌우한다. 타입 1 PLL에 대하여, PLL의 개방 루프 전달 함수는 대략 원점에서 단일 폴(pole)을 가진다. 타입 2 PLL에 대하여, PLL의 개방 루프 전달함수는 대략 원점에서 두개의 폴을 가진다. 일부 위상 검출기들은 전압 출력(전하 펌프로부터 출력된 전류보다 오히려)을 가지며 이 경우에 동일한 루프 필터가 PLL을 타입 1으로부터 타입 2로 변화시킬 수 있다는 것에 유의해야 한다. 더욱이, 커패시터 누설 전류 및 다른 실제 현상들로 인하여, 폴(들)은 원점을 약간 벗어날 수 있다. 루프 필터(302)는 전하 펌프(301)로부터의 신호를 허용한다. 전하 펌프(301)는 위상 검출기의 부분이다. 전하 펌프(301)로부터의 출력은 전류이다. 타입 1 PLL 필터에 대응하는 루프 필터(302)는 인덕터(L1), 커패시터(C1) 및 저항기(R1)로 구성된다. 인덕터(L1)는 전하 펌프(301) 및 VCO(303)사이에 직렬로 접속된다. 커패시터(C1) 및 저항기(R1)는 인덕터(L1)의 각각의 단부와 접지에 접속된다. 타입 1 루프 필터(302)로부터의 출력은 VCO(303)에 입력으로서 접속된다.

비교로서, 도 4는 전형적인 타입 2 PLL에 사용될 수 있는 루프 필터(401)를 도시한다. 루프 필터(401)는 전하 펌프로부터 신호를 허용한다. 전하 펌프로부터의 출력은 VCO 출력 및 기준 신호사이의 위상차에 대응하는 전류이다. 루프 필 터(401)는 인덕터(L1), 두개의 커패시터(C1, C2) 및 저항기(R1)로 구성된다. 인덕터(L1)는 전하 펌프 및 VCO사이에 직렬로 접속된다. 커패시터(C1)는 인덕터(L1)중 한 단부(전하 펌프에 접속된 단부)와 접지에 접속된다. 인덕터(L1)의 다른 단부(VCO에 접속된 단부)는 접지에 직렬로 접속된 저항기(R1) 및 커패시터(C2)를 가진다. 루프 필터(401)로부터의 출력은 VCO에 입력으로서 접속된다.

도 5는 전형적인 타입 1 및 타입 2 PLL과 연관된 그룹 지연을 도시한 그래프를 도시한다. 타입 1 PLL에 대응하는 그룹 지연이 타입 2 루프 필터들에 대응하는 그룹 지연보다 더 일정하거나 또는 더 균일하다. 더 균일한 그룹 지연은 편차가 작기 때문에 위상들을 트래킹하는데 바람직할 수 있다. 타입 2 그룹 지연이 대역폭을 증가시킴으로서 개선될 수 있다는 것을 알 수 있다. 그러나, 대역폭을 증가시키는 것은 더 많은 고주파수 잡음이 필터를 통과하도록 한다는 점에서 바람직하지 않다. 전송 잡음이 약간 증가하더라도 수신 신호들이 비교시에 너무 낮고 수신 채널들이 전형적으로 전송 채널들에 근접하게 이격되기 때문에 성능을 저하시킨다. 위상 변조된 전송신호의 스펙트럼 밀도의 순도(purity)를 유지하는 것은 가장 중요하다. 따라서, 타입 1 PLL은 위상 트래킹에 대하여 타입 2 PLL에 비하여 바람직하다. 그러나, 타입 2 PLL은 기준 신호의 위상에 초기에 로크하는데 있어서 타입 1 PLL보다 양호하다.

일 실시예에 있어서, 타입 1 및 타입 2 PLL의 장점들은 도 6A에 도시된 바와같이 스위치 및 연산 증폭기를 추가함으로서 달성될 수 있다. 이러한 실시예에서, 루프 필터(601)는 스위치(603)를 포함한다. 스위치(603)를 실행함으로서, 루프 필 터(601)는 타입 1 PLL 필터의 특징 또는 타입 2 PLL 필터의 특징을 가지도록 스위칭될 수 있다. 결과적으로, 시스템이 초기화될때, 스위치(603)는 루프 필터(601)가 타입 2 PLL로서 기능을 하도록 세팅된다. 이는 PLL로 하여금 기준신호의 위상에 양호하게 로크하도록 한다. 일단 초기 위상 로크가 형성되면, 스위치(603)는 타입 1 PLL 구성으로 세팅된다. 이는 PLL로 하여금 기준신호의 위상을 더 양호하게 트래킹하도록 한다.

이러한 실시예에서, 루프 필터(601)는 인덕터(L1), 두개의 커패시터(C1, C2), 저항기(R1), 스위치(603), 및 연산 증폭기(602)로 구성된다. 인덕터(L1)는 전하 펌프 및 VCO사이에 직렬로 접속된다. 커패시터(C1)는 인덕터(L1)의 한 단부(전하 펌프에 접속된 단부) 및 접지에 접속된다. 인덕터(L1)의 다른 단부(VCO에 접속된 단부)는 저항기(R1) 및 접지에 직렬로 접속된 커패시터(C2)를 가진다. 스위치(603)는 단일 폴(single pole), 두개의 스로우(throw) 종류를 가진다. 스위치(603)의 폴은 저항기(R1)의 한 단부에 접속된다. 스위치(603)의 한 스로우는 커패시터(C2) 및 연산 증폭기(602)의 양의 입력에 접속된다. 스위치(603)의 다른 스로우는 연산 증폭기(602)의 출력에 접속된다. 연산 증폭기(602)로부터의 출력은 그 자체의 음의 입력 터미널에 다시 공급된다. 마지막으로, 루프 필터(601)로부터의 출력은 VCO에 입력으로서 접속된다. 일 실시예에서, C1에 대한 전형적인 값들은 1nF이며, L1은 1uH이며, R1은 50 ohm이며, C2는 5nF이다.

스위치(603)가 수직 위치에 세팅될때, R1은 C2에 직렬로 접속되며, 연산 증폭기(602)는 영향을 받지 않는다. 다시 말해서, 루프 필터(601)는 기능적으로 앞 서 기술된 타입 2 PLL의 루프 필터와 같이 동작한다. 일단 루프가 로크되면, 루프는 DC 조건을 수립하며, 따라서 회로의 모든 전압은 일정하며, 즉 C2에 대한 전압은 저항기(R1)를 통해 흐르는 전류가 없기 때문에 VCO에 대한 전압과 동일하다.

따라서, 이론적으로, 루프 필터(601)는 R1을 접지에 직접 접속함으로서 PLL이 타입 1 PLL로 되게 할 수 있으며 결과적으로 C2를 제거할 수 있다. 그러나, 이는 현실적으로 VCO상에 누적된 전압이 R1에서 흐르는 전류로 인하여 변화하기 때문에 수행될 수 없다. 그래서, 접지에 R1을 집적 접속하는 대신에, R1은 VCO의 전위와 동일한 전위에 있는 전압 소스에 접속된다. 그리고, R1의 양 단부의 전압은 동일한 전위를 가지기 때문에, R1을 통해 흐르는 전류가 존재하지 않는다. 결국, R1은 AC 접지에 접속되나, 아직 VCO에서 적정 전압이 유지된다. 이의 결과로서 PLL은 트래킹을 개선하기 위하여 타입 1 PLL로서 기능을 한다.

도 6에 도시된 실시예를 다시 참조하면, 스위치(604)를 수평 위치에 세팅하면 R1의 단부에 연산 증폭기(602)의 출력 전압이 제공된다. 연산 증폭기(602)는 C2에 걸리는 전압을 버퍼링한다. C2에 걸리는 전압이 로킹동안 VCO의 전압과 동일하게 만들어지기 때문에, 연산 증폭기(602)로부터의 출력은 VCO의 전압과 동일한 전압을 가지고 버퍼링된 전압 소스로서 사용된다. 저항기(R1)는 AC 접지에 접속되는데, 이는 커패시터(C2)가 루프 필터(601)의 주파수 응답에 영향을 미치지 않도록 한다. 따라서, 스위치(604)를 수평 위치로 세팅하면 루프 필터(601)는 회로가 타입 1 PLL로 되게 한다.

이에 따라, 프로세서 또는 제어기 회로는 루프 필터(601)가 로킹 동작 모드 또는 트래킹 동작 모드가 되도록 스위치(603)를 선택적으로 토글하도록 지능적으로 프로그래밍될 수 있다. R1을 C2에 직렬로 직접 접속하기 위하여 스위치(603)가 프로세서에 의하여 제어될때, 루프 필터(601)는 로킹 동작 모드가 된다. 로킹 동작 모드동안, 기준 신호는 변조되지 않으며 VCO는 기준 신호에 정확하게 로킹된다. 미리 결정된 시간량이 경과된후 또는 성공적인 로크를 결정할때, 프로세서는 스위치(603)가 커패시터(C2)로부터 분리되도록 세팅하며, 대신에 연산 증폭기(602)의 저임피던스 출력에 R1을 직접 접속한다. 이는 루프 필터(602)가 트래킹 동작 모드로 되게 한다. 트래킹 동작 모드에서, 기준 신호는 변조되며 VCO 위상은 변조를 트래킹하기 위하여 안내된다.

도 6B는 도 6A에 도시된 루프 필터 실시예의 하나의 회로 토폴로지 또는 레이아웃을 도시한다. 이러한 토폴로지에서, 루프 필터는 로킹 동작 모드에 있다. 연산 증폭기에 대한 입력은 고임피던스이며, 따라서 이러한 토폴로지의 전기 동작에 영향을 미치지 않는다.

도 6C는 도 6B에 도시된 루프 필터 실시예의 다른 회로 토폴로지 또는 레이아웃을 도시한다. 이러한 토폴로지에서, 루프 필터는 트래킹 동작 모드에 있다. 따라서, 동일한 루프 필터 설계는 다중 토폴로지를 가질 수 있으며, 다른 토폴로지들은 각각의 기능 특징들과 관련하여 유리하게 이용된다. 연산 증폭기 및 스위치의 위치변경은 토폴로지가 변경되도록 한다.

도 7은 두가지 동작 모드를 가진 3차 루프 필터의 실시예를 도시한다. 루프 필터(701)는 3개의 레지스터들(R1, R3, R4), 4개의 커패시터들(C1-C4), 스위 치(702) 및 연산 증폭기로 구성된다. 일 실시예에서, C1에 대한 전형적인 값들은 1nF이며, R4는 50ohm이며, C4는 10nF이며, R1은 200 ohm이며, C2는 1nF이며, R2는 100 ohm이며, C3는 200pF이다. 루프 필터는 루프를 로킹하는 한 모드 및 루프가 트래킹하는 한 모드를 가진다. 루프가 로킹할때, 스위치(702)는 R4를 C4에 접속하는 수직 위치에 배치된다. 스위치(702)가 수평 위치에 배치될때, 즉 로킹 모드가 될때, R4를 통해 작은 전류가 흐르거나 또는 전류가 흐르지 않으며 VCO 동조 전압이 C4에 걸린다. 연산 증폭기는 C4를 버퍼링하며 이의 전압을 R4에 인가한다. 이러한 종류의 샘플-엔드-홀드 회로(sample-and-hold circuitry)는 C4로부터의 전하 누설로 인하여 전압이 감소하는 경향을 가진다는 것에 유의해야 한다. 그러나, EDGE와 같은 시분할 다중화 시스템에 있어서 PLL는 단지 비교적 짧은 기간동안 동작하며 따라서 상기와 같은 전압 감소 문제는 중요치 않다. 그러나, 비교적 긴 기간동안 동작하는 CDMA 또는 다른 인스턴스(instance)들에 있어서는 전압 감소가 다른 방식들로 극복된다(예컨대, 연산 증폭기를 대신하는 DAC를 실행하거나, 저누설 동작 증폭기를 실행하거나 또는 대용량 C4 커패시터를 이용하거나 또는 연산 증폭기 대신에 전압 소스를 실행하는 방식으로 극복된다).

3차 루프 필터(701)는 여러 방법들중 한 방법으로 로킹 모드로부터 트래킹 모드로 전환될 수 있다. 일 실시예에서, 위상 동기 루프들은 루프가 로킹될때를 지시하는 로크-검출 신호를 가진다. 이러한 로크-검출 신호는 로킹 및 트래킹 모드간을 스위칭하기 위하여 유리하게 사용될 수 있다. 예컨대, 로크-검출 신호가 높게 세팅될때, 제어기 또는 프로세서(703)는 R4가 C4로부터 연산 증폭기의 출력으 로 스위칭되도록 스위치(702)를 토글한다. 다른 실시예에서, 로킹 모드로부터 트래킹 모드로의 전환은 모드를 변경하기전에 루프가 로크되는 충분한 시간을 허용하는 지연 타이머로 제어될 수 있다.

도 8은 가변 전압 소스를 구현함으로서 로킹 모드 및 트래킹 모드사이에서 스위칭될 수 있는 루프 필터의 실시예를 도시한다. 루프 필터(801)는 인덕터(L1), 두개의 커패시터(C1, C2), 레지스터(R1), 스위치, 및 전압 소스(802)로 구성된다. 인덕터(L1)는 전하 펌프 및 VCO사이에 직렬로 접속된다. 커패시터(C1)는 인덕터(L1)의 한 단부(전하 펌프에 접속된 단부) 및 접지에 접속된다. 인덕터(L1)의 다른 단부(VCO)에 접속된 단부)는 저항기(R1)에 접속된다. R1의 다른 단부는 스위치에 접속된다. 스위치는 전압 소스(802)에 전기적으로 스위칭된다. 스위치가 수직하게 세팅될때, 저항기(R1)는 커패시터(C2)에 직렬로 접속되며, 커패시터(C2)는 접지에 접속된다. 스위치가 수직 위치에 세팅될때, R1의 다른 단부는 전압 소스(802)의 양의 터미널에 접속된다. 전압 소스(802)의 음의 터미널은 접지에 접속된다. 루프 필터(801)로부터의 출력은 VCO에 입력으로서 접속된다. 루프 필터가 로킹 모드에 있을때, 가변 전압 소스(802)는 턴오프된다. 가변 전압 소스(802)가 턴오프될때, 루프 필터(801)는 회로를 타입 2 PLL로 만든다. 일단 루프가 로크되면, 가변 전압 소스(802)는 턴온되며, VCO 전압과 동일한 전압을 제공한다. 이는 커패시터(C2)를 제거하며 회로가 타입 1 PLL로서 실행되도록 한다.

도 9는 디지털-대-아날로그 변환기(DAC)를 실행함으로서 로킹 모드 및 트래킹 모드사이에서 토글될 수 있는 루프 필터의 실시예를 도시한다. 루프 필터(901) 는 DAC(902)를 포함한다. 제어기(903)는 적정 VCO 전압에 대응하는 디지털 신호를 생성한다. DAC(902)는 디지털 입력 신호를 허용하고 이를 등가 아날로그 전압으로 변환한다. 이러한 전압은 타입 1 또는 타입 2 PLL중 하나로 회로를 토글하기 위하여 커패시터(C2)에 선택적으로 인가된다.

결론적으로, 로킹 동작 모드 및 트래킹 동작 모드를 가진 위상 동기 루프 시스템이 기술되었다. 개시된 실시예들의 이전 설명은 당업자로 하여금 본 발명을 실시 또는 이용하도록 제공된다. 이들 실시예들에 대한 다양한 수정들은 당업자에게 명백할 것이며, 여기에 기술된 일반적인 원리들은 본 발명의 사상 또는 범위로부터 벗어나지 않고 다른 실시예들에 적용될 수 있다. 따라서, 본 발명은 기술된 실시예들에 제한되지 않고 여기에 기술된 원리들 및 신규한 특징들과 일치하는 가장 넓은 범위에 따른다.

Claims

적정 주파수로 신호를 출력하는 전압 제어 발진기;

상기 전압 제어 발진기의 출력에 접속되고, 상기 전압 제어 발진기로부터 출력된 신호의 위상과 기준 신호의 위상을 비교하는 위상 검출기;

상기 전압 제어 발진기 및 상기 위상 검출기에 접속된 루프 필터를 포함하며, 상기 루프 필터는 상기 전압 제어 발진기로부터 출력된 신호의 위상을 상기 기준 신호의 위상에 로크(lock)하는 로킹 동작 모드와 상기 기준 신호의 위상을 트래킹(tracking)하기 위하여 상기 전압 제어 발진기로부터 출력된 신호의 위상을 조절하는 트래킹 동작 모드를 가지는, 위상 동기 루프 회로.
제 1항에 있어서, 상기 루프 필터에 접속된 제어기를 더 포함하며, 상기 제어기는 상기 루프 필터를 상기 로킹 동작 모드 또는 상기 트래킹 동작 모드로 세팅하는, 위상 동기 루프 회로.
제 2항에 있어서, 상기 트래킹 동작 모드로 될때 대략 원점(origin)에서 단일 폴(single pole)을 가진 개방 루프 전달함수(open loop transfer function)를 가지는, 위상 동기 루프 회로.
제 2항에 있어서, 상기 로킹 동작 모드로 될때 대략 원점에서 두개의 폴(pole)들을 가진 개방 루프 전달함수를 가지는, 위상 동기 루프 회로.
제 1항에 있어서, 상기 루프 필터는 상기 로킹 동작 모드 및 상기 트래킹 동작 모드간을 스위칭하는 스위치를 포함하는, 위상 동기 루프 회로.
제 5항에 있어서, 상기 전압 제어 발진기에 대한 전압 입력과 거의 동일한 전압을 버퍼링하기 위하여 사용되는 연산 증폭기를 더 포함하는, 위상 동기 루프 회로.
제 1항에 있어서, 상기 루프 필터에 접속되며, 상기 위상 동기 루프 회로를 상기 로킹 동작 모드 및 상기 트래킹 동작 모드로 전환시키기 위하여 선택적으로 동작하는 가변 전압 소스를 더 포함하는, 위상 동기 루프 회로.
제 1항에 있어서, 상기 루프 필터에 접속되며, 상기 위상 동기 루프를 상기 로킹 동작 모드 또는 상기 트래킹 동작 모드로 전환시키기 위하여 선택적으로 동작하는 디지털-대-아날로그 변환기를 더 포함하는, 위상 동기 루프 회로.
제 1항에 있어서, 상기 로킹 동작 모드로부터 상기 트래킹 동작 모드로 상기 루프 필터를 스위칭하는 타이머를 더 포함하는, 위상 동기 루프 회로.
제 1항에 있어서, 로크-검출 신호를 생성하는 회로를 더 포함하며;

상기 루프 필터는 상기 로크-검출 신호에 기초하여 상기 로킹 동작 모드로부터 상기 트래킹 동작 모드로 스위칭되는, 위상 동기 루프 회로.
중간 주파수 신호를 출력하는 위상 변조기; 및

상기 위상 변조기에 접속되며, 상기 위상 변조기로부터 상기 중간 주파수 신호의 위상에 의하여 변조된 캐리어 신호를 출력하는 위상 동기 루프를 포함하며;

상기 위상 동기 루프는 초기에 상기 중간 주파수 신호의 위상에 로크하는 제 1 그룹 지연 특징 세트와 다음으로 상기 중간 주파수 신호의 위상을 트래킹하는 제 2 그룹 지연 특징 세트를 포함하는, 무선장치.
제 11항에 있어서, 상기 중간 주파수 신호의 위상에 로크하고 상기 위상 동기 루프에 대응하는 루프 필터의 주파수 응답을 변경함으로서 상기 중간 주파수 신호의 위상을 트래킹하기 위하여 상기 위상 동기 루프를 선택적으로 제어하는 제어기를 더 포함하는, 무선장치.
제 12항에 있어서, 상기 루프 필터는 상기 위상 동기 루프가 상기 중간 주파수 신호의 위상을 트래킹할때 타입 1 PLL을 포함하며, 상기 위상 동기 루프가 상기 중간 주파수 신호에 로크될때 타입 2 PLL 필터를 포함하는, 무선장치.
위상 동기 루프의 루프 필터로서,

다수의 커패시터;

상기 다수의 커패시터에 접속되며, 입력신호가 필터링되는 저항기; 및

상기 저항기에 접속되며, 상기 루프 필터의 토폴로지(topology)를 변경하는 로직을 포함하며, 상기 루프 필터는 로킹 동작 모드에서 사용되는 제 1 토폴로지 및 트래킹 동작 모드에서 사용되는 제 2 토폴로지를 가지는, 무선장치.
제 14항에 있어서, 제 1 커패시터는 전하 펌프에 접속되며, 제 2 커패시터는 전압 제어 발진기에 접속되는, 무선장치.
제 15항에 있어서, 상기 저항기는 상기 제 2 커패시터와 직렬로 접속되는, 무선장치.
제 16항에 있어서, 상기 전하 펌프 및 상기 전압 제어 발진기사이에 접속된 인덕터를 더 포함하는, 무선장치.
제 14항에 있어서, 다수의 인덕터 및 활성 컴포넌트들을 더 포함하는, 무선장치.
제 17항에 있어서, 상기 저항기 및 상기 두개의 스로우(throw)에 접속된 폴(pole)을 가진 스위치; 및

상기 스위치의 스로우들중 한 스로우에 접속되고 상기 제 2 커패시터에 접속된 양의 입력(positive input)을 가진 연산 증폭기를 더 포함하며, 상기 연산 증폭기는 음의 입력(negative input)에 접속되며 상기 스위치의 다른 스로우에 접속된 출력을 가지는, 무선장치.
캐리어 신호를 위상 변조하기 위한 방법으로서,

기준 신호의 위상에 상기 캐리어 신호의 위상을 로크하는 단계;

상기 기준 신호의 위상을 변조하는 단계;

상기 기준신호의 위상 변조에 일치하도록 상기 캐리어 신호의 위상을 조절하는 단계; 및

상기 기준 신호의 위상 변조에 일치하도록 상기 캐리어 신호의 위상을 조절할때 필터의 주파수 응답을 변경하는 단계를 포함하는, 위상 변조 방법.
제 20항에 있어서, 상기 필터의 주파수 응답을 변경하도록 상기 필터의 저항기를 AC 접지하는 단계를 더 포함하는, 위상 변조 방법.
제 21항에 있어서, 상기 저항기를 AC 접지시키기 위하여 커패시터에 해당하는 전압을 버퍼링하는 단계를 더 포함하는, 위상 변조 방법.
제 20항에 있어서, 상기 기준 신호의 위상에 상기 캐리어 신호의 위상을 로크할때 타입 2 PLL를 포함하도록 상기 필터를 스위칭하는 단계;

상기 기준 신호의 위상 변조에 일치하도록 상기 캐리어 신호의 위상을 조절할때 타입 1 PLL을 포함하도록 상기 필터를 스위칭하는 단계를 더 포함하는, 위상 변조 방법.