DE69519663T2

DE69519663T2 - Voll-Integrierbarer Phasenregelkreis mit geringem Jitter

Info

Publication number: DE69519663T2
Application number: DE69519663T
Authority: DE
Inventors: Melchiorre Bruccoleri; Marco Demicheli; Salvatore Portaluri; Gianfranco Vai
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1995-03-07
Filing date: 1995-03-07
Publication date: 2001-04-26
Anticipated expiration: 2015-03-08
Also published as: EP0731565A1; US5654675A; EP0731565B1; JPH08288839A; DE69519663D1

Description

Die vorliegende Erfindung bezieht sich auf eine vollständig integrierte Phasenverriegelungsschleife (PLL), die insbesondere für Anwendungen, die eine erhöhte Kurzzeitstabilität (geringe Jitter) erfordern, geeignet ist.
Die Erfindung dient vor allem der Erzeugung einer programmierbaren Referenzfrequenz, um die Dichte der Daten, die auf einem Träger in einem sogenannten Schreib-Lese-"Kanal" für Festplatten gespeichert sind, konstant zu halten, oder der Implementierung einer Phasentrennung (PLL-Datenseparator) und dergleichen.
Das Funktionsblockschaltbild einer Phasenverriegelungsschleife (PLL) ist in Fig. 1 gezeigt.
Grundsätzlich enthält die Schaltung Mittel zur Erfassung der Phase (Phasendetektor), um die Phasendifferenz zwischen zwei Signalen zu überwachen, ein Tiefpaßfilter (Schleifenfilter), einen spannungsgesteuerten Oszillator (VCO) und ein Anschnittsteuerungs-Rückkopplungsnetzwerk (1/N-Zähler).
Eine Analyse der Frequenzkennlinie der PLL kann auf einem in Fig. 2 gezeigten entsprechenden linearen Blockschaltbild basieren.
In den obenerwähnten Anwendungen ist die Übertragungsfunktion F(s) des Tiefpaß-(Schleifen)-Filters gewöhnlich vom folgenden Typ:
der der Übertragungsfunktion eines passiven Netzwerks wie etwa des in Fig. 3 gezeigten, das häufig außerhalb der integrierten Schaltung realisiert wird, entspricht.
Die funktional zwischen die zwei Knoten des Tiefpaßfilters und einen gemeinsamen Masseknoten der Schaltung geschalteten Kapazitäten C1 führen einen dritten Pol in die Übertragungsfunktion der PLL ein.
Durch eine geeignete Auslegung, beispielweise C 10C&sub1;, läßt sich die Übertragungsfunktion wie folgt vereinfachen:
Unter Berücksichtigung des obigen vereinfachten Ausdrucks kann die Übertragungsfunktion des offenen Regelkreises der gesamten PLL wie folgt geschrieben werden:
Die Leerlauf-Spannungsverstärkungskennlinie der PLL, anhand derer die Stabilität und die Reaktionsfähigkeit auf eventuelle Phasenfehler untersucht werden können, ist in Fig. 4 gezeigt. Das Vorhandensein des von den Kapazitäten C1 erzeugten dritten Pols p&sub3; ist in dem Diagramm von Fig. 4 deutlich erkennbar.
Wie aus dem Diagramm von Fig. 4 ersichtlich ist, bestimmen die Lagen der Nullstelle 1/τ und des dritten Pols p&sub3; die Arbeitsweise des PLL-Systems wesentlich.
US-5.369.376 offenbart eine PLL dritter Ordnung, wobei eine einstellbare Kapazität C2, die den dritten Pol der PLL-Übertragungsfunktion einführt, innerhalb des Tiefpaßfilters (Schleifenfilter) der PLL in Serie mit einer zweiten Kapazität C1 enthalten ist. Diese zweite Kapazität ist veränderlich und wird zusammen mit der dritten Zeitkonstante des Schleifenfilters gesteuert, um den Phasenabstand und die Bandbreite unabhängig zu steuern.
Der Artikel mit dem Titel "A Low Jitter 5 MHz Clock Synthesizer for Video Graphics" von Reza Shariatdoust u. a., Proceedings of the IEEE 1992, Custon Integrated Circuits Conference, 3 Mai 1992, Boston, beschreibt eine PLL- Schaltung zweiter Ordnung, in der statt einer einstellbaren Kapazität C1 ein einstellbarer Widerstand in die V/I-Umsetzerstufe des VCO eingesetzt ist.
Andererseits muß speziell bei dem obenerwähnten Anwendungstyp ωo bei konstant gehaltenem Dämpfungsfaktor ξ einstellbar sein.
Um diese wichtigen Vorbedingungen zu erfüllen, müssen 1/τ und p&sub3; im Frequenzbereich ausreichend voneinander beabstandet sein, um einen Dämpfungsfaktor ξ mit ausreichendem Wert (typischerweise nicht kleiner als 0,707) zu garantieren.
Andererseits darf die Lage des Pols P&sub3; von 1/τ nicht zu weit entfernt sein, da die Schleife eine hohe Fähigkeit zur Unterdrückung hochfrequenter Störungen bewahren muß, um die Kurzzeitstabilitätseigenschaft zu optimieren (d. h. die sogenannten Jitter zu minimieren).
Bei herkömmlichen Schaltungen ist es schwierig, diese sich widersprechenden Anforderungen optimal in Einklang zu bringen, wobei diese Bedingungen der Fähigkeit zur Minimierung von Jittern im allgemeinen eine endliche Grenze setzen. Dies wird äußerst kritisch, wenn sich die Kapazitäten wegen der auftretenden Störungen, die von den Versorgungsschienen auf dem Metallrahmen, auf dem der Chip angebracht ist, kommen, außerhalb des Chips befinden. Andererseits bleibt die Fähigkeit, hochfrequente Störungen herauszufiltern, selbst bei herkömmlichen Schaltungen, die in einer vollständig integrierten Form hergestellt wurden, begrenzt.
Es wurde nun eine Möglichkeit gefunden, die auch den Gegenstand der vorliegenden Erfindung bildet, einen dritten Pol p&sub3; in der Übertragungsfunktion einer Phasenverriegelungsschleife zu erzeugen, die die Einschränkungen und Nachteile der herkömmlichen Schaltungen beseitigt und mit dem Vorteil einer weiteren Verringerung der Jitter das Rauschen wesentlich unterdrückt. Dies wird durch die PLL nach Anspruch 1 und durch das Verfahren nach Anspruch 3 erreicht, d. h. durch eine wirksame Beabstandung der Nullstelle 1/τ von dem dritten Pol p&sub3;, um ihre Separation im Frequenzbereich praktisch vom Verarbeitungsumfang unabhängig zu machen, wodurch ein Anheben des Wertes von ω&sub0; bei konstant gehaltenem Dämpfungsfaktor ξ möglich wird.
Im wesentlichen besteht die Erfindung darin, durch Verwendung einer zwischen den Ausgang einer Spannungs-/Strom-Umsetzungseingangsstufe des VCO und einen gemeinsamen Masseknoten der Schaltung geschalteten Kapazität und durch Steuerung des Wertes der Kapazität durch Verwendung des gleichen Digital-/Analog-Umsetzers, der gewöhnlich zu Steuerung der Zeitkonstante τ des Tiefpaß-Schleifenfilters verwendet wird, einen dritten Pol zu erzeugen.
Die verschiedenen Aspekte und Vorteile der Erfindung werden anhand der folgenden Beschreibung einer wichtigen Ausführungsform zu rein veranschaulichendem und nicht einschränkendem Zweck und durch Bezugnahme auf die beigefügte Zeichnung deutlicher, wobei in der Zeichnung:
Fig. 1, wie oben erwähnt wurde, ein typisches Blockschaltbild einer PLL zeigt;
Fig. 2, wie oben erwähnt wurde, ein lineares Blockschaltbild einer PLL zeigt;
Fig. 3, wie oben erwähnt wurde, der Stromlaufplan eines passiven Netzwerkes ist, das als Tiefpaßfilter dient und einen dritten Pol p&sub3; erzeugt;
Fig. 4, wie oben erwähnt wurde, die Frequenzantwortkennlinie der PLL zeigt;
Fig. 5 ein teilweise Blockschaltbild eines vollintegrierten Tiefpaß-Schleifenfilters ist;
Fig. 6 eine VCO-Schaltung zeigt, die Mittel zum Erzeugen eines dritten Pols p&sub3; gemäß der Erfindung enthält.
In den schematischen Darstellungen der Fig. 5 und 6 wird der dritte Pol p&sub3; der Übertragungsfunktion der Schleife gemäß der vorliegenden Erfindung durch Modifikation der inneren Schaltung des VCO-Blocks, der typischerweise eine Spannungs-/Strom-Umsetzungsstufe (V/I) gefolgt von einem gewöhnlichen Ringoszillator enthält, eingerichtet.
Gemäß der Erfindung wird der dritte Pol p&sub3; erzeugt, indem eine Kapazität C1 zwischen den Ausgangsknoten der Spannungs-/Strom-Umsetzungsstufe (V/I) der VCO-Schaltung und einen gemeinsamen Masseknoten der Schaltung geschaltet wird und der Wert der Kapazität C1 durch Verwendung des gleichen Digital-/Analog-Umsetzers (DAC), der die Zeitkonstante τ des funktional mit der Ladungspumpenschaltung hintereinandergeschalteten Tiefpaß-Schleifenfilters steuert, gesteuert wird.
Durch Implementierung des Tiefpaßfilters der PLL-Schleife sowie der Kapazität C1 in vollständig integrierter Form wird das in die Schleife eingeflilirte Rauschen minimiert, mit der positiven Auswirkung, daß die Jitter gering gehalten werden.
Durch Verbinden der Kapazität C1 mit dem Ausgang der Spannungs-/Strom- (V/I)-Umsetzungseingangsstufe der VCO-Schaltung wird das Rauschen dadurch, daß die Kapazität C1 auch die von der V/I-Schaltung und in dem angeführten Beispiel auch von den Versorgungsschienen durch den eine Regelungs-Stromsteuerung liefernden Stromgenerator I = f(DR) kommenden Störungen herausfiltert, stark verringert, wodurch die Jitter weiter verringert werden.
Durch Verwendung des gleichen Digital-/Analog-Umsetzers DAC zur Steuerung des Wertes der Kapazität C1 kann bei Regelung der Zeitkonstante des Tiefpaß-Schleifenfilters das ω&sub0; der PLL erhöht werden, während der Dämpfungsfaktor ξ vollkommen konstant gehalten wird. In der Praxis steuert der DAC die Frequenzseparation zwischen der Nullstelle 1/τ und dem Pol p&sub3;, wodurch die Leistung der PLL optimiert wird.

Claims

1. Vollständig integrierte Phasenverriegelungsschleife (PLL) mit einem Phasendetektor, einer Ladungspumpe, einem Tiefpaßfilter, einem spannungsgesteuerten Oszillator, der eine in Kaskade geschaltete Spannungs-/Strom- Umsetzungseingangsstufe (VII) sowie eine Phasenregelungsrückkopplungsleitung enthält, einem Digital/Analog-Umsetzer (DAC), der die Zeitkonstante (τ) des Tiefpaßfilters steuert, und kapazitiven Mitteln, die einen dritten Pol (P3) in der Übertragungsfunktion der PLL erzeugt, dadurch gekennzeichnet, daß die kapazitiven Mittel durch eine variable Kapazität (C1) gebildet sind, die zwischen den Ausgangsknoten der Spannungs-/Strom- Umsetzungseingangsstufe (V/I) des spannungsgesteuerten Oszillators (VCO) und einen Masseknoten der Schaltung geschaltet ist, wobei der Wert der variablen Kapazität (C1) die Zeitkonstante des Tiefpaßfilters steuert und die Frequenztrennung der Null der Übertragungsfunktion, die durch den Kehrwert der Zeitkonstante des Tiefpaßfzlters (1/τ) bestimmt ist, und des dritten Pols (P&sub3;) im wesentlichen konstant hält.

2. Phasenverriegelungsschleife (PLL) nach Anspruch 1, wobei der Oszillator (VCO) durch die Summe aus dem Ausgangsstrom der Spannungs-/Strom- Umsetzungseingangsstufe (V/I) und aus dem Regulierungsstrom (I = f(DR)) gesteuert wird, gekennzeichnet durch eine Stromspiegelungsschaltung (T1, T2, T3, R1, R2, R3), die den Summenstrom zu einem Steuerknoten des Oszillators zwingen kann.

3. Verfahren zum Erzeugen eine dritten Pols (p&sub3;) in einer Übertragungsfunktion einer Phasenverriegelungsschleife (PLL), die versehen ist mit einer Ladungspumpenschaltung, einem Tiefpaßschleifenfilter, dessen Zeitkonstante (τ) durch einen Digital/Analog-Umsetzer (DAC) gesteuert wird, und einem spannungsgesteuerten Oszillator (VCO), der eine Spannungs-/Strom- Umsetzungseingangsstufe (V/I) enthält, gekennzeichnet durch

Schalten einer variablen Kapazität (C1), zwischen den Ausgang der Spannungs-/Strom-Umsetzungseingangsstufe (V/I) des spannungsgesteuerten Oszillators (VCO) und einen gemeinsamen Masseknoten der Schaltung;

Steuern der Trennung im Frequenzbereich zwischen dem dritten Pol (p&sub3;) und der durch den Kehrwert der Zeitkonstante (τ) des Tiefpaßfilters bestimmten Null (1/τ) der Übertragungsfunktion durch Steuern des Wertes der Kapazität durch den Digital/Analog-Umsetzer (DAC), der die Zeitkonstante (τ) des Tiefpaßfilters steuert.