JPS63234724A - 周波数シンセサイザ - Google Patents

周波数シンセサイザ

Info

Publication number
JPS63234724A
JPS63234724A JP62069324A JP6932487A JPS63234724A JP S63234724 A JPS63234724 A JP S63234724A JP 62069324 A JP62069324 A JP 62069324A JP 6932487 A JP6932487 A JP 6932487A JP S63234724 A JPS63234724 A JP S63234724A
Authority
JP
Japan
Prior art keywords
frequency
voltage
signal
vco
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62069324A
Other languages
English (en)
Inventor
Shigeo Aoki
青木 滋夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP62069324A priority Critical patent/JPS63234724A/ja
Publication of JPS63234724A publication Critical patent/JPS63234724A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ミキシングダウン力式周波数シンセサイザに
おいて、イメージ周波数による誤ったロック状態に陥る
のを防止する回路方式に関るものである。
従来の技術 近年、衛星通信や移動通信などの無線通信をはじめとし
て、多方面の通信やあるいは放送の分野において、その
送信・受信のチャンネル全選局するために、位相同期ル
ープ(Phase LockedLoop  :以下P
LLと称する)回路を使った周波数シンセサイザが不可
欠となっている。今後さらに、電波需要の増大に対処す
るためには、高速化はもちろんであるが一つは1チヤン
ネルあたりに割当てられる周波数帯域をせまく、一つは
より高い周波数への移行ということが必要であり、周波
数シンセサイザにも高周波化かつ高分解能化が要求され
る。
以下、従来の技術について説明する。第4図は従来の周
波数シンセサイザのブロック図である。
図中1はV CO(Voltage Controle
d 0scillator:電圧制御発振器)2はvC
O・1の出力周波数信号すなわちこの周波数シンセサイ
ザの出力周波数信号であるf。O?である。 3は局部
発振器で局部発振周波数信号’LOCAL・4を出して
いる。5はミキサで、fOUT・2と”LOCAL・4
を周波数混合して差の周波数である”IF ”IF =
l ’OUT  fLOOAL + )6を作りだして
いる。7は分周期で、f工、・6ヲN分周して分周され
た周波数信号f、8f作り出している。ここでNは正の
整数で外部よりの制御データにより可変される。9は基
準周波数発振器で、必要に応じて内部に分周期を有して
いる。10はその出力で基準周波数信号のfrefであ
る。13は位相比較器であり、入力される2つの信号A
・8とfref・10の位相あるいは周波数を比較して
誤差信号or・12を出力する。13はローパスフィル
タで、誤差信号er・12ヲ低減p波して直流信号であ
る制御信号V、・14を得、それをVCO・1に帰還す
ることによって閉回路を形成する。このような周波数シ
ンセサイザにおいては、f1=frefなるようにvC
O・1が制御されるので、’xy=NXfrefとなり
、よってf ont = fI、ocih +Nxfr
etとなる。ここでNが可変であるので、foIyrも
それに応じてfref 1fr、’ステップとして可変
することができる。このような周波数シンセサイザの方
式はミキシングダウン方式と呼ばれている。
このようなミキシングダウン方式をとるのは、VCO・
1の高い周波数信号f。l・2に対し、分周器7が直接
では動作しないので、ミキサ5を用いて局部発振周波数
信号fLOCAL ’の周波数だけ周波数を下げたミキ
シングされた周波数信号f、、6に作ってやり、分周器
7の動作範囲内とする、またより低速な分周器でも使え
るようにするためである。今、−例をあげる。vCO・
1の周波数すなわちfOUT ” 2の周波数が148
0〜1980〔MFIzl、帯域500(MtlZ’:
)、チャンネル数sooチャンネル間隔1[M[1z:
]であるとする。これは衛星通信用の受信機の受信用周
波数シンセサイザに使用することのできるものである。
ところがこのような高い周波数では、分局器7が動作し
ない。そこで、ミキサ5を用い、その局部発振周波数信
号fLOCtAL ’の周波数を1440CMlIz〕
として周波数ヲ下げたミキシングされた周波数信号fI
F””作ってやると’IF =fOUT  ’LOCA
L ” ”〜540CM11 z:)となる。ここまで
下げると分周器7は動作可能なものが得られ、受信すべ
きチャンネルに応じてN=40〜540としてやれば、
分周器7の出力信号f、8はf、〜1[:M■2〕とな
る。ここで基準周波数信号frelf1oの周波数k 
f16f= 1 [:M[Izlとすれば、この周波数
シンセサイザは、Hの設定に応じた周波数、たとえば今
N=40とすればfoUT=1440+ 40X1 =
1480[Ml2:]となるわけである。
発明が解決しようとする問題点 ところが、このようなミキシングダウン力式周波数シン
セサイザにおいては、その組合せによってはイメージ周
波数による誤った周波数でのロックの発生という問題点
がある。
前記した例を引用して具体的に説明する。今、N=40
にするとする。fl。、はやはvl〔鱈2〕なので、f
、〜1〔MlIz〕、よってfI F 〜40 (*z
 :)なるように制御される。本来得たいf。tlTは
f。Elア=1440+40=1480(M[Izl 
である。しかL、ミキサの性質として入力される2つの
周波数信号f OUTとfLOGAL  の差の周波数
をf工、として出力する、つまジf、、はf。t、Tと
’I、0GAI、の差であるというだけで、いずれが犬
きぐともよい。すなわちfIF=40(M■2〕なるに
はfont = 1480 CMIIZ]の場合と、?
、、、=14oO[MHz]の2通りがあるということ
である。この周波数シンセサイザでは1480[MHz
:lが正規の周波数であるので、1400[Muz]は
イメージ周波数である。したカッチV C0、1カ何等
カッUK因テ140o [:MHz:]になってしまう
と、ロックがかかつてしまって、この周波数シンセサイ
ザは誤った周波数を出力し続けることになり、受信シス
テムとしては本来でない周波数の信号を受信してしまう
こととなる。
このようなことは、各チャンネル毎に発生する可能性が
あり、たとえば、N=41ならば1399[M[1z:
l、N=42ならば1398(Ml(Z:l、N=43
ならば1397〔MIlz〕というように、各チャンネ
ル毎に誤ってロックしてしまう周波数が存在する。
このような問題点を防ぐため、従来はvCo、1に高度
の調整が要求されていた。すなわち、やはり前記した例
に従って説明すると、vco、 1は1400〔M[l
z〕以下では発振しないようにしてやればよいことがわ
かる。しかしながら、このように1480〔MH2〕以
上は安定して良好な特性を得なから1400(Mllz
l以下というきわめて接近した周波数では発振しないよ
うな広帯域なりCOとするのは、非常に困難であり、高
度な設計・調整が要求さnlそれでも調整しきnない場
合もあるので歩留Vt悪化嘔せてしまっている。
また、発振停止領域に接近している周波数では、発振の
安定性を欠くとか、出力レベルが低下するとか、あるい
は温度特性が悪いとかいったように別の問題点が生じて
しまう。
問題点を解決するための手段 そこで本発明は上記問題点を解決するために、電圧制御
発振器の出力周波数信号を直接あるいは分周を施して局
部発振周波数信号と周波数混合したのち、分周器、位相
比較器、低域p波器を介して前記電圧制御発振器の制御
入力端に帰還させ乙構成とすると共に、前記電圧制御発
振器の出力周波数信号の周波数が、必要とする周波数帯
域から所定の周波数幅以上に外れた時に、前記制御入力
端に直流電圧源を接続し、かつ前記直流電圧源の電圧は
前記電圧制御発掘器の出力周波数信号を前記必要とする
周波数帯域の方向へ移動させるように設定したものであ
る。
作用 本発明では、vCOの出力周波数が本来希望する周波数
かイメージ周波数かを検知して、もしイメージ周波数あ
るいはその近傍の周波数ならば、vCOの出力を本来希
望する周波数の方向に移動させるiうに、制御電圧を強
制的に引上げあるいは引下げるように構成したものであ
るので、イメージ周波数において誤ってロックしてしま
うことがなくなり、またイメージ周波数では発振しない
ようにvcol高度に調整する必要がない周波数シンセ
サイザを提供できる。
実施例 第1図は本発明の一実施例KLる周波数シンセサイザの
ブロック図である。図中1はvGO12はVCo・1の
出力すなわちこの周波数シンセサイザの出力周波数信号
であるf。ff7.3は局部発振器。
4は局部発振周波数信号であるfLOOAい6はミキサ
、6はミキシングされた周波数信号であるf工2.7は
分周器、8は分周された周波数信号であるfl、9は第
1の基準周波数発振器、10は基準周波数信号であるf
ref、11は位相比較器、12は誤差信号、13はロ
ーパスフィルタ、14は制御信号であるV、で以上は従
来例と同じものである。16はコンパレータであり、制
御信号Vr14と基準電圧信号VR16との電圧を比較
して、■、≧vRならば“Low″をV、 (VRなら
ば’ High”なるコンパレータ出力電圧信号v0゜
MP17を出力する機能を有している。18はアナログ
スイッチで、そのゲート端子0)が“High”ならば
入力(I)と出力(0)間が″On″に、”LOW”な
らば” Off″になる。vBI!lは正の電源電圧で
ある。このように構成された周波数シンセサイザにおい
ても、ロックするとやはりZoor = fboahL
” ’ ” ’r6fになる。
第2図は、本発明の一実施例に使用したVCO・1の制
御電圧vT対出力周波数f。。、特性を示す図であり、
V、が高くなるほどf。。も単調に上昇していることが
わかる。このvCo・1は前記した1480〜198o
CMlIz〕帯域の衛星通信受信器用周波数シンセサイ
ザのために設計さnたものであるが、一般的なりCOも
同様にこのような傾向を有している。今、周囲温度Ta
 = O(”C:] (この周波数シンセサイザに要求
されている使用温度範囲下限)における出力周波数f。
。、=1480〔MlIz〕ナル制御を圧V、 =3.
8 CV) テhル。−力、Ta=4o[:”Cl(同
上限)におけるioa’r =14oo(M[Iz:]
なるvT= 34 [:V:Iである。また、TIL 
= 25 C”CIにおけるf。。=1480〔M8z
〕なるV、 = 4.o (V:l、fOg、=140
0(MHz:l なるv、=s、21:Vlである。こ
のことから、たとえばV、 = 3.7 [V ]以上
においてはどの温度範囲(同下限から上限の間)におい
てもf。、、=1480(MHz)なる点があり、fo
、、=14oo(M■2〕なる点のないことがわかる。
この工うな特性のvCOを使用している本発明の一実施
例の周波数7ンセサイザの動作を、再度第1図を用いな
がら説明する。なお、同様に’LOCAL = 144
0 CM tlz ]、fR4=1〔MIIz〕である
。今、周囲温度TIL = 2 ts C”C〕とし、
分周器7の分周比がN=40に設定されたとする。また
、基準!圧信号VR16f ’iR= 3.7 CV’
lに設定しておく。今、何等かの原因でVア= 3.2
 [V]になったとする。(このような状況は電源を投
入した直後などにおこりえる。VT14のラインには、
一般に大容量のコンデンサが付加さnているので、他の
回路の立上りよりも遅れてV、が徐々に立上るがその途
中でvT = 3.2 (V″]を横切る。)そうする
と、第2図工り f6gy = 1400 CMflz
 :]である。
fL0゜、L=1440[:M[Iz)なノテ、f、、
=40(M[1z〕、よってf、=1(Mflz:l?
’ある。もし仮に、vOOMP = ” Hlgh”な
らば’ref = f*、= ’(MIl[z)なので
、’+=frerとなってこの周波数シンセサイザはロ
ックがかかって1400C輩[z〕で安定してしまう。
しかしながら、V、=3.2[η(VR= 3.7 [
V:] テあルノ−c’、コア/: V −夕15の出
力V。OMP17は“High”である。この時はアナ
ログスイッチ18がOn”しV、ライン14に電圧源v
BB19が接続されるのでV、 ′=−V、、なるよう
にV、が強制的に引上げらnる。ここで、V、B19(
D”Ji圧ハV!lB>V、−1ルヨウK、タトエば+
16〔v〕に設定さ扛ている。なお、この実施例ではロ
ーノくスフィルタ13は、オペアンプを使ったアクティ
ブフィルタで、その出力インピーダンスは数百(9)(
約300〜400〔Ω〕)である。それに対して、アナ
ログスイッチ18のオン抵抗は8o〔Ω〕程度(約40
〜160い〕)なので、V、は十分高く引きあげられる
引き上げられる途中でV、 = 3.7 [V:lにな
るとvcoMP17が’ Low ’になるのでアナロ
グスイッチ18は”Off”するが、この時のfl・8
の周波数ハf。、、L−i14eor:、MHz〕であ
るので、4−0.6(:M[Iz:lとなる。よってP
LLの性質上vTヲ高くする方向に制御がかかる。やが
て、V、=4.0〔v〕まで上ると、f6yT= 14
80 [M 112 )でA=frefとなりロックす
る。
以上の説明かられかるように、基準電圧信号vR16を
VCOの制御電圧対出力周波数特性からみて希望の最低
出力周波数に相当する制御電圧よりも低く、かつ4.=
oつまりf。U、=4゜。ALとなる周波数に相当する
制御電圧よりも高くしておくと、コンパレータとスイッ
チと電圧源との組合せにより、イメージ周波数によって
誤ってロックすることを防止できる。もし全温度範囲で
そのような固定の基準電圧が得られなければ、基準電圧
に温度補償を施してやればよい。
アナログスイッチ18に、は、0MO8のMN4066
(机下電子工業製)などが使えるが、同機能のものであ
れば、たとえばリードリレーなどでもよい。
第3図は、このスイッチをトランジスタを用いて実現し
たものである。図中Q120がNPNの、Q221がP
NPのトランジスタである。この回路においてもvCo
MP=“High”の時トランジスタQ1・2oが”O
n″するのでQ2・21も”On”し、V、s V、、
トナf)、v(+OMF = ” ”””ならばQ21
121は”Of’f”する。よってすでに説明したと同
様の働きを得ることができる。
制御電圧検知手段には、もっとも汎用的な方法としてコ
ンパレータを用いたが、他の検知手段でも工いことは当
然である。
なお、vCOとして第2図に示したように制御電圧の上
昇に対して出力周波数が増加する通常のタイプを用いた
が、もし逆のタイプのものであれば、制御電圧検知手段
の論理と基準電圧及びvBB電圧の設定を反転して考え
nばよいことは自明である。
発明の効果 以上のような簡単な構成に工9、ミキシングダウン方式
周波数シンセサイザにおいて、VCOがイメージ周波数
で発振したとしてもそれによって誤ってロックするのを
防ぐことができる。
また、従来イメージ周波数にて発振しないようにVCO
に高度の設計・調整を必要としていた、あるいはそれで
も調整しきnなくて歩留りを低下させていたというよう
なことがなくなる。さらにイメージ周波数で発振しない
ことを重視して設計・調整されていたために、それに近
接した必要な発掘周波数領域で、安定性を欠いたり、出
力レベルが低下したり、温度特性が悪いといったような
問題全発生することが防止できる。以上の点よりvCO
の設計調整がきわめて容易・高歩留りになるのみならず
、その特性もニジ良好なものを得やすくなる。
さらに、イメージ周波数と必要な周波数とが比較的接近
してもよいので、局部発振周波数ヲミキシングされた周
波数がなるべく低くなるように最適なものとできるので
、分周器の設計や選択が容易となり低価格のもの全使用
できるというような効果も得られる。
加えるに、本発明ではイメージ周波数によってロックし
ないようにするのみではなく、vCOの制御電圧を、そ
の周波数がイメージ周波数から外nて本来得たい周波数
に移動するように自動的に制御するようにしているので
、制御電圧にスィーブオシレータなど特別な手段を用い
る必要がない。
以上述べたように、簡単な回路の付加で、多くの優れた
効果が得られ、工業的な価値が犬である。
【図面の簡単な説明】
第1図は本発明の一実施例による周波数シンセサイザの
ブロック図、第2図は本発明の一実施例に使用している
VCOの制御電圧対出力周波数特性のグラフ、第3図は
本発明の第2の実施例によるスイッチ回路の回路図、第
4図は従来の周波数シンセサイザのブロック図である。 1・・・・・・VCO12・・・・・・出力周波数信号
、3・・・・・・局部発振器、4・・・・・・局部発振
周波数信号、6・・・・・・ミキサ、6・・・・・・ミ
キシングされた周波数信号、7・・・・・・分周器、8
・・・・・・分周さnた周波数信号、9・・・・・・第
1の基準周波数発振器、1o・・・・・・基準周波数信
号、11・・・・・・位相比較器、13・・・・・・ロ
ーパスフィルタ、14・・・・・・制御信号、16・・
・・・・:27 ハl/ −タ、16・・・・・・基準
電圧信号、17・・・・・・ヨンパレータ出力信号、1
8・・・・・・アナログスイッチ、19・・・・・・電
圧源、20.21・・・・・・トランジスタ。 第2図

Claims (1)

    【特許請求の範囲】
  1. 電圧制御発振器の出力周波数信号を直接あるいは分周を
    施して局部発振周波数信号と周波数混合したのち、分周
    器、位相比較器、低域ろ波器を介して前記電圧制御発振
    器の制御入力端に帰還させる構成とすると共に、前記電
    圧制御発振器の出力周波数信号の周波数が、必要とする
    周波数帯域から所定の周波数幅以上に外れた時に、前記
    制御入力端に直流電圧源を接続し、かつ前記直流電圧源
    の電圧は前記電圧制御発振器の出力周波数信号を前記必
    要とする周波数帯域の方向へ移動させるように設定した
    周波数シンセサイザ。
JP62069324A 1987-03-24 1987-03-24 周波数シンセサイザ Pending JPS63234724A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62069324A JPS63234724A (ja) 1987-03-24 1987-03-24 周波数シンセサイザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62069324A JPS63234724A (ja) 1987-03-24 1987-03-24 周波数シンセサイザ

Publications (1)

Publication Number Publication Date
JPS63234724A true JPS63234724A (ja) 1988-09-30

Family

ID=13399257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62069324A Pending JPS63234724A (ja) 1987-03-24 1987-03-24 周波数シンセサイザ

Country Status (1)

Country Link
JP (1) JPS63234724A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02295225A (ja) * 1989-04-17 1990-12-06 Raytheon Co ディジタル周波数シンセサイザ
JPH06296137A (ja) * 1993-04-08 1994-10-21 Nec Corp 位相同期発振回路
JPH07221637A (ja) * 1994-01-28 1995-08-18 Nec Corp 位相同期発振回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02295225A (ja) * 1989-04-17 1990-12-06 Raytheon Co ディジタル周波数シンセサイザ
JPH06296137A (ja) * 1993-04-08 1994-10-21 Nec Corp 位相同期発振回路
JPH07221637A (ja) * 1994-01-28 1995-08-18 Nec Corp 位相同期発振回路

Similar Documents

Publication Publication Date Title
US6580329B2 (en) PLL bandwidth switching
US6909336B1 (en) Discrete-time amplitude control of voltage-controlled oscillator
US6496075B2 (en) Automatic tuning of VCO
US5909149A (en) Multiband phase locked loop using a switched voltage controlled oscillator
US7019571B2 (en) Frequency synthesizer for a wireless communication system
US6327319B1 (en) Phase detector with frequency steering
US20120142283A1 (en) Wireless communication apparatus
US20080238505A1 (en) System and method for an automatic coarse tuning of a voltage controlled oscillator in a phase-locked loop (PLL)
US7755437B2 (en) Phase locked loop system having locking and tracking modes of operation
US7782151B2 (en) VCO digital range selection
JPH1065533A (ja) 超低利得電圧制御発振器
US7039380B2 (en) Automatic center frequency tuning of a voltage controlled oscillator
US10944410B1 (en) Injection circuit system and method
JP2842847B2 (ja) Pllシンセサイザ回路
KR19980087241A (ko) 위상동기루프를 사용한 주파수 합성기의 락-업 고속화회로
EP0755120A1 (en) Phase-locked loop circuit
US20020090917A1 (en) Frequency synthesizer and method of generating frequency-divided signal
KR100365486B1 (ko) 위상비교회로, 피엘엘회로, 텔레비전방송 수신기 및,위상비교방법
JPS63234724A (ja) 周波数シンセサイザ
US6181756B1 (en) Phase locked loop based on a charge pump
CN111464181B (zh) 一种射频信号源
EP0599505B1 (en) Tunable resonance circuit for a voltage controlled oscillator
US6954626B2 (en) High frequency receiving device
WO1998010520A2 (en) Frequency synthesis circuit having a charge pump
JP2001230670A (ja) Pll発振回路